CN111816689A - 有机电致发光装置以及电子设备 - Google Patents

有机电致发光装置以及电子设备 Download PDF

Info

Publication number
CN111816689A
CN111816689A CN202010868818.0A CN202010868818A CN111816689A CN 111816689 A CN111816689 A CN 111816689A CN 202010868818 A CN202010868818 A CN 202010868818A CN 111816689 A CN111816689 A CN 111816689A
Authority
CN
China
Prior art keywords
layer
electrode
power supply
supply line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010868818.0A
Other languages
English (en)
Other versions
CN111816689B (zh
Inventor
太田人嗣
野泽陵一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumitec Display Technology Co ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to CN202010868818.0A priority Critical patent/CN111816689B/zh
Publication of CN111816689A publication Critical patent/CN111816689A/zh
Application granted granted Critical
Publication of CN111816689B publication Critical patent/CN111816689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

有机电致发光装置以及电子设备。有机电致发光装置具备：第1晶体管，其包含第1栅电极、第1源极/漏极区域；第2晶体管，其包含第2栅电极、第2源极/漏极区域；像素电极，其与所述第1源极/漏极区域电连接；信号线，其与所述第2源极/漏极区域电连接；扫描线，其与所述第2栅电极电连接；以及电容元件，所述电容元件具有：第1电容电极，其与所述第1栅电极电连接，配置于所述第1栅电极与所述像素电极之间的层；以及第2电容电极，其被供给电源电位，配置于所述第1电容电极与所述信号线之间的层，在俯视时，所述第2电容电极与所述第1晶体管重叠。

Description

有机电致发光装置以及电子设备
本申请是申请日为2015年8月31日、申请号为201510546853.X、发明名称为“有机电致发光装置以及电子设备”的发明专利申请的分案申请。
技术领域
本发明涉及利用了有机EL材料的发光材料的有机电致发光装置。
背景技术
以往提出例如将在基板上呈平面状排列利用了有机EL材料的发光元件的发光装置作为各种电子设备的显示装置。专利文献1公开了在形成扫描线、栅电极等的层上形成构成电容元件的电容电极的技术。
专利文献1：日本特开2007－226184号公报
然而，如专利文献1那样在形成扫描线以及栅电极的层上形成电容电极的情况下，必须避开扫描线等控制线以及栅电极来形成电容电极，电容元件的电容确保较困难。
发明内容
考虑以上的情况，本发明的目的在于有效地活用栅电极以上的层，来提供一种具有用于高密度的像素的像素结构的有机电致发光装置以及电子设备。
为了解决以上的课题，本发明的优选的方式的有机电致发光装置的特征在于，具备：第1晶体管；电源线层，其与上述第1晶体管的一个电流端连接；电容元件，其具有与上述第1晶体管的栅极连接的第1电容电极和第2电容电极；第2晶体管；扫描线，其与上述第2晶体管的栅极连接；信号线，其与上述第2晶体管的一个电流端连接；以及像素电极，其与上述第1晶体管的另一个电流端连接，上述第1电容电极与上述第1晶体管的栅极相比被设置在上层，上述电源线层被设置在上述第1电容电极与上述信号线之间的层。在以上的构成中，由于在第1电容电极与信号线之间配置电源线层，所以通过电源线层的屏蔽效果来抑制信号线与第1电容电极的耦合。
本发明的优选的方式中，上述电源线层被设置在上述第1电容电极与上述扫描线之间的层。因此，通过电源线层的屏蔽效果，除了信号线还抑制扫描线与第1电容电极的耦合。
在本发明的优选的方式中，上述电源线层被设置在上述第1电容电极与上述像素电极之间的层。因此，通过电源线层的屏蔽效果来抑制像素电极与第1电容电极之间的耦合。
在本发明的优选的方式中，具备贯通从形成上述第1晶体管的电流端的层到形成有上述像素电极的层为止的各层的多个导通孔、和与上述多个导通孔的各个连接的多个中继电极，通过上述多个导通孔和上述多个中继电极来连接上述第1晶体管的上述另一个电流端和上述像素电极。因此，与使像素电极延伸到形成有第1晶体管的另一个电流端的层来实现导通的情况相比，能够通过低电阻实现第1晶体管和像素电极的导通。
在本发明的优选的方式中，上述电源线层具备第1电源线层和第2电源线层，在上述第1电源线层与上述第2电源线层之间设置上述第1电容电极，连接上述第1电源线层和上述第2电源线层的电源间导通部以沿着上述信号线的延伸方向以及上述扫描线的延伸方向中的至少任意一个方向延伸的方式设置。因此，通过连接第1电源线层和第2电源线层的电源间导通部的屏蔽效果，抑制一个像素中的第1电容电极和与该一个像素相邻的像素中的第1电容电极之间的耦合。
在本发明的优选的方式中，上述第2电容电极与上述电源线层电连接，并形成在上述电源线层的下层。因此，由于在电源线层的下层形成有与电源线层连接的第2电容电极，所以与将电源线层使用于电容元件的电容电极的情况相比，能够减薄电极的厚度，增大电容元件的电容变得容易。另外，电容电极的配置的自由度变高。
在本发明的优选的方式中，具有与上述第1晶体管的栅极连接的栅极配线，上述第1电容电极与上述栅极配线电连接，并形成在上述栅极配线的下层。因此，由于在栅极配线的下层形成与栅极配线连接的第1电容电极，所以与将栅极配线使用于电容元件的电容电极的情况相比，能够减薄电极的厚度，增大电容元件的电容变得容易。另外，电容电极的配置的自由度变高。
在本发明的优选的方式中，上述电容元件和上述第2晶体管被配置为俯视上重叠。因此，在平面方向上确保电容元件的电容，并且像素的微细化成为可能。
在本发明的优选的方式中，上述电容元件和上述第1晶体管被配置为在俯视上重叠。因此，在平面方向上确保电容元件的电容，并且像素的微细化成为可能。
在本发明的优选的方式中，具备连接在上述第1晶体管的另一个电流端与上述像素电极之间的第3晶体管，上述电容元件和上述第3晶体管被配置为俯视上重叠。因此，在平面方向上确保电容元件的电容，并且像素的微细化成为可能。
在本发明的优选的方式中，具备一个电流端被连接于上述第1晶体管的另一个电流端与上述第3晶体管的一个电流端的连接部的第4晶体管，上述电容元件和上述第4晶体管被配置为俯视上重叠。因此，在平面方向上确保电容元件的电容，并且像素的微细化成为可能。
以上的各方式的有机电致发光装置例如作为显示装置被利用于各种电子设备。具体而言，头戴式的显示装置、拍摄装置的电子式取景器等作为本发明的电子设备的优选例子能够被例示，但本发明的应用范围并不限于以上的例示。
附图说明
图1是本发明的第1实施方式的发光装置的俯视图。
图2是像素的电路图。
图3是像素的电路图。
图4是发光装置的剖视图。
图5是形成在基板上的各要素的说明图。
图6是形成在基板上的各要素的说明图。
图7是形成在基板上的各要素的说明图。
图8是形成在基板上的各要素的说明图。
图9是形成在基板上的各要素的说明图。
图10是形成在基板上的各要素的说明图。
图11是形成在基板上的各要素的说明图。
图12是形成在基板上的各要素的说明图。
图13是形成在基板上的各要素的说明图。
图14是形成在基板上的各要素的说明图。
图15是第1实施方式的变形例中的形成在基板上的各要素的说明图。
图16是第1实施方式的变形例中的形成在基板上的各要素的说明图。
图17是本发明的第2实施方式中的发光装置的剖视图。
图18是形成在基板上的各要素的说明图。
图19是形成在基板上的各要素的说明图。
图20是形成在基板上的各要素的说明图。
图21是形成在基板上的各要素的说明图。
图22是本发明的第3实施方式中的发光装置的剖视图。
图23是形成在基板上的各要素的说明图。
图24是形成在基板上的各要素的说明图。
图25是形成在基板上的各要素的说明图。
图26是形成在基板上的各要素的说明图。
图27是形成在基板上的各要素的说明图。
图28是形成在基板上的各要素的说明图。
图29是形成在基板上的各要素的说明图。
图30是形成在基板上的各要素的说明图。
图31是本发明的第4实施方式中的发光装置的剖视图。
图32是形成在基板上的各要素的说明图。
图33是形成在基板上的各要素的说明图。
图34是形成在基板上的各要素的说明图。
图35是形成在基板上的各要素的说明图。
图36是形成在基板上的各要素的说明图。
图37是形成在基板上的各要素的说明图。
图38是形成在基板上的各要素的说明图。
图39是形成在基板上的各要素的说明图。
图40是形成在基板上的各要素的说明图。
图41是本发明的第5实施方式发光装置的剖视图。
图42是形成在基板上的各要素的说明图。
图43是形成在基板上的各要素的说明图。
图44是形成在基板上的各要素的说明图。
图45是形成在基板上的各要素的说明图。
图46是形成在基板上的各要素的说明图。
图47是形成在基板上的各要素的说明图。
图48是形成在基板上的各要素的说明图。
图49是形成在基板上的各要素的说明图。
图50是形成在基板上的各要素的说明图。
图51是形成在基板上的各要素的说明图。
图52是本发明的第6实施方式中的发光装置的像素的电路图。
图53是发光装置的剖视图。
图54是形成在基板上的各要素的说明图。
图55是形成在基板上的各要素的说明图。
图56是形成在基板上的各要素的说明图。
图57是形成在基板上的各要素的说明图。
图58是形成在基板上的各要素的说明图。
图59是形成在基板上的各要素的说明图。
图60是形成在基板上的各要素的说明图。
图61是形成在基板上的各要素的说明图。
图62是形成在基板上的各要素的说明图。
图63是本发明的第7实施方式中的发光装置的剖视图。
图64是形成在基板上的各要素的说明图。
图65是形成在基板上的各要素的说明图。
图66是形成在基板上的各要素的说明图。
图67是形成在基板上的各要素的说明图。
图68是形成在基板上的各要素的说明图。
图69是形成在基板上的各要素的说明图。
图70是形成在基板上的各要素的说明图。
图71是形成在基板上的各要素的说明图。
图72是形成在基板上的各要素的说明图。
图73是本发明的第8实施方式中的发光装置的剖视图。
图74是形成在基板上的各要素的说明图。
图75是形成在基板上的各要素的说明图。
图76是形成在基板上的各要素的说明图。
图77是形成在基板上的各要素的说明图。
图78是形成在基板上的各要素的说明图。
图79是形成在基板上的各要素的说明图。
图80是形成在基板上的各要素的说明图。
图81是形成在基板上的各要素的说明图。
图82是形成在基板上的各要素的说明图。
图83是形成在基板上的各要素的说明图。
图84是本发明的第9实施方式中的发光装置的剖视图。
图85是形成在基板上的各要素的说明图。
图86是形成在基板上的各要素的说明图。
图87是形成在基板上的各要素的说明图。
图88是形成在基板上的各要素的说明图。
图89是形成在基板上的各要素的说明图。
图90是形成在基板上的各要素的说明图。
图91是形成在基板上的各要素的说明图。
图92是形成在基板上的各要素的说明图。
图93是形成在基板上的各要素的说明图。
图94是形成在基板上的各要素的说明图。
图95是形成在基板上的各要素的说明图。
图96是本发明的第10实施方式中的发光装置的剖视图。
图97是形成在基板上的各要素的说明图。
图98是形成在基板上的各要素的说明图。
图99是形成在基板上的各要素的说明图。
图100是形成在基板上的各要素的说明图。
图101是形成在基板上的各要素的说明图。
图102是形成在基板上的各要素的说明图。
图103是形成在基板上的各要素的说明图。
图104是形成在基板上的各要素的说明图。
图105是形成在基板上的各要素的说明图。
图106是形成在基板上的各要素的说明图。
图107是形成在基板上的各要素的说明图。
图108是作为电子设备的一个例子的头戴式的显示装置的示意图。
具体实施方式
＜第1实施方式＞
图1是本发明的第1实施方式所涉及的有机电致发光装置100的俯视图。第1实施方式的有机电致发光装置100是在基板10的面上形成利用了有机EL材料的发光元件的有机EL装置。基板10是由硅(silicon)等半导体材料形成的板状部件(半导体基板)，作为形成多个发光元件的基体(基底)被利用。如图1所例示，基板10的表面被划分为第1区域12和第2区域14。第1区域12为矩形状的区域，第2区域14是包围第1区域12的矩形框状的区域。
在第1区域12形成沿着X方向延伸的多个扫描线22、和沿着与X方向交叉的Y方向延伸的多个信号线26。与多个扫描线22和多个信号线26的各交叉对应形成像素P(Pd、Pe)。因此，多个像素P遍及X方向以及Y方向呈行列状排列。
在第2区域14中设置驱动电路30、多个安装端子36、和护环38。驱动电路30是驱动各像素P的电路，构成为包括设置于在X方向上夹着第1区域12的各位置的2个扫描线驱动电路32、和设置于第2区域14中沿着X方向延伸的区域的信号线驱动电路34。多个安装端子36形成在夹着信号线驱动电路34而与第1区域12相反的一侧的区域内，经由与基板10接合的挠性的配线基板(图示略)与控制电路、电源电路等外部电路(例如安装在配线基板上的电子电路)电连接。
第1实施方式的有机电致发光装置100通过与多个基板10相当的尺寸的原基板的切断(划线)而一并形成多个。图1的护环38防止原基板的切断时的冲击、静电的影响波及驱动电路30或者各像素P、水分从各基板10的端面(原基板的切剖面)侵入。如图1所例示，护环38形成为包围驱动电路30、多个安装端子36、和第1区域12的环状(矩形框状)。
图1的第1区域12被划分为显示区域16和周边区域18。显示区域16是通过各像素P的驱动而实际显示图像的区域。周边区域18是包围显示区域16的矩形框状的区域，配置结构与显示区域16内的各像素P类似但实际上不参与图像的显示的像素P(以下称为“虚拟像素Pd”)。从使与周边区域18内的虚拟像素Pd的记载上的区分明确化的观点来看，在以下的说明中，有时为了方便，将显示区域16内的像素P记载为“显示像素Pe”。显示像素Pe是成为发光的最小单位的要素。
图2是位于显示区域16内的各显示像素Pe的电路图。如图2所例示，显示像素Pe构成为包括发光元件45、驱动晶体管Tdr、选择晶体管Tsl、电容元件C、发光控制晶体管Tel、和补偿晶体管Tcmp。此外，在本实施方式中，显示像素Pe的各晶体管T(Tdr、Tel、Tsl、Tcmp)为P沟道型，但也可以利用N沟道型的晶体管。
发光元件45是使第1电极(阳极)E1与第2电极(阴极)E2之间夹设包括有机EL材料的发光层的发光功能层46的电气光学元件。第1电极E1按照每个显示像素Pe独立地形成，第2电极E2遍及多个像素P而连续。如从图2理解的，发光元件45被配置于将第1电源导电体41和第2电源导电体42连结起来的路径上。第1电源导电体41是供给高位侧的电源电位Vel的电源配线，第2电源导电体42是供给低位侧的电源电位(例如接地电位)Vct的电源配线。本实施方式的显示像素Pe的电路是无论通过所谓的耦合驱动方式和所谓的电流编程方式的哪个方式都能够驱动。首先，对通过耦合驱动方式进行的驱动进行说明。
发光控制晶体管Tel作为对驱动晶体管Tdr的一对电流端中的另一方(漏极或者源极)和发光元件45的第1电极E1的导通状态(导通/非导通)进行控制的开关发挥作用。驱动晶体管Tdr生成与自身的栅极-源极间的电压对应的电流量的驱动电流。在发光控制晶体管Tel被控制为导通状态的状态下，驱动电流从驱动晶体管Tdr经由发光控制晶体管Tel供给给发光元件45从而发光元件45以与驱动电流的电流量对应的亮度发光，在发光控制晶体管Tel被控制为截止状态的状态下，切断对发光元件45供给驱动电流，从而发光元件45熄灭。发光控制晶体管Tel的栅极与控制线28连接。
补偿晶体管Tcmp具有补偿驱动晶体管Tdr的阈值电压的变动的功能。在发光控制晶体管Tel为截止状态、选择晶体管Tsl以及驱动晶体管Tdr被控制为导通状态的状态下，若补偿晶体管Tcmp被控制为导通状态，则驱动晶体管Tdr的栅极电位与漏极或者源极电位相等，驱动晶体管Tdr成为二极管连接。因此，在驱动晶体管Tdr中流动的电流对栅极节点以及信号线26进行充电。详细而言，电流按照电源线层41→驱动晶体管Tdr→补偿晶体管Tcmp→信号线26这个路径流动。因此，通过将驱动晶体管Tdr控制为导通状态，处于相互连接状态的信号线26以及栅极节点从初始状态的电位开始上升。但是，若将驱动晶体管Tdr的阈值电压设为|Vth|，则在上述路径中流动的电流随着栅极节点接近电位(Vel－|Vth|)而难以流动，直至补偿晶体管Tcmp成为截止状态的补偿期间的结束为止，信号线26以及栅极节点在电位(Vel－|Vth|)饱和。因此，电容元件C直至补偿晶体管Tcmp成为截止状态的补偿期间的结束为止保持驱动晶体管Tdr的阈值电压|Vth|。
在本实施方式中，水平扫描期间内具有补偿期间和写入期间，各扫描线驱动电路32通过对各扫描线22供给扫描信号而依次在每个水平扫描期间选择多个扫描线22的各个。与扫描线驱动电路32选择的扫描线22对应的各显示像素Pe的选择晶体管Tsl移至导通状态。因此，各显示像素Pe的驱动晶体管Tdr也移至导通状态。另外，各扫描线驱动电路32通过对各控制线27供给控制信号而在每个补偿期间依次选择多个控制线27的各个。与扫描线驱动电路32选择的控制线27对应的各显示像素Pe的补偿晶体管Tcmp移至导通状态。而且，电容元件C直至补偿晶体管Tcmp成为截止状态的补偿期间的结束为止保持驱动晶体管Tdr的阈值电压|Vth|。若通过各扫描线驱动电路32对各控制线27供给控制信号而将各显示像素Pe的补偿晶体管Tcmp控制为截止状态，则虽然从信号线26到驱动晶体管Tdr的栅极节点为止的路径变为浮置状态，但被电容元件C(Vel－|Vth|)维持。接下来，信号线驱动电路34在每个写入期间对单位电容元件Cref并列供给与从外部电路供给的图像信号指定给每个显示像素Pe的灰度对应的灰度电位(数据信号)。而且，对于灰度电位，使用电容元件Cref将电平移位，其电位经由信号线26和选择晶体管Tsl被供给给各显示像素Pe的驱动晶体管Tdr的栅极。电容元件C一边补偿驱动晶体管Tdr的阈值电压|Vth|一边保持与灰度电位对应的电压。另一方面，若写入期间的扫描线22的选择结束，则各扫描线驱动电路32通过对各控制线28供给控制信号而将与该控制线28对应的各显示像素Pe的发光控制晶体管Tel控制为导通状态。因此，与在紧前的写入期间被电容元件C保持的电压对应的驱动电流从驱动晶体管Tdr经由发光控制晶体管Tel供给给发光元件45。如以上那样，各发光元件45以与灰度电位对应的亮度发光，从而图像信号指定的任意图像被显示于显示区域16。而且，由于从驱动晶体管Tdr供给给发光元件45的驱动电流抵消了阈值电压的影响，所以即使驱动晶体管Tdr的阈值电压按照每个显示像素Pe有偏差，也补偿该偏差，将与灰度电平对应的电流供给给发光元件45，因此抑制产生损害显示画面的一致性这样的显示不均的结果是能够进行高品位的显示。
接下来，参照图3，对通过电流编程方式进行的驱动进行说明。若扫描线22的扫描信号变为L电平，则选择晶体管Tsl成为导通状态。另外，若控制线27的控制信号变为L电平，补偿晶体管Tcmp成为导通状态。因此，驱动晶体管Tdr同栅极电位和与发光控制晶体管Tel的连接侧的源极电位或者漏极电位相等而作为二极管发挥作用。而且，若信号线26的数据信号变为L电平，则电流Idata按照电源线层41→驱动晶体管Tdr→补偿晶体管Tcmp→信号线26这个路径流动。另外，此时，与驱动晶体管Tdr的栅极节点的电位对应的电荷被积蓄于电容元件C。
若控制线27的控制信号变为H电平，则补偿晶体管Tcmp成为截止状态。此时，电容元件C的两端的电压被保持为电流Idata流动时的电压。若控制线28的控制信号变为L电平，则发光控制晶体管Tel成为导通状态，在驱动晶体管Tdr的源极-漏极间流动与栅极电压对应的电流Ioled。详细而言，该电流按照电源线层41→驱动晶体管Tdr→发光控制晶体管Tel→发光元件45这个路径流动。
此处，在发光元件45中流动的电流Ioled由驱动晶体管Tdr的栅极节点和与电源线层41的连接侧的漏极节点或者源极节点之间的电压规定，该电压是通过L电平的扫描信号而电流Idata在信号线26中流动时，被电容元件C保持的电压。因此，在控制线28的控制信号变为L电平时，在发光元件45中流动的电流Ioled与在紧前流动的电流Idata大致一致。这样，在电流编程方式的驱动的情况下，根据电流Idata来规定发光亮度。此外，扫描线22为与控制线27不同的配线，但也可以使扫描线22和控制线27为一条配线。
以下详述第1实施方式的有机电致发光装置100的具体结构。此外，以下的说明所参照的各附图中，为了便于说明，使各要素的尺寸、比例尺与实际的有机电致发光装置100不同。图4是有机电致发光装置100的剖视图，图5至图13是着眼于一个显示像素Pe来图示形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。与图5～图13的包括I－I’线的剖面对应的剖视图相当于图4。此外，图5～图13为俯视图，但从使各要素的视觉性的掌握容易化的观点来看，为了方便，与图4共用的各要素附加与图4同方式的影线。
如从图4以及图5理解的，在由硅等半导体材料形成的基板10的表面上形成显示像素Pe的各晶体管T(Tdr、Tsl、Tel、Tcmp)的有源区域10A(源极/漏极区域)。有源区域10A被注入离子。显示像素Pe的各晶体管T(Tdr、Tsl、Tel、Tcmp)的活性层存在于源极区域与漏极区域之间间，被注入与有源区域10A不同的种类的离子，但为了方便，与有源区域10A一体记载。如从图4以及图6理解的，形成有有源区域10A的基板10的表面被绝缘膜L0(栅极绝缘膜)覆盖，各晶体管T的栅极层G(Gdr、Gsl、Gel、Gcmp)形成在绝缘膜L0的面上。各晶体管T的栅极层G夹着绝缘膜L0与活性层对置。
如从图4理解的，在形成有各晶体管T的栅极层G的绝缘膜L0的面上形成交替层叠多个绝缘层L(LA～LD)和多个导电层(配线层)而成的多层配线层。各绝缘层L例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。此外，在以下的说明中，将通过导电层(单层或者多层)的选择性的除去而在同一工序中一并形成多个要素的关系记载为“从同层形成”。
绝缘层LA形成于形成有各晶体管T的栅极G的绝缘膜L0的面上。如从图4～图7理解的，在绝缘层LA的面上从同层形成扫描线22、选择晶体管Tsl的控制线27、发光控制晶体管Tel的控制线28、和多个中继电极QB(QB1、QB2、QB3、QB4、QB5、QB6)。
如从图4以及图7理解的，中继电极QB1经由贯通绝缘膜L0和绝缘层LA的导通孔HA2导通至补偿晶体管Tcmp的形成漏极区域或者源极区域的有源区域10A。中继电极QB2经由贯通绝缘层LA和绝缘膜L0的导通孔HA3导通至选择晶体管Tsl的形成源极区域或者漏极区域的有源区域10A，并且经由贯通绝缘层LA的导通孔HB3导通至驱动晶体管Tdr的栅极层Gel。中继电极QB3经由贯通绝缘膜L0和绝缘层LA的导通孔HA4导通至选择晶体管Tsl的形成漏极区域或者源极区域的有源区域10A。中继电极QB4经由贯通绝缘膜L0和绝缘层LA的导通孔HA5导通至驱动晶体管Tdr的形成漏极区域或者源极区域的有源区域10A。中继电极QB5经由贯通绝缘膜L0和绝缘层LA的导通孔HA6导通至驱动晶体管Tdr的形成漏极区域或者源极区域的有源区域10A，并经由贯通绝缘膜L0和绝缘层LA的导通孔HA1导通至补偿晶体管Tcmp的形成漏极区域或者源极区域的有源区域10A，并且，经由贯通绝缘膜L0和绝缘层LA的导通孔HA7导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。中继电极QB6经由贯通绝缘层LA和绝缘膜L0的导通孔HA8导通至发光控制晶体管Tel的形成源极区域或者漏极区域的有源区域10A。
如从图7理解的，扫描线22经由贯通绝缘层LA的导通孔HB2导通至选择晶体管Tsl的栅极层Gsl。扫描线22遍及多个显示像素Pe沿着X方向呈直线状延伸，通过绝缘层LB与后述的信号线26电绝缘。
如从图7理解的，补偿晶体管Tcmp的控制线27经由贯通绝缘层LA的导通孔HB1导通至补偿晶体管Tcmp的栅极层Gcmp。控制线27遍及多个显示像素Pe沿着X方向呈直线状延伸，通过绝缘层LB与后述的信号线26电绝缘。
如从图7理解的，发光控制晶体管Tel的控制线28经由形成在绝缘层LA上的导通孔HB4导通至发光控制晶体管Tel的栅极层Gel。控制线28遍及多个显示像素Pe沿着X方向呈直线状延伸，通过绝缘层LA与后述的信号线26电绝缘。
绝缘层LB形成于形成有扫描线22、选择晶体管Tsl的控制线27、发光控制晶体管Tel的控制线28、多个中继电极QB(QB1、QB2、QB3、QB4、QB5、QB6)的绝缘层LA的面上。如从图4以及图8理解的，在绝缘层LB的面上形成信号线26、和多个中继电极QC(QC1、QB2、QC3)。信号线26遍及多个像素P沿着Y方向呈直线状延伸，通过绝缘层LC与后述的第1电源线层41电绝缘。信号线26如从图8理解的，经由贯通绝缘层LB的导通孔HC1、和贯通绝缘层LB的导通孔HC2与补偿晶体管Tcmp以及选择晶体管Tsl的形成源极区域或者漏极区域的有源区域10A导通。另外，信号线26形成为通过扫描线22、控制线27、和控制线28的上层的位置，沿着选择晶体管Tsl的沟道长的方向(Y方向)延伸。
中继电极QC1经由贯通绝缘层LB的导通孔HC3导通至驱动晶体管Tdr的形成漏极区域或者源极区域的有源区域10A。中继电极QC2经由贯通绝缘层LB的导通孔HC4导通至驱动晶体管Tdr的栅极层dr。中继电极QC3经由贯通绝缘层LB的导通孔HC5贯通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
绝缘层LC形成于形成有信号线26、和多个中继电极QC(QC1、QB2、QC3)的绝缘层LB的面上。如从图4以及图9理解的，在绝缘层LC的面上形成第1电源线层41、和多个中继电极QD(QD1、QD2)。第1电源线层41经由多层配线层内的配线(图示略)导通至供给高位侧的电源电位Vel的安装端子36。此外，第1电源线层41形成在图1所示的第1区域12的显示区域16内。另外，省略图示，但在第1区域12的周边区域18内也形成其它的电源线层。该电源线层经由多层配线层内的配线(图示略)导通至供给低位侧的电源电位Vct的安装端子36。第1电源线层41以及供给低位侧的电源电位Vct的电源线层例如由含有银或铝的导电材料例如形成为100nm左右的膜厚。
如从图4、图8以及图9理解的，中继电极QD1经由贯通绝缘层LC的导通孔HD2导通至中继电极QC2。因此，如从图4、图6～图8理解的，中继电极QD1经由导通孔HD2、中继电极QC2、贯通绝缘层LB的导通孔HC4、中继电极QB2、和贯通绝缘层LA的导通孔HB3导通至驱动晶体管Tdr的栅极层Gdr。
如从图4、图8以及图9理解的，中继电极QD2经由贯通绝缘层LC的导通孔HD3导通至中继电极QC3。因此，如从图4～图8理解的，中继电极QD2经由导通孔HD3、中继电极QC3、贯通绝缘层LB的导通孔HC5、中继电极QB6、和贯通绝缘膜L0以及绝缘层LA的导通孔HA8导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。如后述，在中继电极QD2的上层形成多个中继电极和导通孔，中继电极QD2经由这些中继电极和导通孔与像素电极导通。因此，中继电极QD2和发光控制晶体管Tel的漏极区域或者源极区域的导通部作为像素电极导通部发挥作用。
第1电源线层41如前述是供给高位侧的电源电位Vel的电源配线，如从图9理解的，被配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QD2的导通部)以及驱动晶体管Tdr的栅极层导通部(驱动晶体管Tdr和中继电极QD1的导通部)。另外，第1电源线层41是在X方向以及Y方向上相邻的显示像素Pe间无缝隙地连续形成的图案。
如图4、图8以及图9理解的，形成在显示区域16内的第1电源线层41经由贯通绝缘层LC的导通孔HD1导通至中继电极QC1。因此，如图4～图8理解的，第1电源线层41经由贯通绝缘层LB的导通孔HC3、中继电极QB4、和贯通绝缘膜L0以及绝缘层LA的导通孔HA5导通至驱动晶体管Tdr的形成源极区域或者漏极区域的有源区域10A。
绝缘层LD0形成于形成有第1电源线层41和多个中继电极QD(QD1、QD2)的绝缘层LC的面上。如从图4以及图10理解的，在绝缘层LD0的面上形成电容电极层CA0。并且，如图4以及图10理解的，在形成有电容电极层CA0的绝缘层LD0的面上形成绝缘层LD1。在绝缘层LD1的面上形成与电容电极层CA0连接的电容电极层CA1、和多个中继电极QE(QE1、QE2、QE3、QE4)。电容电极层CA1如从图10理解的，是在Y方向上，与中继电极QE1、QE2、QE3具有规定的间隔、且与中继电极QE4也具有规定的间隔地配置，在X方向上，与相邻的显示像素Pe的电容电极层CA1具有规定的间隔地配置的矩形的电容电极层。电容电极层CA1配置为在俯视时，与驱动晶体管Tdr、选择晶体管Tsl、补偿晶体管Tcmp、以及发光控制晶体管Tel重叠。如从图4以及图10理解的，电容电极层CA1经由贯通绝缘层LD0以及绝缘层LD1的导通孔HE4导通至中继电极QD1。因此，电容电极层CA1如图4、图6～图10理解的，经由导通孔HE4、中继电极QD1、导通孔HD2、中继电极QC2、导通孔HC4、中继电极QB2、和导通孔HB3与驱动晶体管Tdr的栅极层Gdr导通。电容电极层CA0经由贯通绝缘层LD1的多个导通孔HE70与电容电极层CA1连接。电容电极层CA0具有包围贯通绝缘层LD0以及绝缘层LD1的导通孔HE4的区域。电容电极层CA0是与电容电极层CA1几乎相同的大小的矩形的电容电极层。电容电极层CA0和电容电极层CA1通过绝缘层LD0以及绝缘层LD1与第1电源线层41绝缘。电容电极层CA0如从图4理解的，具有从电容电极层CA1悬挂结构。电容电极层CA0经由电容电极层CA1导通至驱动晶体管Tdr的栅极层Gdr。另外，电容电极层CA0经由绝缘层LD0对置的第1电源线层41与驱动晶体管Tdr的源极区域或者漏极区域导通。因此，电容电极层CA0相当于图2以及图3所示的电容元件C的第1电容电极C1。第1电源线层41相当于图2以及图3所示的电容元件C的第2电容电极C2。通过使这样的构成电容元件C的第1电容电极C1的电容电极层CA0成为从电容电极层CA1悬挂的结构，能够单独使用电容电极层CA1的情况相比，能够减薄电容元件C的介电膜，并能够增大电容元件C的电容。或者，能够增加电容元件C的配置的自由度。
如图4以及图10理解的，中继电极QE1、QE2、QE3经由贯通绝缘层LD0以及绝缘层LD1的导通孔HE1、HE2、HE3分别与电源线层41导通。如从图4、图9以及图10理解的，中继电极QE3还经由导通孔HE3、导通孔HD1、中继电极QC1、导通孔HC3、中继电极QB4、和导通孔HA5导通至驱动晶体管Tdr的形成源极区域或者漏极区域的有源区域10A。
如图4、图9以及图10理解的，中继电极QE4经由贯通绝缘层LD0以及绝缘层LD1的导通孔HE5导通至中继电极QD2。因此，中继电极QE4是构成像素电极导通部的中继电极的一个，如从图4～图10理解的，经由导通孔HE5、中继电极QD2、导通孔HD3、中继电极QC3、导通孔HC5、中继电极QB6、和导通孔HA8导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
绝缘层LE0形成于形成有电容电极层CA1和多个中继电极QE(QE1、QE2、QE3、QE4)的绝缘层LD1的面上。如从图4以及图11理解的，在绝缘层LE0的面上形成上部电源线层43－0。并且，如从图4以及图11理解的，在形成有上部电源线层43－0的绝缘层LE0的面上形成绝缘层LE1。
在绝缘层LE1的表面执行平坦处理。平坦处理任意采用化学机械抛光(CMP：Chemical Mechanical Polishing)等公知的表面处理技术。如图4以及图11所例示，在通过平坦处理被高度平坦化的绝缘层LE1的表面形成与上部电源线层43－0连接的上部电源线层43－1、和中继电极QF1。如从图4、图10以及图11理解的，中继电极QF1经由贯通绝缘层LE0以及绝缘层LE1的导通孔HF4导通至中继电极QE4。因此，中继电极QF1是构成像素电极导通部的中继电极之一，如从图4～图11理解的，经由导通孔HF4、中继电极QE4、导通孔HE5、中继电极QD2、导通孔HD3、中继电极QC3、导通孔HC5、中继电极QB6、以及导通孔HA8导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
上部电源线层43－1如从图11理解的，被配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QF1的导通部)。另外，上部电源线层43－1是在X方向以及Y方向上相邻的显示像素Pe间无缝隙地连续形成的图案。在本实施方式中，上部电源线层43－1也作为反射层发挥作用，例如以含有银或铝的光反射性的导电材料例如形成为100nm左右的膜厚。上部电源线层43－1由光反射性的导电材料形成，如图11所示，被配置为覆盖各晶体管T、各配线、以及各中继电极。因此，存在通过上部电源线层43－1防止外光的侵入、能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
如从图4理解的，上部电源线层43－0经由贯通绝缘层LE1的多个导通孔HF70与上部电源线层43－1连接。如从图11理解的，上部电源线层43－0是在Y方向上与导通孔HF1、HF2、HF3具有规定的间隔、且与中继电极QF1也具有规定的间隔地配置，在X方向上与相邻的显示像素Pe的上部电源线层43－0具有规定的间隔地配置的矩形的电极层。上部电源线层43－0和上部电源线层43－1通过绝缘层LE0以及绝缘层LE1与电容电极层CA1绝缘。上部电源线层43－0如从图4理解的，具有从上部电源线层43－1悬挂的结构。上部电源线层43－0经由上部电源线层43－1导通至第1电源线层41，并且导通至驱动晶体管Tdr的源极区域或者漏极区域。另外，上部电源线层43－0经由绝缘层LE0以及绝缘层LD1与电容电极层CA0对置。电容电极层CA0经由电容电极层CA1导通至驱动晶体管Tdr的栅极层Gdr。因此，上部电源线层43－0相当于图2以及图3所示的电容元件C的第2电容电极C2，电容电极层CA0相当于图2以及图3所示的电容元件C的第1电容电极C1。因此，通过使构成电容元件C的第2电容电极C2的上部电源线层43－0成为从上部电源线层43－1悬挂的结构，能够减薄电容元件C的介电膜，并能够增大电容元件C的电容。与单独使用上部电源线层43－1的情况相比，能够增加配置的自由度。另外，在该例子中，构成电容元件C的第1电容电极C1的电容电极层CA0如上述也是从电容电极层CA1悬挂的结构，所以能够进一步增大整体电容元件C的电容。如以上那样，在本实施方式中，由第1电源线层41、绝缘层LD0、和电容电极层CA0构成的电容元件C、以及由电容电极层CA0、绝缘层LD1以及绝缘层LE0、和上部电源线层43－0构成的电容元件C成为在层叠方向(Z方向)上层叠的构成。
上部电源线层43－1如从图10以及图11理解的，经由贯通绝缘层LE0以及绝缘层LE1的导通孔HF1、HF2、HF3导通至中继电极QE1、QE2、QE3。因此，上部电源线层43－1如从图9～图11理解的，经由中继电极QE1、QE2、QE3、导通孔HF1、HF2、HF3、中继电极QE1、QE2、QE3、和贯通绝缘层LD0以及绝缘层LD1的导通孔HE1、HE2、HE3导通至上部电源线层43－0。这样，在本实施方式中，由导通孔HF1、HF2、HF3、中继电极QE1、QE2、QE3、导通孔HF1、HF2、HF3、中继电极QE1、QE2、QE3、以及导通孔HE1、HE2、HE3构成电源间导通部。电源间导通部被设置成沿着扫描线22的延伸方向(X方向)排列。
绝缘层LF形成于形成有上部电源线层43－1和中继电极QF1的绝缘层LE1的面上。如从图4以及图12理解的，在绝缘层LF的面上形成中继电极QG1。中继电极QG1经由贯通绝缘层LF的导通孔HG1导通至中继电极QF1。因此，中继电极QG1是构成像素电极导通部的中继电极的一个，如从图4～图12理解的，经由导通孔HG1、中继电极QF1、导通孔HF4、中继电极QE4、导通孔HE5、中继电极QD2、导通孔HD3、中继电极QC3、导通孔HC5、中继电极QB6、和导通孔HA8导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。中继电极QG1被配置为俯视时覆盖第1电源线层41与中继电极QD2的间隙、上部电源线层43－1与中继电极QF1的间隙。因此，存在通过中继电极QG1防止外光的侵入、能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
如图4所例示的，在形成有中继电极QG1的绝缘层LF的面上形成光路调整层60。光路调整层60是规定各显示像素Pe的共振结构的共振波长(即显示色)的透光性的膜体。设定为在显示色相同的像素中，共振结构的共振波长大致相同，在显示色不同的像素中，共振结构的共振波长不同。
如图4以及图13所例示的，在光路调整层60的面上形成显示区域16内的每个显示像素Pe的第1电极E1。第1电极E1例如由ITO(Indium Tin Oxide：铟锡氧化物)等透光性的导电材料形成。第1电极E1如参照图2以及图3前述那样，是作为发光元件45的阳极发挥作用的大致矩形状的电极(像素电极)。第1电极E1如从图4以及图13理解的，在每个显示像素Pe上经由形成在光路调整层60上的导通孔HH1导通至中继电极QG1。因此，如从图4～图13理解的，第1电极E1经由贯通光路调整层60的导通孔HH1、中继电极QG1、导通孔HG1、中继电极QF1、导通孔HF4、中继电极QE4、导通孔HE5、中继电极QD2、导通孔HD3、中继电极QC3、导通孔HC5、中继电极QB6、以及导通孔HA8导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
如图4以及图14所例示的，在形成有第1电极E1的光路调整层60的面上遍及基板10的整个区域形成像素定义层65。像素定义层65例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。如从图14理解的，在像素定义层65形成与显示区域16内的各第1电极E1对应的开口部65A。像素定义层65中的开口部65A的内周边的附近的区域与第1电极E1的周边重叠。即，开口部65A的内周边在俯视时位于第1电极E1的周边的内侧。各开口部65A，平面形状(矩形状)、尺寸相同、且遍及X方向以及Y方向的各个以相同的间距排列成行列状。如从以上的说明理解的，像素定义层65在俯视时形成为格子状。另外，如果显示色相同则开口部65A的平面形状、尺寸相同，在显示色不同的情况下，开口部65A的平面形状、尺寸也可以不同。另外，开口部65A的间距在显示色相同的开口部彼此相同，在显示色不同的开口部间不同也可以。
其它也省略详细的说明，但在第1电极E1的上层层叠发光功能层46、第2电极E2、以及密封体47，在形成以上的各要素的基板10的表面例如通过粘合剂接合密封基板(图示略)。密封基板是用于保护基板10上的各要素的透光性的板状部件(例如玻璃基板)。此外，也能够在密封基板的表面或者密封体47的表面按照每个显示像素Pe形成彩色滤光器。
如以上说明的，在本实施方式中，构成为与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1、和与电容电极层CA1连接的电容电极层CA0被设置在驱动晶体管Tdr的栅极层Gdr的上层，在电容电极层CA1以及电容电极层CA0和与补偿晶体管Tcmp以及选择晶体管Tsl的漏极区域或者源极区域连接的信号线26之间配置第1电源线层41。除了作为像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部，即，像素电极导通部、以及驱动晶体管Tdr的栅极导通部之外，几乎遍及整个面形成有第1电源线层41。因此，抑制成为噪声的产生源的信号线26、和与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0之间的耦合。
另外，构成为在信号线26的下层配置有与选择晶体管Tsl的栅极层Gsl连接的扫描线22，但在这些扫描线22以及信号线26与电容电极层CA1以及电容电极层CA1之间配置第1电源线层41。第1电源线层41以不光覆盖信号线26也覆盖扫描线22的方式几乎遍及整个面形成。因此，抑制成为噪声的产生源的扫描线22以及信号线26、和与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0之间的耦合。
在本实施方式中，在电容电极层CA1以及电容电极层CA0与作为像素电极的第1电极E1之间配置有上部电源线层43－1以及上部电源线层43－0。上部电源线层43－1以及上部电源线层43－0除了上述的像素导通部之外几乎遍及整个面形成。因此，抑制与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0和作为像素电极的第1电极E1之间的耦合。
作为像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部，即，像素电极导通部由贯通绝缘膜L0以及绝缘层LA的导通孔HA8、中继电极QB6、贯通绝缘层LB的导通孔HC5、中继电极QC3、贯通绝缘层LC的导通孔HD3、中继电极QD2、贯通绝缘层LD0以及绝缘层LD1的导通孔HE5、中继电极QE4、贯通绝缘层LE0以及绝缘层LE1的导通孔HF4、中继电极QF1、贯通绝缘层LF的导通孔HG1、以及中继电极QG1构成。这些作为发光控制晶体管Tel的源极配线或者漏极配线发挥作用。换句话说，第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部由第1电源线层41、电容电极层CA1以及电容电极层CA0、穿过上部电源线层43－1以及上部电源线层43－0设置的发光控制晶体管Tel的源极配线或者漏极配线构成。而且，作为像素电极的第1电极E1经由贯通光路调整层60的导通孔HH1与发光控制晶体管Tel的源极配线或者漏极配线连接。因此，与使像素电极延伸到发光控制晶体管Tel的源极区域或者漏极区域的层来实现导通的情况相比，能够利用低电阻将发光控制晶体管Tel的源极区域或者漏极区域和作为像素电极的第1电极E1连接起来。
连接驱动晶体管Tdr和第1电源线层41的导通部由贯通绝缘膜L0以及绝缘层LA的导通孔HA5、中继电极QB4、贯通绝缘层LB的导通孔HC3、中继电极QC1、以及贯通绝缘层LC的导通孔HD1构成。该导通部作为驱动晶体管Tdr的源极配线或者漏极配线发挥作用。通过这样构成，与使第1电源线层41延伸至下层来实现导通的情况相比，能够通过低电阻将驱动晶体管Tdr和第1电源线层41连接起来。连接驱动晶体管Tdr和上部电源线层43－0的导通部由贯通绝缘膜L0以及绝缘层LA的导通孔HA5、中继电极QB4、贯通绝缘层LB的导通孔HC3、中继电极QC1、贯通绝缘层LC的导通孔HD1、第1电源线层41、贯通绝缘层LD0以及绝缘层LD1的导通孔HE1、HE2、HE3、中继电极QE1、QE2、QE3、导通孔HF1、HF2、HF3、以及上部电源线层43－0构成。通过这样构成，与使上部电源线层43－0延伸至下层来实现导通的情况相比，能够通过低电阻将驱动晶体管Tdr和上部电源线层43－0连接起来。
连接驱动晶体管Tdr的栅极层Gdr和电容电极层CA0的导通部由贯通绝缘层LA的导通孔HB3、中继电极QB2、贯通绝缘层LB的导通孔HC4、中继电极QC2、贯通绝缘层LC的导通孔HD2、中继电极QD1、贯通绝缘层LD0以及绝缘层LD1的导通孔HE4、以及电容电极层CA1构成。该导通部是选择晶体管Tsl的源极配线或者漏极配线，穿过形成有扫描线22、信号线26、第1电源线层41等的层设置。因此，与使电容电极层CA0延伸至下层来实现导通的情况相比较，能够通过低电阻将驱动晶体管Tdr和电容电极层CA1连接起来。
对于电容元件C，如上述，成为将上部电源线层43－0作为第2电容电极C2、将电容电极层CA0作为第1电容电极C1的第1电容元件C－1、以及将第1电源线层41作为第2电容电极(电源侧电容电极)C2、将电容电极层CA0作为第1电容电极(栅电极侧电容电极)C1的第2电容元件C－2这两种电容元件在层叠方向(Z方向)上被层叠的构成。在第1电容元件C－1中，构成作为第2电容电极C2的上部电源线层43－0与上部电源线层43－1电连接、且被配置在上部电源线层43－1的下层。在上述的例子中，作为一个例子，通过从上部电源线层43－1悬挂的结构来实现该配置。因此，与使用与中继电极同层形成的上部电源线层43－1本身作为第2电容电极C2的情况相比，能够减薄第1电容元件C－1的介电膜，并能够增大第1电容元件C－1的电容。或者，能够提高第1电容元件C－1的配置的自由度。
在第2电容元件C－2中，构成为作为第1电容电极(栅电极侧电容电极)C1的电容电极层CA0同与驱动晶体管Tdr的栅极层Gdr连接的栅极配线即电容电极层CA1电连接、且被配置在电容电极层CA1的下层。在上述的例子中，作为一个例子，通过从电容电极层CA1悬挂的结构来实现该配置。因此，与使用与中继电极同层形成的电容电极层CA1本身作为第1电容电极(栅电极侧电容电极)C1的情况相比，能够减薄第2电容元件C－2的介电膜，并能够增大第2电容元件C－2的电容。或者，能够提高第2电容元件C－2的配置的自由度。
另外，在第2电容元件C－2中，与驱动晶体管Tdr的栅极层Gdr连接的相当于第1电容电极(栅电极侧电容电极)C1的电容电极层CA0配置在相当于第2电容电极C2的上部电源线层43－0与形成有扫描线22的层之间。即，在形成有扫描线22的层侧配置电容元件C的第1电容电极C1。因此，由于电容电极能够与形成有扫描线22的层、上部电源线层43－0分开形成，所以能够提高设计的自由度。
在第2电容元件C－2中，相当于第1电容电极(栅电极侧电容电极)C1的电容电极层CA0配置在作为第2电容电极(电源侧电容电极)C2的第1电源线层41与作为像素电极的第1电极E1之间。即，在像素电极侧配置电容元件C中的与栅极电位侧连接的第1电容电极(栅电极侧电容电极)C1。另外，在形成有作为栅电极的栅极层Gdr的层与形成有第1电容电极(栅电极侧电容电极)C1的层之间配置有作为第2电容电极(电源侧电容电极)C2的第1电源线层41。通过采用该配置，能够降低扫描线22对作为像素电极的第1电极E1的噪声。另外，由于电容电极能够与作为像素电极的第1电极E1、第1电源线层41分开形成，所以能够提高设计的自由度。并且，由于作为像素电极的第1电极E1(发光控制晶体管Tel的漏极区域或者源极区域)的电位根据驱动晶体管Tdr、发光元件45的电位来设定，所以与配置在扫描线22侧的情况相比，作为电容电极的第1电容电极(栅电极侧电容电极)C1的电位难以受到灰度电位所引起的变动。
第1电容元件C－1以及第2电容元件C－2被设置在俯视时，与选择晶体管Tsl、发光控制晶体管Tel、补偿晶体管Tcmp、以及驱动晶体管Tdr的各个重叠的位置上。因此，能够确保电容元件的电容，并实现像素的高密度化。这样，根据本实施方式，能够有效活用驱动晶体管Tdr的栅极层Gdr以上的层，来提供用于高密度的像素的像素结构。
如从图4、图9～图11理解的，实现作为第1电源侧电容电极的第1电源线层41、和与作为第2电源侧电容电极的上部电源线层43－0连接的上部电源线层43－1的导通的电源间导通部由贯通绝缘层LD0以及绝缘层LD1的导通孔HE1、HE2、HE3、中继电极QE1、QE2、QE3、贯通绝缘层LE0以及绝缘层LE1的导通孔HF1、HF2、HF3构成。换句话说，电源间导通部被设置在沿着扫描线22的延伸方向(X方向)排列，因此，通过在配置于第1电源线层41与上部电源线层43－1之间的电容电极层43－1以及电容电极层43－0、和在Y方向上相邻的显示像素Pe中的电容电极层43－1以及电容电极层43－0之间配置电源间导通部，从而抑制相邻的电容电极层间的耦合。
电源间导通部如图15以及图16所例示，不仅设置为沿着扫描线22的延伸方向(X方向)排列，也可以设置为沿着信号线26的延伸方向(Y方向)排列。图15是与图10对应的图，图16是与图11对应的图。在图15所示的例子中，与图10同样地，电源间导通部由贯通绝缘层LD0以及绝缘层LD1的导通孔HE1、HE2、HE3、中继电极QE1、QE2、QE3、以及贯通绝缘层LE0以及绝缘层LE1的导通孔HF1、HF2、HF3构成，并被设置成沿着扫描线22的延伸方向(X方向)排列。并且，如从图15理解的，电源间导通部由贯通绝缘层LD0以及绝缘层LD1的导通孔HE6、HE7、HE8、HE9、HE10、HE11、中继电极QE5、QE6、QE7、QE8、QE9、QE10、以及贯通绝缘层LE0以及绝缘层LE1的导通孔HF5、HF6、HF7、HF8、HF9、HF10构成，并被设置成沿着信号线26的延伸方向(Y方向)排列。中继电极QE1、QE2、QE3、QE5、QE6、QE7、QE8、QE9、QE10经由贯通绝缘层LD0以及绝缘层LD1的导通孔HE1、HE2、HE3、HE6、HE7、HE8、HE9、HE10、HE11导通至第1电源线层41。另外，如从图16的理解的，中继电极QE1、QE2、QE3、QE5、QE6、QE7、QE8、QE9、QE10经由贯通绝缘层LE0以及绝缘层LE1的导通孔HF1、HF2、HF3、HF5、HF6、HF7、HF8、HF9、HF10导通至上部电源线层43－1。因此，不光配置于第1电源线层41与上部电源线层43－1之间的电容电极层43－1以及电容电极层43－0、和在Y方向上相邻的显示像素Pe中的电容电极层43－1以及电容电极层43－0之间，在电容电极层43－1以及电容电极层43－0、和在X方向上相邻的显示像素Pe中的电容电极层43－1以及电容电极层43－0之间也配置电源间导通部，由此抑制Y方向以及X方向上相邻的电容电极层间的耦合。
此外，在本实施方式中，在形成有驱动晶体管Tdr的栅极层Gdr的层的上层配置扫描线22、控制线27、控制线28、以及连接晶体管彼此的中继电极。因此，在此以上的层中，除了像素电极导通部、驱动晶体管Tdr的栅极导通部之外，还能够自由配置电容元件、电源线层、信号线等。特别是优选将晶体管的沟道长方向设置与控制线交叉的方向，并在驱动晶体管Tdr的栅极层Gdr上的绝缘层LA上配置扫描线22、控制线27、控制线28等。这样，能够将扫描线22、控制线27、控制线28等配置在选择晶体管Tsl、补偿晶体管Tcmp、发光控制晶体管Tel的上面的层。另外，通过这样的层结构，能够容易将与扫描线22、控制线27、控制线28等交叉的电源线层41、信号线26等配置在绝缘层LB上
＜第2实施方式＞
参照图17～图21，对本发明的第2实施方式进行说明。此外，在以下所例示的各方式中对于作用、功能与第1实施方式相同的要素，挪用第1实施方式的说明所参照的符号来适当地省略各个的详细的说明。
图17是本实施方式中的有机电致发光装置100的剖视图，与第1实施方式中的图4的剖视图对应。若比较图17和图4则明白，本实施方式不设置上部电源线层43－1以及上部电源线层43－0，取而代之，设置与作为像素电极的第1电极E1连接的反射层55。在本实施方式中，从形成于基板10的各晶体管T(Tdr、Tsl、Tel、Tcmp)的有源区域10A到形成于绝缘层LC上的第1电源线层41为止的层结构与图5～图9所示的第1实施方式中的层结构相同，所以省略说明。图18是与第1实施方式中的图10对应的俯视图，图20是与第1实施方式中的图13对应的俯视图，图21是与第1实施方式中的图14对应的俯视图。图19是表示本实施方式的特征部分的反射层55的俯视图。
在本实施方式中，如从图17以及图18理解的，在形成有第1电源线层41的绝缘层LC的面上形成绝缘层LD0，在绝缘层LD0的面上形成电容电极层CA0。在形成有电容电极层CA0的绝缘层LD0的面上形成绝缘层LD1，在绝缘层LD1的面上形成与电容电极层CA0连接的电容电极层CA1。至此的层结构与第1实施方式相同。而且，相对于图10，在省略电源间导通部(贯通绝缘层LD0以及绝缘层LD1的导通孔HE1、HE2、HE3、中继电极QE1、QE2、QE3、贯通绝缘层LE0以及绝缘层LE1的导通孔HF1、HF2、HF3)这一点不同，电容电极层CA0以及电容电极层CA1以延伸至设置有电源间导通部的区域的方式配置。因此，由第1电源线层41、绝缘层LD0、和电容电极层CA0构成的电容元件C的电容与第1实施方式相比能够增大。
在本实施方式中，在形成有电容电极层CA1的绝缘层LD1的面上形成绝缘层LE0，如从图18以及图19理解的，在绝缘层LE0的面上形成反射层55。反射层55与第1电极E1同样地按每个显示像素Pe独立地形成。反射层55例如有含有银或铝的光反射性的导电材料例如形成为100nm左右的膜厚。如从图17～图19理解的，反射层55经由贯通绝缘层LE0的导通孔HF4导通至中继电极QE4。中继电极QE4如第1实施方式所说明那样是构成像素电极导通部的电极。
在形成有反射层55的绝缘层LE0的面上形成光路调整层60。光路调整层60与第1实施方式同样地是规定各显示像素Pe的共振结构的共振波长(即显示色)的透光性的膜体。被设定为在显示色相同的像素中，共振结构的共振波长大致相同，在显示色不同的像素中，共振结构的共振波长不同。
如图17以及图20所例示，在光路调整层60的面上形成显示区域16内的每个显示像素Pe的第1电极E1。第1电极E1例如由ITO(Indium Tin Oxide)等透光性的导电材料形成。第1电极E1经由贯通光路调整层60的导通孔HH1与反射层55导通。因此，第1电极E1经由反射层55与像素电极导通部导通。
如图17以及图21所例示，在形成有第1电极E1的光路调整层60的面上遍及基板10的整个区域形成像素定义层65。像素定义层65例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。如从图21理解的，在像素定义层65形成与显示区域16内的各第1电极E1对应的开口部65A。像素定义层65中的开口部65A的内周边的附近的区域与第1电极E1的周边重叠。即，开口部65A的内周边俯视时位于第1电极E1的周边的内侧。各开口部65A的平面形状(矩形状)、尺寸相同、且遍及X方向以及Y方向的各个以相同的间距排列成行列状。如从以上的说明理解的，像素定义层65俯视时形成为格子状。另外，如果显示色相同则开口部65A的平面形状、尺寸相同，在显示色不同的情况下，开口部65A的平面形状、尺寸也可以不同。另外，开口部65A的间距在显示色相同的开口部彼此中相同，也可以在显示色不同的开口部间不同。
其它也省略详细的说明，但在第1电极E1的上层层叠发光功能层46、第2电极E2、以及密封体47，在形成有以上的各要素的基板10的表面例如利用粘合剂接合密封基板(图示略)。密封基板是用于保护基板10上的各要素的透光性的板状部件(例如玻璃基板)。此外，也能够在密封基板的表面或者密封体47的表面按照每个显示像素Pe形成彩色滤光器。
如以上那样，在本实施方式中，反射层55与作为像素电极的第1电极E1导通，而不与第1电源线层41导通。因此，在本实施方式中，由电容电极层CA0、绝缘层LD0、以及第1电源线层41构成电容元件C。通过将反射层55设为像素电位，即使假设它们短路，也能够防止显示不良的产生。在反射层55与像素电极作为的第1电极E1之间形成光路调整层60，但即使有该光路调整层60较薄的像素，能够防止反射层55和作为像素电极的第1电极E1的短路所带来的显示不良的产生。
相对于在第1实施方式中，中继电极QG1被配置成俯视时覆盖第1电源线层41与中继电极QD2的间隙、上部电源线层43－1与中继电极QF1的间隙，在本实施方式中，反射层55被配置成覆盖第1电源线层41与中继电极QD2的间隙。因此，存在通过反射层55防止外光的侵入、并能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
其它，对于与第1实施方式的共同的构成，能够起到与前述的第1实施方式中的效果同样的效果。另外，在第2实施方式中也能够应用与第1实施方式说明的变形例同样的变形例。
＜第3实施方式＞
对本发明的第3实施方式进行说明。此外，对于在以下所例示的各方式中作用、功能与第1实施方式以及第2实施方式同样的要素，挪用第1实施方式以及第2实施方式的说明所参照的符号来适当地省略各个的详细的说明。
第3实施方式的各显示像素Pe的电路具备驱动晶体管Tdr、选择晶体管Tsl、补偿晶体管Tcmp、和发光控制晶体管Tel。与第1实施方式的电路不同，补偿晶体管Tcmp的源极区域以及漏极区域的一方与驱动晶体管Tdr的栅极节点连接。以下，对第3实施方式的有机电致发光装置100的具体结构进行说明。在以下的说明所参照的各附图中，为了便于说明，使各要素的尺寸、比例尺与实际的有机电致发光装置100不同。图22是着眼于一个显示像素Pe来图示出有机电致发光装置100的剖视图，图23～图30是形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。与图23～图30的包括III－III’线的剖面对应的剖视图相当于图22。此外，图23～图30是俯视图，从使各要素的视觉性的掌握容易化的观点来看，为了方便，在与图4共用的各要素赋予与图22同方式的影线。
如从图22以及图23理解的，在由硅等半导体材料形成的基板10的表面形成显示像素Pe的各晶体管T(Tdr、Tsl、Tel、Tcmp)的有源区域10A(源极/漏极区域)。有源区域10A被注入离子。显示像素Pe的各晶体管T(Tdr、Tsl、Tel、Tcmp)的活性层存在于源极区域与漏极区域之间，被注入与有源区域10A不同的种类的离子，但为了方便，与有源区域10A一体记载。与第1实施方式不同，驱动晶体管Tdr和发光控制晶体管Tel的有源区域10A以及活性层被配置为沿着沟道长方向(Y方向)排列成一直线状。如从图22以及图24理解的，形成有有源区域10A的基板10的表面被绝缘膜L0(栅极绝缘膜)覆盖，各晶体管T的栅极层G(Gdr、Gsl、Gel、Gcmp)形成在绝缘膜L0的面上。各晶体管T的栅极层G夹着绝缘膜L0与活性层对置。
如从图22理解的，在形成各晶体管T的栅极层G以及下部电容电极层CA1的绝缘膜L0的面上形成交替层叠多个绝缘层L(LA～LD)和多个导电层(配线层)而成的多层配线层。各绝缘层L例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。此外，在以下的说明中，将通过导电层(单层或者复数层)的选择性的除去而在同一工序中一并形成多个要素的关系记载为“从同层形成”。
绝缘层LA形成于形成有各晶体管T的栅极G的绝缘膜L0的面上。如从图22以及图25理解的，在绝缘层LA的面上从同层形成扫描线22、选择晶体管Tsl的控制线27、发光控制晶体管Tel的控制线28、电容电极层CA2、以及多个中继电极QB(QB3、QB4、QB6、QB7)。
如从图22以及图25理解的，中继电极QB7经由贯通绝缘膜L0和绝缘层LA的导通孔HA1、HA6、HA7分别导通至补偿晶体管Tcmp的形成漏极区域或者源极区域的有源区域10A、驱动晶体管Tdr的形成漏极区域或者源极区域的有源区域10A、以及发光控制晶体管Tdr的形成漏极区域或者源极区域的有源区域10A。因此，中继电极QB7作为将补偿晶体管Tcmp的漏极区域或者源极区域、驱动晶体管Tdr的漏极区域或者源极区域、和发光控制晶体管Tdr的漏极区域或者源极区域连接起来的配线部发挥作用。
如从图22以及图25理解的，中继电极QB3经由贯通绝缘膜L0和绝缘层LA的导通孔HA4导通至选择晶体管Tsl的形成漏极区域或者源极区域的有源区域10A。中继电极QB4经由贯通绝缘膜L0和绝缘层LA的导通孔HA5导通至驱动晶体管Tdr的形成漏极区域或者源极区域的有源区域10A。中继电极QB6经由贯通绝缘层LA和绝缘膜L0的导通孔HA8导通至发光控制晶体管Tel的形成源极区域或者漏极区域的有源区域10A。
如从图25理解的，扫描线22经由贯通绝缘层LA的导通孔HB2导通至选择晶体管Tsl的栅极层Gsl。扫描线22遍及多个显示像素Pe在X方向上呈直线状延伸，通过绝缘层LB，与后述的信号线26电绝缘。导通孔HB2被设置成与选择晶体管Tsl的栅极层Gsl以及活性层重叠。
如从图25理解的，补偿晶体管Tcmp的控制线27经由贯通绝缘层LA的导通孔HB1导通至补偿晶体管Tcmp的栅极层Gcmp。控制线27遍及多个显示像素Pe在X方向上呈直线状延伸，通过绝缘层LB与后述的信号线26电绝缘。导通孔HB1被配置成与补偿晶体管Tcmp的栅极层Gcmp以及活性层重叠。
如从图25理解的，发光控制晶体管Tel的控制线28经由形成在绝缘层LA上的导通孔HB4导通至发光控制晶体管Tel的栅极层Gel。控制线28遍及多个显示像素Pe在X方向上呈直线状延伸，通过绝缘层LA与后述的信号线26电绝缘。导通孔HB4被配置成与发光控制晶体管Tel的栅极层Gel以及活性层重叠。
如从图22以及图25理解的，在本实施方式中，与中继电极QB3、QB4、QB6、QB7、扫描线22、以及控制线27、28同层形成有电容电极层CA2。电容电极层CA2经由贯通绝缘层LA的导通孔HB3与驱动晶体管Tdr的栅极层Gdr。另外，电容电极层CA2经由贯通绝缘膜L0以及绝缘层LA的导通孔HA2、HA3分别导通至补偿晶体管Tcmp的形成漏极区域或者源极区域的有源区域10A、和选择晶体管Tsl的形成漏极区域或者源极区域的有源区域10A。因此，电容电极层CA2也作为驱动晶体管Tdr的栅极层Gdr、补偿晶体管Tcmp的漏极区域或者源极区域、和选择晶体管Tsl的漏极区域或者源极区域的配线层发挥作用。导通孔HB3被配置成与驱动晶体管Tdr的栅极层Gdr以及活性层重叠。
绝缘层LB形成于形成有扫描线22、选择晶体管Tsl的控制线27、发光控制晶体管Tel的控制线28、多个中继电极QB(QB3、QB4、QB6、QB7)、以及电容电极层CA2的绝缘层LA的面上。如从图22以及图26理解的，在绝缘层LB的面上形成第1电源线层41－0。并且，如从图22理解的，在形成有第1电源线层41－0的绝缘层LC0的面上形成绝缘层LC1。如图22以及图26所例示，在绝缘层LC1的表面形成与第1电源线层41－0连接的第1电源线层41－1、中继电极QD2、和中继电极QD4。如从图22、图25以及图26理解的，中继电极QD2经由贯通绝缘层LB以及绝缘层LC0的导通孔HD3导通至中继电极QB6。中继电极QD2是构成像素电极导通部的中继电极之一，如从图22～图26理解的，经由导通孔HD3、中继电极QB6、和导通孔HA8导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
如从图22、图25以及图26理解的，中继电极QD4经由贯通绝缘层LB以及绝缘层LC0的导通孔HD4导通至中继电极QB3。因此，如从图22～图26理解的，中继电极QD4经由导通孔HD4、中继电极QB3、和导通孔HA4导通至选择晶体管Tsl的形成漏极区域或者源极区域的有源区域10A。
第1电源线层41－1如从图26理解的，被配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QD2的导通部)。第1电源线层41－1如从图26理解的，被配置为包围中继电极QD4。另外，第1电源线层41－1是在X方向以及Y方向上在相邻的显示像素Pe间无缝隙地连续形成的图案。第1电源线层41经由多层配线层内的配线(图示略)导通至供给高位侧的电源电位Vel的安装端子36。此外，第1电源线层41－1形成在图1所示的第1区域12的显示区域16内。另外，省略图示，但在第1区域12的周边区域18内也形成其它电源线层。该电源线层经由多层配线层内的配线(图示略)导通至供给低位侧的电源电位Vct的安装端子36。第1电源线层41－1以及供给低位侧的电源电位Vct的电源线层例如由含有银或铝的导电材料例如形成为100nm左右的膜厚。
第1电源线层41－0与第1电源线层41－1连接。第1电源线层41－0如从图26理解的，在Y方向上，与中继电极具有规定的间隔、且，与导通孔HD5以及中继电极QD2、QD4都具有规定的间隔地配置。第1电源线层41－0是在X方向上与相邻的显示像素Pe的上部电源线层41－0具有规定的间隔地配置的矩形的电极层。第1电源线层41－0和第1电源线层41－1通过绝缘层LB以及绝缘层LC0与电容电极层CA2绝缘。第1电源线层41－0如从图22理解的，具有从第1电源线层41－1悬挂的结构。第1电源线层41－0经由第1电源线层41－1导通至驱动晶体管Tdr的源极区域或者漏极区域。另外，第1电源线层41－0经由绝缘层LB以及绝缘层LC0与电容电极层CA2对置。电容电极层CA2经由导通孔HB3导通至驱动晶体管Tdr的栅极层Gdr。因此，第1电源线层41－0相当于图2以及图3所示的电容元件C的第2电容电极C2。电容电极层CA2相当于图2以及图3所示的电容元件C的第1电容电极C1。因此，通过使构成电容元件C的第2电容电极C2的第1电源线层41－0成为从第1电源线层41－1悬挂的结构，能够减薄电容元件C的介电膜，并能够增大电容元件C的电容。与单独使用第1电源线层41－1的情况下相比，能够增加配置的自由度。如以上那样，在本实施方式中，由第1电源线层41－0、绝缘层LB和电容电极层CA2构成电容元件C。
第1电源线层41－1如从图22、图25以及图26理解的，经由贯通绝缘层LC0以及绝缘层LB的导通孔HD5导通至中继电极QB4。因此，第1电源线层41－1如从图22～图26理解的，经由导通孔HD5、中继电极QB4、和导通孔HA5导通至驱动晶体管Tdr的源极区域或者漏极区域。
绝缘层LD形成于形成有第1电源线层41－1和多个中继电极QD(QD2、QD4)的绝缘层LC1的面上。如从图22以及图27理解的，在绝缘层LC1的面上形成信号线26和中继电极QF1。信号线26遍及多个像素P在Y方向上呈直线状延伸，通过绝缘层LC1，与第1电源线层41－1电绝缘。信号线26如从图22～图27理解的，经由导通孔HF11、中继电极QD4、导通孔HD4、中继电极QB3、以及导通孔HA4与选择晶体管Tsl的形成源极区域或者漏极区域的有源区域10A导通。另外，信号线26形成为通过扫描线22、控制线27、和控制线28的上层的位置，并沿着选择晶体管Tsl的沟道长的方向(Y方向)延伸。另外，俯视时，信号线26被配置成与选择晶体管Tsl以及补偿晶体管Tcmp重叠。因此，能够实现像素的高密度化。另外，信号线26被配置成俯视时与第1电源线层41－1和中继电极QD4的间隙重叠。因此，存在通过信号线26防止外光的侵入、并能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
中继电极QF1是构成像素电极导通部的中继电极之一，如从图22～图27理解的，经由贯通绝缘层LC1的导通孔HF4、中继电极QD2、导通孔HD3、中继电极QB6、以及导通孔HA8导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
绝缘层LD形成于形成有信号线26和中继电极QF1的绝缘层LC1的面上。在绝缘层LD的表面执行平坦处理。平坦处理任意采用化学机械抛光(CMP：Chemical MechanicalPolishing)等公知的表面处理技术。如图22以及图28所例示，在通过平坦处理被高度平坦化的绝缘层LD的表面形成反射层55。反射层55如从图27以及图28理解的，经由贯通绝缘层LD的导通孔HG1导通至中继电极QF1。因此，反射层55与像素电极导通部(发光控制晶体管Tel和中继电极QF1的导通部)导通。反射层55与第1电极E1同样地按照每个显示像素Pe独立地形成。在本实施方式中，反射层55例如由含有银或铝的光反射性的导电材料例如形成为100nm左右的膜厚。反射层55由光反射性的导电材料形成，如图28所示，被配置为覆盖各晶体管T、各配线、以及各中继电极。因此，存在通过反射层55防止外光的侵入，并能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
如图22所例示，在形成有反射层55的绝缘层LD的面上形成光路调整层60。光路调整层60是规定各显示像素Pe的共振结构的共振波长(即显示色)的透光性的膜体。被设定为在显示色相同的像素中，共振结构的共振波长大致相同，在显示色不同的像素中，共振结构的共振波长不同。
如图22以及图29所例示，在光路调整层60的面上形成显示区域16内的每个显示像素Pe的第1电极E1。第1电极E1例如由ITO(Indium Tin Oxide)等透光性的导电材料形成。第1电极E1如参照图2以及图3前述的，是作为发光元件45的阳极发挥作用的大致矩形状的电极(像素电极)。第1电极E1如从图22以及图29理解的，经由按照每个显示像素Pe形成在光路调整层60上的导通孔HH1导通至反射层55。
如图22以及图30所例示，在形成有第1电极E1的光路调整层60的面上遍及基板10的整个区域形成像素定义层65。像素定义层65例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。如从图30理解的，在像素定义层65形成与显示区域16内的各第1电极E1对应的开口部65A。像素定义层65中的开口部65A的内周边的附近的区域与第1电极E1的周边重叠。即，开口部65A的内周边在俯视时位于第1电极E1的周边的内侧。各开口部65A的平面形状(矩形状)、尺寸相同、且遍及X方向以及Y方向的各个以相同的间距排列成行列状。如从以上的说明理解的，像素定义层65俯视时形成为格子状。另外，如果显示色相同则开口部65A的平面形状、尺寸相同，在显示色不同的情况下，开口部65A的平面形状、尺寸也可以不同。另外，开口部65A的间距在显示色相同的开口部彼此中相同，在显示色不同的开口部间不同也可以。
其它省略详细的说明，但在第1电极E1的上层层叠发光功能层46、第2电极E2、以及密封体47，在形成有以上的各要素的基板10的表面例如利用粘合剂接合密封基板(图示略)。密封基板是用于保护基板10上的各要素的透光性的板状部件(例如玻璃基板)。此外，也能够在密封基板的表面或者密封体47的表面按照每个显示像素Pe形成彩色滤光器。
如以上说明的，在本实施方式中，构成为在形成有扫描线22、控制线27、控制线28、以及电容电极层CA2的层与形成有信号线26的层之间配置第1电源线层41－1。因此，通过第1电源线层41－1抑制信号线26与扫描线22的耦合。另外，通过第1电源线层41－1抑制信号线26与各晶体管或者电容电极层CA2的耦合。并且，在本实施方式中，在电容电极层CA2与作为像素电极的第1电极E1之间配置有第1电源线层41－1。第1电源线层41－1除了上述的像素导通部之外几乎遍及整个面形成。因此，抑制与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA2和作为像素电极的第1电极E1之间的耦合。
连接信号线26和选择晶体管Tsl的漏极区域或者源极区域的信号线导通部如上述，穿过形成有第1电源线层41－1的层、和形成有扫描线22以及电容电极层CA2的层而设置。该信号线导通部是选择晶体管Tsl的漏极配线或者源极配线。通过这样构成，与使信号线26延伸至下层来实现导通的情况相比，能够通过低电阻将选择晶体管Tsl和信号线26连接起来。此外，信号线导通部和信号线26避开像素电极导通部而配置。
作为像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部，即，像素电极导通部由贯通绝缘膜L0以及绝缘层LA的导通孔HA8、中继电极QB6、贯通绝缘层LB以及绝缘层LD0的导通孔HC5、中继电极QD2、贯通绝缘层LC1的导通孔HF4、中继电极QF1、贯通绝缘层LD的导通孔HG1、反射层55，以及贯通光路调整层60的导通孔HH1构成。它们作为发光控制晶体管Tel的源极配线或者漏极配线发挥作用。换句话说，第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部由第1电源线层41、电容电极层CA2、和穿过第1电源线层41－1而设置的发光控制晶体管Tel的源极配线或者漏极配线构成。因此，与使像素电极延伸到发光控制晶体管Tel的源极区域或者漏极区域的层来实现导通的情况相比，能够通过低电阻将发光控制晶体管Tel的源极区域或者漏极区域和作为像素电极的第1电极E1连接起来。
电容元件C成为将第1电源线层41－0作为第2电容电极C2、将电容电极层CA2作为第1电容电极C1的电容元件在层叠方向(Z方向)上被层叠的构成。在1电容元件C－1中，构成为作为电容电极C2的第1电源线层41－0与第1电源线层41－1电连接、且被配置在第1电源线层41－1的下层。在上述的例子中，作为一个例子，通过从第1电源线层41－1悬挂的结构来实现该配置。因此，与使用与中继电极同层形成的第1电源线层41－1本身作为第2电容电极C2的情况相比，能够减薄第1电容元件C－1的介电膜，并能够增大第1电容元件C－1的电容。或者，能够提高第1电容元件C－1的配置的自由度。
另外，电容元件C被配置为俯视时与选择晶体管Tsl、补偿晶体管Tcmp、以及驱动晶体管Tdr重叠。因此，容易进行像素的高密度化。
在本实施方式中，电容电极层CA2形成在形成扫描线22的层。通过这样的构成，与第1实施方式以及第2实施方式相比，能够使工序简单化。另外，由于在形成有扫描线22的层的上面配置第1电源线层41－1，进而在其上的层配置信号线26，所以能够将信号线26配置为俯视时与选择晶体管Tsl以及补偿晶体管Tcmp重叠。结果能够实现像素的高密度化。
在本实施方式中，与第2实施方式同样地，反射层55与作为像素电极的第1电极E1连接。作为像素电极的第1电极E1的电位根据驱动晶体管Tdr、发光元件45的电位来设定，所以存在作为像素电极的第1电极E1、反射层55的电位难以受到信号线26的电位的影响这个优点。
其它，与第1实施方式以及第2实施方式相同的构成能够起到与前述的第1实施方式以及第2实施方式中的效果同样的效果。另外，在第3实施方式中，也能够应用与第1实施方式所说明的变形例同样的变形例。
＜第4实施方式＞
对本发明的第4实施方式进行说明。此外，对于以下所例示的各方式中作用、功能与第1实施方式～第3实施方式相同的要素，挪用第1实施方式～第3实施方式的说明所参照的符号来适当地省略各个的详细的说明。
第4实施方式的有机电致发光装置100的具体结构是与第3实施方式的有机电致发光装置100的具体结构几乎同样的结构。以下，为了简单化，仅对不同的地方进行说明。
图31是有机电致发光装置100的剖视图，图32～图40是着眼于一个显示像素Pe来图示出在形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。与图32～图40的包括IV－IV’线的剖面对应的剖视图相当于图31。此外，图32～图40为俯视图，从使各要素的视觉性的掌握容易化的观点来看，为了方便，在与图31共用的各要素附加与图31同方式的影线。
第4实施方式如从图31～图36理解的，在形成有电容电极层CA2以及扫描线22的层与形成有信号线26的层之间配置上部电容电极层CA1的构成与第3实施方式不同。电容电极层CA1如从图35理解的，是被配置成俯视时覆盖各晶体管的矩形的电容电极层。如从图31、图34以及图35理解的，电容电极层CA1经由贯通绝缘层LB的导通孔HC7、电容电极层CA2、和贯通绝缘层LA的导通孔HB3与驱动晶体管Tdr的栅极层Gdr导通。因此，电容电极层CA1与电容电极层CA2一同相当于图2以及图3所示的电容元件C的第1电容电极C1，第1电源线层41－1相当于图2以及图3所示的电容元件C的第2电容电极C2。
在本实施方式中，如以上那样，由于将上部电容电极层CA1形成在形成有各晶体管的层、以及形成有扫描线22、控制线27、28的层、和形成有信号线26的层之间的层，能够比较不受晶体管、配线的配置束缚地配置上部电容电极层CA1。另外，由于也可以进行与形成有扫描线22、控制线27、28的层的层叠，所以像素的高密度化也容易。
构成为与驱动晶体管Tdr的栅极层Gdr连接的上部电容电极层CA1被设置在驱动晶体管Tdr的栅极层Gdr的上层，在上部电容电极层CA1与信号线26之间配置第1电源线层41－1。第1电源线层41－1除了作为像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部，即，像素电极导通部之外几乎遍及整个面形成。因此，抑制成为噪声的产生源的信号线26和与驱动晶体管Tdr的栅极层Gdr连接的上部电容电极层CA1之间的耦合。
在本实施方式中，在上部电容电极层CA1与作为像素电极的第1电极E1之间配置有上部电源线层41－1以及上部电源线层41－0。上部电源线层41－1以及上部电源线层41－0除了上述的像素导通部之外几乎遍及整个面形成。因此，抑制与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1和作为像素电极的第1电极E1之间的耦合。
作为像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部，即，像素电极导通部由贯通绝缘膜L0以及绝缘层LA导通孔HA8、中继电极QB6、贯通绝缘层LB、导通孔HC5、中继电极QC3、贯通绝缘层LC以及绝缘层LD0的导通孔HD3、中继电极QD2、贯通绝缘层LD1的导通孔HF4、中继电极QF1、贯通绝缘层LE的导通孔HG1、以及反射层55构成。它们作为发光控制晶体管Tel的源极配线或者漏极配线发挥作用。换句话说，第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部由第1电源线层41－1、上部电容电极层CA1、穿过上部电源线层43－1以及上部电源线层43－0设置的发光控制晶体管Tel的源极配线或者漏极配线构成。因此，与使像素电极延伸到发光控制晶体管Tel的源极区域或者漏极区域的层来实现导通的情况相比，能够通过低电阻将发光控制晶体管Tel的源极区域或者漏极区域和作为像素电极的第1电极E1连接起来。
本实施方式中的电容元件C是将上部电源线层41－0作为第2电容电极C2、将电容电极层CA1作为第1电容电极C1的电容元件C。在电容元件C中，构成为作为第2电容电极C2的上部电源线层41－0与上部电源线层41－1电连接、且被配置在上部电源线层41－1的下层。在上述的例子中，作为一个例子，通过从上部电源线层41－1悬挂的结构来实现该配置。因此，与使用与中继电极同层形成的上部电源线层41－1本身作为第2电容电极C2的情况相比，能够减薄电容元件C的介电膜，并能够增大电容元件C的电容。或者，提高电容元件C的配置的自由度。
如从图35理解的，电容元件C被设置成在俯视时，与选择晶体管Tsl、发光控制晶体管Tel、补偿晶体管Tcmp、以及驱动晶体管Tdr的各个重叠的位置上。因此，能够确保电容元件的电容，并实现像素的高密度化。这样，根据本实施方式，能够有效活用驱动晶体管Tdr的栅极层Gdr以上的层，来提供用于高密度的像素的像素结构。
在本实施方式中，与第3实施方式同样地，反射层55与作为像素电极的第1电极E1连接。作为像素电极的第1电极E1的电位根据驱动晶体管Tdr、发光元件45的电位来设定，所以存在作为像素电极的第1电极E1、反射层55的电位难以受到信号线26的电位的影响这个优点。
连接信号线26和选择晶体管Tsl的漏极区域或者源极区域的信号线导通部与第3实施方式同样地穿过形成有第1电源线层41－1的层、和形成有扫描线22以及电容电极层CA2的层而设置。该信号线导通部是选择晶体管Tsl的漏极配线或者源极配线。通过这样构成，与使信号线26延伸至下层来实现导通的情况相比，能够通过低电阻将选择晶体管Tsl和信号线26连接起来。此外，信号线导通部和信号线26避开像素电极导通部而配置。
如从图37理解的，在本实施方式中，也以俯视时与选择晶体管Tsl以及补偿晶体管Tcmp重叠的方式配置信号线26。结果能够实现像素的高密度化。另外，信号线26被配置成俯视时与第1电源线层41－1和中继电极QD4的间隙重叠。因此，存在通过信号线26防止外光的侵入、能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
此外，与第1实施方式～第3实施方式相同的构成能够起到与前述的第1实施方式～第3实施方式中的效果同样的效果。另外，在第4实施方式中，将构成上部电容电极层的电极设为利用与上部电容电极层CA1不同的层形成的电极等也能够应用与第1实施方式所说明的变形例同样的变形例。
＜第5实施方式＞
对本发明的第5实施方式进行说明。此外，对于以下所例示的各方式中作用、功能与第1实施方式同样的要素，挪用第1实施方式～第4实施方式的说明所参照的符号来适当地省略各个的详细的说明。
第5实施方式的有机电致发光装置100的具体结构是与第3实施方式以及第4实施方式的有机电致发光装置100的具体结构几乎同样的结构。以下，为了简单化，仅对不同的地方进行说明。
图41是有机电致发光装置100的剖视图，图42～图51是着眼于一个显示像素Pe来图示出形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。与图42～图51的包括V－V’线的剖面对应的剖视图相当于图41。此外，图42～图51是俯视图，从使各要素的视觉性的掌握容易化的观点来看，为了方便，在与图41相同各要素附加与图41同方式的影线。
第5实施方式如从图41～图48理解的，在形成有第1电源线层41的层与形成有信号线26的层之间配置电容电极层CA0以及电容电极层CA1、和上部电源线层43－0以及上部电源线层43－1的构成与第3实施方式以及第4实施方式不同。
如从图41理解的，在形成有第1电源线层41的绝缘层LB的面上形成绝缘层LC。在绝缘层LC的面上形成电容电极层CA0，在形成有电容电极层CA0的绝缘层LC的面上形成绝缘层LD0。如从图46理解的，在绝缘层LD0的面上形成电容电极层CA1、构成像素电极导通部的中继电极QE4、构成信号线导通部的中继电极QE11、和构成电源供给部的中继电极QE12。电容电极层CA1如从图46理解的，是被配置成俯视时覆盖各晶体管的矩形的电容电极层。如从图41理解的，电容电极层CA1与从电容电极层CA1悬挂的电容电极层CA0连接。如从图41、图43～图46理解的，电容电极层CA1经由贯通绝缘层LD0以及绝缘层LC的导通孔HE4、中继电极QD5、贯通绝缘层LB的导通孔HD2、中继电极QB8、和贯通绝缘层LA的导通孔HB3与驱动晶体管Tdr的栅极层Gdr导通。另外，第1电源线层41被配置成包围中继电极QD5。
如从图41以及图47理解的，在形成有电容电极层CA1、构成像素电极导通部的中继电极QE4、构成信号线导通部的中继电极QE11、构成电源供给部的中继电极QE12的绝缘层LD0的面上形成绝缘层LD1。如从图41理解的，在绝缘层LD1的面上形成上部电源线层43－0。在形成有上部电源线层43－0的绝缘层LD1的面上形成绝缘层LE0，如从图47理解的，在绝缘层LE0的面上形成上部电源线层43－1、和构成图像电极导通部的中继电极QF1。
上部电源线层43－1如从图47理解的，被配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QF1的导通部)。另外，上部电源线层43－1是按照每个像素设置的图案。上部电源线层43－0与上部电源线层43－1连接，如从图47理解的，是在Y方向上，与像素电极导通部以及信号线导通部具有规定的间隔地配置，在X方向上，与相邻的显示像素Pe的上部电源线层43－0具有规定的间隔地配置的矩形的电极层。上部电源线层43－0和上部电源线层43－1通过绝缘层LE0以及绝缘层LD1与电容电极层CA1绝缘。上部电源线层43－0如从图41理解的，具有从上部电源线层43－1悬挂的结构。上部电源线层43－0如从图41理解的，经由上部电源线层43－1导通至第1电源线层41，并且导通至驱动晶体管Tdr的源极区域或者漏极区域。另外，上部电源线层43－0经由绝缘层LD1以及绝缘层LD0与电容电极层CA0对置。电容电极层CA0经由电容电极层CA1导通至驱动晶体管Tdr的栅极层Gdr。因此，上部电源线层43－0相当于图2以及图3所示的电容元件C的第2电容电极C2，电容电极层CA0相当于图2以及图3所示的电容元件C的第1电容电极C1。因此，通过使构成电容元件C的第2电容电极C2的上部电源线层43－0成为从上部电源线层43－1悬挂的结构，能够减薄电容元件C的介电膜，并能够增大电容元件C的电容。与单独使用上部电源线层43－1的情况相比，能够增加配置的自由度。另外，在该例子中，构成电容元件C的第1电容电极C1的电容电极层CA0也如上述那样是从电容电极层CA1悬挂的结构，所以能够整体进一步增大电容元件C的电容。如以上那样，在本实施方式中，构成为由第1电源线层41绝缘层LC和电容电极层CA0构成的电容元件C、和由电容电极层CA0、绝缘层LD0以及绝缘层LD1和上部电源线层43－0构成的电容元件C在层叠方向(Z方向)上层叠。
如以上说明的，在本实施方式中，构成为与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1、和与电容电极层CA1连接的电容电极层CA0被设置在驱动晶体管Tdr的栅极层Gdr的上层，并在电容电极层CA1以及电容电极层CA0和与选择晶体管Tsl的漏极区域或者源极区域连接的信号线26之间配置第1电源线层41。第1电源线层41除了作文像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部，即，像素电极导通部、以及驱动晶体管Tdr的栅极导通部之外，几乎遍及整个面形成。因此，抑制成为噪声的产生源的信号线26、和与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0之间的耦合。
另外，构成为在信号线26的下层配置有与选择晶体管Tsl的栅极层Gsl连接的扫描线22，但在这些扫描线22与电容电极层CA1以及电容电极层CA0之间配置第1电源线层41。第1电源线层41以覆盖扫描线22的方式几乎遍及整个面形成。因此，抑制成为噪声的产生源的扫描线22、和与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0之间的耦合。
在本实施方式中，在电容电极层CA1以及电容电极层CA0与作为像素电极的第1电极E1之间配置有上部电源线层43－1以及上部电源线层43－0。上部电源线层43－1以及上部电源线层43－0除了上述的像素导通部之外几乎遍及整个面形成。因此，抑制与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0、和作为像素电极的第1电极E1之间的耦合。
像素电极导通部如上述由多个中继电极和多个导通孔构成，作为发光控制晶体管Tel的源极配线或者漏极配线发挥作用。换句话说，第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部由穿过第1电源线层41、电容电极层CA1以及电容电极层CA0、上部电源线层43－1以及上部电源线层43－0而设置的发光控制晶体管Tel的源极配线或者漏极配线构成。因此，与使像素电极延伸到发光控制晶体管Tel的源极区域或者漏极区域的层来实现导通的情况相比，能够通过低电阻将发光控制晶体管Tel的源极区域或者漏极区域和作为像素电极的第1电极E1连接起来。
连接信号线26和选择晶体管Tsl的漏极区域或者源极区域的信号线导通部如上述，穿过形成有第1电源线层41－1的层、和形成有扫描线22以及电容电极层CA2的层而设置。该信号线导通部是选择晶体管Tsl的漏极配线或者源极配线。通过这样构成，与使信号线26延长至下层来实现导通的情况相比，能够通过低电阻将选择晶体管Tsl和信号线26连接起来。此外，信号线导通部和信号线26避开像素电极导通部而配置。
在本实施方式中，以俯视时与选择晶体管Tsl以及补偿晶体管Tcmp重叠的方式配置信号线26。结果能够实现像素的高密度化。
其它，与上述的各实施方式相同的构成能够起到与前述的各实施方式中的效果同样的效果。另外，在第5实施方式中，也能够应用与第1实施方式所说明的变形例同样的变形例。
＜第6实施方式＞
对本发明的第6实施方式进行说明。此外，对于以下例示的各方式中作用、功能与第1实施方式同样的要素，挪用上述各实施方式的说明所参照的符号来适当地省略各个的详细的说明。
第6实施方式的各显示像素Pe的电路如图52所示，成为省略补偿晶体管Tcmp的构成。以下，对第6实施方式的有机电致发光装置100的具体的结构进行说明。在以下的说明所参照的各附图中，为了便于说明，使各要素的尺寸、比例尺与实际的有机电致发光装置100不同。图53是有机电致发光装置100的剖视图，图54～图62是着眼于一个显示像素Pe来图示出形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。与图54～图62的包括VI－VI’线的剖面对应的剖视图相当于图53。此外，图54～图62是俯视图，从使各要素的视觉性的掌握容易化的观点来看，为了方便，在与图53相同的各要素附加与图53同方式的影线。
如从图53以及图54理解的，在由硅等半导体材料形成的基板10的表面形成显示像素Pe的各晶体管T(Tdr、Tsl、Tel)的有源区域10A(源极/漏极区域)。有源区域10A被注入离子。显示像素Pe的各晶体管T(Tdr、Tsl、Tel)的活性层存在于源极区域与漏极区域之间，被注入与有源区域10A不同的种类的离子，但为了方便，与有源区域10A一体记载。如从图53以及图55理解的，形成有有源区域10A的基板10的表面被绝缘膜L0(栅极绝缘膜)覆盖，各晶体管T的栅极层G(Gdr、Gsl、Gel)形成于绝缘膜L0的面上。各晶体管T的栅极层G夹着绝缘膜L0与活性层对置。
如从图53理解的，在形成有各晶体管T的栅极层G的绝缘膜L0的面上形成交替层叠多个绝缘层L(LA～LD1)和多个导电层(配线层)而成的多层配线层。各绝缘层L例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。此外，在以下的说明中，将通过导电层(单层或者多层)的选择性的除去而在同一工序中一并形成多个要素关系记载为“从同层形成”。
绝缘层LA形成于形成有各晶体管T的栅极G的绝缘膜L0的面上。如从图53以及图56理解的，在绝缘层LA的面上从同层形成扫描线22、发光控制晶体管Tel的控制线28、和多个中继电极QB(QB20、QB21、QB22、QB23、QB24)。
如从图53以及图56理解的，中继电极QB20经由贯通绝缘膜L0和绝缘层LA的导通孔HA20导通至选择晶体管Tsl的形成漏极区域或者源极区域的有源区域10A。中继电极QB21经由贯通绝缘膜L0和绝缘层LA的导通孔HA21导通至选择晶体管Tsl的形成漏极区域或者源极区域的有源区域10A，并且经由贯通绝缘层LA的导通孔HB21导通至驱动晶体管Tdr的栅极层Gdr。换句话说，中继电极QB21是选择晶体管Tsl的漏极区域或者源极区域、和驱动晶体管Tdr的栅极层Gdr的配线层。
中继电极QB22经由贯通绝缘膜L0和绝缘层LA的多个导通孔HA22、HA23、HA24、HA25、HA26导通至驱动晶体管Tdr的形成漏极区域或者源极区域的有源区域10A。中继电极QB22是构成电源供给部的中继电极。中继电极QB23经由贯通绝缘膜L0和绝缘层LA的多个导通孔HA27、HA28、HA29、HA30、HA31导通至驱动晶体管Tdr的形成漏极区域或者源极区域的有源区域10A，并且导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。换句话说，中继电极QB23是驱动晶体管Tdr的漏极区域或者源极区域、和发光控制晶体管Tel的漏极区域或者源极区域的配线层。中继电极QB24经由贯通绝缘膜L0和绝缘层LA的导通孔HA33导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。中继电极QB24是构成像素电极导通部的中继电极。
如从图56理解的，扫描线22经由贯通绝缘层LA的导通孔HB20导通至选择晶体管Tsl的栅极层Gsl。扫描线22遍及多个显示像素Pe在X方向上呈直线状延伸，通过绝缘层LB与后述的信号线26电绝缘。
如从图56理解的，发光控制晶体管Tel的控制线28经由形成在绝缘层LA上的导通孔HB22导通至发光控制晶体管Tel的栅极层Gel。控制线28遍及多个显示像素Pe在X方向上呈直线状延伸，通过绝缘层LA与后述的信号线26电绝缘。
扫描线22俯视时与发光控制晶体管Tel重叠，并且，通过绝缘层LB与发光控制晶体管Tel的栅极层Gel电绝缘。控制线28俯视时与选择晶体管Tsl重叠，并且，通过绝缘层LB与选择晶体管Tsl的栅极层Gsl电绝缘。
绝缘层LB形成于形成有扫描线22、选择晶体管Tsl的控制线27、发光控制晶体管Tel的控制线28、和多个中继电极QB(QB20、QB21、QB22、QB23、QB24)的绝缘层LA的面上。如从图53以及图57理解的，在绝缘层LB的面上形成电容电极层CA10、以及中继电极QC20、QC21、QC22。中继电极QC20是构成信号线导通部的电极，经由贯通绝缘层LB的导通孔HC20与选择晶体管Tsl的漏极区域或者源极区域导通。中继电极QC21是构成电源供给部的电极，经由贯通绝缘层LB的多个导通孔HC23、HC24、HC25、HC26、HC27导通至中继电极QB22。中继电极QC22是构成像素电极导通部的电极，经由贯通绝缘层LB的导通孔HC28与发光控制晶体管Tel的漏极区域或者源极区域导通。
电容电极层CA10如从图57理解的，是被配置成覆盖各晶体管的一部分、扫描线22的一部分以及控制线28的一部分的矩形的电容电极。电容电极层CA10如从图53以及图57理解的，经由贯通绝缘层LB的导通孔HC21以及HC22导通至中继电极QB21。因此，电容电极层CA10经由导通孔HC21以及HC22、中继电极QB21、和导通孔HB21与驱动晶体管Tdr的栅极层Gdr导通。
绝缘层LC形成于形成有电容电极层CA10、和多个中继电极QC(QC20、QC21、QC22)的绝缘层LB的面上。如从图53以及图58理解的，在绝缘层LC的面上形成第1电源线层41－0。在形成有第1电源线层41－0的绝缘层LC的面上形成绝缘层LD0，在绝缘层LD0的面上形成第1电源线层41－1、中继电极QD20、和中继电极QD21。中继电极QD20是构成信号线导通部的电极，经由贯通绝缘层LD0以及绝缘层LC的导通孔HD20导通至中继电极QC20。中继电极QD21是构成像素电极导通部的电极，经由贯通绝缘层LD0以及绝缘层LC的导通孔HD26导通至中继电极QC20。
第1电源线层41－1如从图58理解的，被配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QD21的导通部)以及信号线导通部(选择晶体管Tsl和中继电极QD20的导通部)。而且，第1电源线层41－1被配置在像素电极导通部(发光控制晶体管Tel和中继电极QD21的导通部)以及信号线导通部(选择晶体管Tsl和中继电极QD20的导通部)之间。另外，第1电源线层41－1是在X方向以及Y方向上相邻的显示像素Pe间无缝隙地连续形成的图案。第1电源线层41经由多层配线层内的配线(图示略)导通至供给高位侧的电源电位Vel的安装端子36。此外，第1电源线层41－1形成在图1所示的第1区域12的显示区域16内。另外，省略图示，但在第1区域12的周边区域18内也形成其它的电源线层。该电源线层经由多层配线层内的配线(图示略)导通至供给低位侧的电源电位Vct的安装端子36。供给第1电源线层41－1以及低位侧的电源电位Vct的电源线层例如由含有银或铝的导电材料例如形成为100nm左右的膜厚。
第1电源线层41－0与第1电源线层41－1连接，如从图58理解的，是在Y方向上，与像素电极导通部以及信号线导通部具有规定的间隔、且在X方向上，与电源供给部具有规定的间隔地配置的矩形的电极层。第1电源线层41－0和第1电源线层41－1通过绝缘层LB以及绝缘层LC与电容电极层CA10绝缘。第1电源线层41－0如从图53理解的，具有从第1电源线层41－1悬挂的结构。第1电源线层41－0经由第1电源线层41－1导通至驱动晶体管Tdr的源极区域或者漏极区域。因此，第1电源线层41－0相当于图2以及图3所示的电容元件C的第2电容电极C2，电容电极层CA10相当于图2以及图3所示的电容元件C的第1电容电极C1。因此，通过使构成电容元件C的第2电容电极C2的第1电源线层41－0成为从第1电源线层41－1悬挂的结构，能够减薄电容元件C的介电膜，并能够增大电容元件C的电容。与单独使用第1电源线层41－1的情况相比，能够增加配置的自由度。如以上那样，在本实施方式中，由第1电源线层41－0、绝缘层LC、和电容电极层CA10构成电容元件C。
第1电源线层41－1如从图53、图57以及图58理解的，经由贯通绝缘层LD0以及绝缘层LC的多个导通孔HD21、HD22、HD23、HD24、HD25导通至中继电极QC21。因此，第1电源线层41－1如从图53～图58理解的，经由多个导通孔HD21、HD22、HD23、HD24、HD25、中继电极QC21、多个导通孔HC23、HC24、HC25、HC26、HC27、中继电极QB22、和多个导通孔HA22、HA23、HA24、HA25、HA26导通至驱动晶体管Tdr的源极区域或者漏极区域。
绝缘层LD1形成于形成有第1电源线层41－1和多个中继电极QD(QD20、QD21)的绝缘层LD0的面上。如从图53以及图59理解的，在绝缘层LD1的面上形成信号线26和中继电极QE20。信号线26遍及多个像素P在Y方向上呈直线状延伸，通过绝缘层LD1与第1电源线层41－1电绝缘。信号线26如从图53～图59理解的，经由导通孔HE20、中继电极QD20、导通孔HD20、中继电极QC20、导通孔HC20、中继电极QB20、和导通孔HA20与选择晶体管Tsl的形成源极区域或者漏极区域的有源区域10A。另外，信号线26形成为通过扫描线22、控制线27、和控制线28的上层的位置，并沿着选择晶体管Tsl以及驱动晶体管Tdr的沟道长的方向(Y方向)延伸。另外，俯视时，信号线26被配置成与选择晶体管Tsl以及驱动晶体管Tdr重叠。因此，能够实现像素的高密度化。
中继电极QE20是构成像素电极导通部的中继电极之一，如从图53～图59理解的，经由贯通绝缘层LD1的导通孔HE21、中继电极QD21、导通孔HD26、中继电极QC22、导通孔HC28、中继电极QB24、和导通孔HA33导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
绝缘层LE形成于形成有信号线26和中继电极QE20的绝缘层LD1的面上。在绝缘层LE的表面执行平坦处理。平坦处理任意采用化学机械抛光(CMP：Chemical MechanicalPolishing)等公知的表面处理技术。如图53以及图60例示，在通过平坦处理被高度平坦化的绝缘层LE的表面形成反射层55。反射层55如从图59以及图60理解的，经由贯通绝缘层LE的导通孔HF20导通至中继电极QE20。因此，反射层55与像素电极导通部(发光控制晶体管Tel和中继电极QE20的导通部)导通。反射层55与第1电极E1同样地按照每个显示像素Pe独立地形成。在本实施方式中，反射层55例如有含有银或铝的光反射性的导电材料例如形成为100nm左右的膜厚。反射层55由光反射性的导电材料形成，如图28所示，被配置为覆盖各晶体管T、各配线、以及各中继电极。因此，存在通过反射层55防止外光的侵入，能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
如图53例示的，在形成有反射层55的绝缘层LE的面上形成光路调整层60。光路调整层60是规定各显示像素Pe的共振结构的共振波长(即显示色)的透光性的膜体。被设定为在显示色相同的像素中，共振结构的共振波长大致相同的，在显示色不同的像素中，共振结构的共振波长不同。
如图53以及图61例示的，在光路调整层60的面上形成显示区域16内的每个显示像素Pe的第1电极E1。第1电极E1例如由ITO(Indium Tin Oxide)等透光性的导电材料形成。第1电极E1如参照图2以及图3前述的，是作为发光元件45的阳极发挥作用的大致矩形状的电极(像素电极)。第1电极E1如从图53以及图61理解的，经由按照每个显示像素Pe形成在光路调整层60上的导通孔HG20导通至反射层55。
如图53以及图62例示的，在形成有第1电极E1的光路调整层60的面上，遍及基板10的整个区域形成像素定义层65。像素定义层65例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。如从图62理解的，在像素定义层65形成与显示区域16内的各第1电极E1对应的开口部65A。像素定义层65中的开口部65A的内周边的附近的区域与第1电极E1的周边重叠。即，开口部65A的内周边俯视时位于第1电极E1的周边的内侧。各开口部65A的平面形状(矩形状)、尺寸相同、且遍及X方向以及Y方向的各个以相同的间距排列成行列状。如从以上的说明理解的，像素定义层65在俯视时形成为格子状。另外，如果显示色相同则开口部65A的平面形状、尺寸相同，在显示色不同的情况下，开口部65A的平面形状、尺寸也可以不同。另外，开口部65A的间距在显示色相同的开口部彼此中相同的，在显示色不同的开口部间不同也可以。
其它也省略详细的说明，但在第1电极E1的上层层叠发光功能层46、第2电极E2、以及密封体47，在形成有以上的各要素的基板10的表面例如利用粘合剂接合密封基板(图示略)。密封基板是用于保护基板10上的各要素的透光性的板状部件(例如玻璃基板)。此外，也能够在密封基板的表面或者密封体47的表面按照每个显示像素Pe形成彩色滤光器。
如以上说明的，在本实施方式中，具有与第4实施方式同样的层叠结构。换句话说，由于将电容电极层CA10形成在形成有各晶体管的层、以及形成有扫描线22、控制线28的层以上的层，所以能够比较不受晶体管、配线的配置限制而配置电容电极层CA10。另外，也能够进行与形成有扫描线22、控制线28的层的层叠，所以像素的高密度化也容易。
在本实施方式中，与第3实施方式同样地，反射层55与作为像素电极的第1电极E1连接。由于作为像素电极的第1电极E1的电位根据驱动晶体管Tdr、发光元件45的电位来设定，所以存在作为像素电极的第1电极E1、反射层55的电位难以受到信号线26的电位的影响这个优点。
连接信号线26和选择晶体管Tsl的漏极区域或者源极区域的信号线导通部与第3实施方式同样地，穿过形成有第1电源线层41－1的层、和形成有扫描线22的层而设置。该信号线导通部是选择晶体管Tsl的漏极配线或者源极配线。这样构成，与使信号线26延伸至下层来实现导通的情况相比，能够通过低电阻将选择晶体管Tsl和信号线26连接起来。此外，信号线导通部和信号线26避开像素电极导通部而配置。
在本实施方式中，将信号线26配置成俯视时，与选择晶体管Tsl以及驱动晶体管Tdr重叠。结果，能够实现像素的高密度化。
其它，与上述的各实施方式相同的构成能够起到与前述的各实施方式中的效果同样的效果。另外，在本实施方式中，也能够应用与第1实施方式所说明的变形例同样的变形例。
＜第7实施方式＞
对本发明的第7实施方式进行说明。此外，对于以下所例示的各方式中作用、功能与各实施方式相同的要素，挪用各实施方式的说明所参照的符号来适当地省略各个的详细的说明。
第7实施方式的有机电致发光装置100的具体结构是与第6实施方式的有机电致发光装置100的具体结构几乎相同的结构。以下，为了简单化，仅对不同的地方进行说明。
图63是有机电致发光装置100的剖视图，图64～图72是着眼于一个显示像素Pe来图示出形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。与图64～图72的包括VII－VII’线的剖面对应的剖视图相当于图63。此外，图64～图72是俯视图，从使各要素的视觉性的掌握容易化的观点来看，为了方便，在与图63相同的各要素附加与图63同方式的影线。
第7实施方式如从图64以及图65理解的，发光控制晶体管Tel和选择晶体管Tsl的沟道长为横方向(扫描线22的延伸方向)，所以如图66所示，沟道和配线错开配置。
第7实施方式中的层叠结构与第6实施方式同样，如图63、图66以及图67所示，在形成有各晶体管的层、以及形成有扫描线22和控制线28的层的上层形成电容电极层CA11。电容电极层CA11经由贯通绝缘层LB的导通孔HC41、中继电极QB42、贯通绝缘层LA的导通孔HB41导通至驱动晶体管Tdr的栅极层Gdr。
如从图63、图67以及图68理解的，在形成有电容电极层CA11的层的上层形成第1电源线层41－0以及第1电源线层41－1，第1电源线层41－1经由贯通绝缘层LC的导通孔HD40、中继电极41、贯通绝缘层LB的导通孔HC42、中继电极QB43、和贯通绝缘层LA以及绝缘膜L0的导通孔HA42导通至驱动晶体管Tdr的漏极区域或者源极区域。
如图63、图67以及图68理解的，在形成有第1电源线层41－1的层的上层形成信号线26。信号线26经由贯通绝缘层LD1的导通孔HE40、中继电极QD40、贯通绝缘层LD0以及绝缘层LC的导通孔HD40、中继电极QC40、贯通绝缘层LB的导通孔HC40、中继电极QB40、和贯通绝缘层LA以及绝缘膜L0的导通孔HA40导通至选择晶体管Tsl的漏极区域或者源极区域。
如以上说明的，在本实施方式中，具有与第6实施方式同样的层叠结构。换句话说，由于将电容电极层CA11形成在形成有各晶体管的层、以及形成有扫描线22、控制线28的层以上的层，所以能够比较不受晶体管、配线的配置限制而配置电容电极层CA11。另外，由于也能够进行与形成有扫描线22、控制线28的层的层叠，所以像素的高密度化也容易。
在本实施方式中，反射层55与作为像素电极的第1电极E1连接。作为像素电极的第1电极E1的电位根据驱动晶体管Tdr、发光元件45的电位来设定，所以存在作为像素电极的第1电极E1、反射层55的电位难以受到信号线26的电位的影响这个优点。
连接信号线26和选择晶体管Tsl的漏极区域或者源极区域的信号线导通部与第6实施方式同样地，穿过形成有第1电源线层41－1的层、和形成有扫描线22的层而设置。该信号线导通部是选择晶体管Tsl的漏极配线或者源极配线。通过这样构成，与使信号线26延伸至下层来实现导通的情况相比，能够通过低电阻将选择晶体管Tsl和信号线26连接起来。此外，信号线导通部和信号线26避开像素电极导通部而配置。
在本实施方式中，将信号线26配置成俯视时与选择晶体管Tsl重叠。结果能够实现像素的高密度化。
其它，与上述的各实施方式相同的构成能够起到与前述的各实施方式中的效果同样的效果。另外，在本实施方式中，也能够应用与第1实施方式说明的变形例同样的变形例。
＜第8实施方式＞
对本发明的第7实施方式进行说明。此外，对于在以下例示的各方式中作用、功能与各实施方式相同的要素，挪用各实施方式的说明所参照的符号来适当地省略各个的详细的说明。
第8实施方式的有机电致发光装置100与第6实施方式以及第7实施方式同样地省略补偿晶体管Tcmp，但层叠结构等具体结构是与第1实施方式的有机电致发光装置100几乎相同的结构。以下，为了简单化，仅对不同的地方进行说明。
图73是有机电致发光装置100的剖视图，图74～图83是着眼于一个显示像素Pe来图示出形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。与图74～图83的包括VIII－VIII’线的剖面对应的剖视图相当于图73。此外，图74～图83是俯视图，从为了使各要素的视觉性的掌握容易化的观点来看，为了方便，在与图73相同的各要素附加与图73同方式的影线。
第7实施方式如从图74以及图75理解的，发光控制晶体管Tel和选择晶体管Tsl的沟道长方向为纵向(信号线26的延伸方向)，发光控制晶体管Tel和选择晶体管Tsl呈一直线状排列而配置。另外，在本实施方式中，各晶体管的栅极层Gdr、Gsl、Gel和控制线等的连接部不是沟道上的位置，而设置在横方向(扫描线22的延伸方向)上错开的位置上。
在本实施方式中，如从图76以及图77理解的，在形成有各晶体管的层的上层配置形成扫描线22和控制线28的层，在形成扫描线22和控制线28的层的上层形成信号线26。如从图73、图75～图77理解的，信号线26经由贯通绝缘层LB的导通孔HC61、中继电极QB61、和贯通绝缘层LA以及绝缘膜L0的导通孔HA61导通至选择晶体管Tsl的漏极区域或者源极区域。
如从图73、图75～图78理解的，在形成有信号线26的层的上层形成第1电源线层41。第1电源线层41如从图78理解的，形成为包围构成像素电极导通部的中继电极QD61、和构成驱动晶体管Tdr的栅极导通部的中继电极QD60。另外，第1电源线层41是在X方向以及Y方向上相邻的显示像素Pe间无缝隙地连续形成的图案。第1电源线层41经由多层配线层内的配线(图示略)导通至供给高位侧的电源电位Vel的安装端子36。此外，第1电源线层41－1形成在图1所示的第1区域12的显示区域16内。另外，省略图示，但在第1区域12的周边区域18内也形成其它的电源线层。该电源线层经由多层配线层内的配线(图示略)导通至供给低位侧的电源电位Vct的安装端子36。供给第1电源线层41－1以及低位侧的电源电位Vct的电源线层例如有含有银或铝的导电材料例如形成为100nm左右的膜厚。第1电源线层41如从图73～图78理解的，经由贯通绝缘层LC的导通孔HD61、中继电极QC61、贯通绝缘层LB的导通孔HC63、中继电极QB62、贯通绝缘层LA以及绝缘膜L0的导通孔HA62导通至驱动晶体管Tdr的漏极区域或者源极区域。
如从图73、图78以及图79理解的，在形成有第1电源线层41的层的上层形成电容电极层CA0、和与电容电极层CA0连接的电容电极层CA0。电容电极层CA0如从图73～图79理解的，经由贯通绝缘层LD1以及绝缘层LD0的导通孔HE60、中继电极QD60、贯通绝缘层LC的导通孔HD60、中继电极QC60、贯通绝缘层LB的导通孔HC60、中继电极QB60、和贯通绝缘层LA以及绝缘膜L0的导通孔HA60导通至选择晶体管Tsl的漏极区域或者源极区域。另外，电容电极层CA0经由中继电极QC60、贯通绝缘层LB的导通孔HC64、中继电极QB63、和贯通绝缘层LA的导通孔HB61导通至驱动晶体管Tdr的栅极层Gdr。电容电极层CA0如从图73理解的，具有从电容电极层CA1悬挂的结构。
如从图73、图79以及图80理解的，在形成有电容电极层CA0和电容电极层CA1的层的上层形成上部电源线层43－0和上部电源线层43－1。上部电源线层43－1如从图80理解的，被配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QF60的导通部)。另外，上部电源线层43－1是在X方向以及Y方向上相邻的显示像素Pe间无缝隙地连续形成的图案。在本实施方式中，上部电源线层43－1作为反射层发挥作用，例如由含有银或铝的光反射性的导电材料例如形成为100nm左右的膜厚。上部电源线层43－1由光反射性的导电材料形成，如图80所示，被配置为覆盖各晶体管T、各配线、以及各中继电极。因此，存在通过上部电源线层43－1防止外光的侵入、能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
上部电源线层43－0与上部电源线层43－1连接，如从图80理解的，被配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QF60的导通部)。另外，是在Y方向以及X方向上，与相邻的显示像素Pe的上部电源线层43－0具有规定的间隔而配置的矩形的电极层。上部电源线层43－0和上部电源线层43－1通过绝缘层LD0以及绝缘层LD1与电容电极层CA0以及电容电极层CA1绝缘。上部电源线层43－0如从图4理解的，具有从上部电源线层43－1悬挂的结构。上部电源线层43－0经由上部电源线层43－1导通至第1电源线层41，并且导通至驱动晶体管Tdr的源极区域或者漏极区域。
在本实施方式中，也由第1电源线层41、绝缘层LD0、和电容电极层CA0构成第1电容元件C－1，由电容电极层CA0、绝缘层LD1以及绝缘层LE0和上部电源线层43－0构成第2电容元件C－2。
如以上说明的，在本实施方式中，构成为与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1、和与电容电极层CA1连接的电容电极层CA0被设置在驱动晶体管Tdr的栅极层Gdr的上层，在电容电极层CA1以及电容电极层CA0和与选择晶体管Tsl的漏极区域或者源极区域连接的信号线26之间配置第1电源线层41。第1电源线层41除了作为像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部，即，像素电极导通部、以及驱动晶体管Tdr的栅极导通部之外几乎遍及整个面形成。因此，抑制成为噪声的产生源的信号线26、和与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0之间的耦合。
另外，构成为在信号线26的下层配置与选择晶体管Tsl的栅极层Gsl连接的扫描线22，但在这些扫描线22与电容电极层CA1以及电容电极层CA1之间配置第1电源线层41。第1电源线层41以不光覆盖信号线26也覆盖扫描线22的方式几乎遍及整个面形成。因此，抑制成为噪声的产生源的扫描线22、和与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0之间的耦合。
在本实施方式中，电容电极层CA1以及电容电极层CA0和作为像素电极的第1电极E1之间配置上部电源线层43－1以及上部电源线层43－0。上部电源线层43－1以及上部电源线层43－0除了上述的像素导通部之外几乎遍及整个面形成。因此，抑制与驱动晶体管Tdr的栅极层Gdr连接的电容电极层CA1以及电容电极层CA0、和作为像素电极的第1电极E1之间的耦合。
作为像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部由多个导通孔和多个中继电极构成。这些作为发光控制晶体管Tel的源极配线或者漏极配线发挥作用。换句话说，第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部由第1电源线层41、电容电极层CA1以及电容电极层CA0、和穿过上部电源线层43－1以及上部电源线层43－0而设置的发光控制晶体管Tel的源极配线或者漏极配线构成。因此，与使像素电极延伸到发光控制晶体管Tel的源极区域或者漏极区域的层来实现导通的情况相比，能够通过低电阻将发光控制晶体管Tel的源极区域或者漏极区域和作为素电极的第1电极E1连接起来。
连接驱动晶体管Tdr和第1电源线层41的导通部由多个导通孔以及多个中继电极。该导通部作为驱动晶体管Tdr的源极配线或者漏极配线发挥作用。通过这样构成，与使第1电源线层41延伸至下层来实现导通的情况相比，能够通过低电阻将驱动晶体管Tdr和第1电源线层41连接起来。
连接驱动晶体管Tdr的栅极层Gdr和电容电极层CA1的导通部由多个中继电极和多个导通孔构成。该导通部是选择晶体管Tsl的源极配线或者漏极配线，穿过形成有栅极层Gdr的层而设置。因此，与使电容电极层CA1延伸至下层来实现导通的情况相比较，能够通过低电阻将驱动晶体管Tdr和电容电极层CA1连接起来。
电容元件C如上述，构成为将上部电源线层43－0作为第2电容电极C2、将电容电极层43－0作为第1电容电极C1的第1电容元件C－1、和将第1电源线层41作为第2电容电极C2、将电容电极层43－0作为第1电容电极C1的第2电容元件C－2这两种电容元件在层叠方向(Z方向)层叠。在第1电容元件C－1中，构成为作为第2电容电极C2的上部电源线层43－0与上部电源线层43－1电连接、且被配置在上部电源线层43－1的下层。在上述的例子中，作为一个例子，通过从上部电源线层43－1悬挂的结构来实现该配置。因此，与使用与中继电极同层形成的上部电源线层43－1本身作为第2电容电极C2的情况相比，能够减薄第1电容元件C－1的介电膜，并能够增大第1电容元件C－1的电容。或者，能够提高第1电容元件C－1的配置的自由度。
在第2电容元件C－2中，构成为作为第2电容电极C2的电容电极层CA0同与驱动晶体管Tdr的栅极层Gdr连接的栅极配线即电容电极层CA1电连接、且被配置在电容电极层CA1的下层。在上述的例子中，作为一个例子，通过从电容电极层CA1悬挂的结构来实现该配置。因此，与使用与中继电极同层形成的电容电极层CA1本身作为第2电容电极C2的情况相比，能够减薄第2电容元件C－2的介电膜，并能够增大第2电容元件C－2的电容。或者，能够提高第2电容元件C－2的配置的自由度。
另外，在第2电容元件C－2中，相当于与驱动晶体管Tdr的栅极层Gdr连接的第1电容电极C1的电容电极层CA0配置在相当于第2电容电极C2的上部电源线层43－0与形成有扫描线22的层之间。即，在形成有扫描线22的层侧配置电容元件C的第1电容电极C1。因此，由于电容电极能够与形成有扫描线22的层、上部电源线层43－0分开形成，所以能够提高设计的自由度。
在第1电容元件C－1中，相当于第1电容电极C1的电容电极层CA0配置在第1电源线层41与作为像素电极的第1电极E1之间。即，在像素电极侧配置电容元件C中的与栅极电位侧连接的第1电容电极C1。通过采用该配置，能够降低扫描线22对作为像素电极的第1电极E1的噪声。另外，由于电容电极能够与作为像素电极的第1电极E1、第1电源线层41分开形成，所以能够提高设计的自由度。并且，作为像素电极的第1电极E1(发光控制晶体管Tel的漏极区域或者源极区域)的电位根据驱动晶体管Tdr、发光元件45的电位来设定，所以作为电容电极的第1电容电极C1的电位与配置在扫描线22侧的情况相比，难以受到灰度电位所带来的变动。
第1电容元件C－1以及第2电容元件C－2被设置在俯视时，与选择晶体管Tsl、发光控制晶体管Tel、以及驱动晶体管Tdr的各个重叠的位置上。因此，能够确保电容元件的电容，并实现像素的高密度化。这样，根据本实施方式，能够有效活用驱动晶体管Tdr的栅极层Gdr以上的层，来提供用于高密度的像素的像素结构。
其它，与上述的各实施方式相同的构成能够起到与前述的各实施方式中的效果同样的效果。另外，在本实施方式中，也能够应用与第1实施方式说明的变形例同样的变形例。
＜第9实施方式＞
对本发明的第9实施方式进行说明。此外，对于以下例示的各方式中作用、功能与第1实施方式同样的要素，挪用与第1实施方式的说明参照的符号来适当地省略各个的详细的说明。
本实施方式中的各显示像素Pe的电路的构成与第1实施方式同样，构成为包括驱动晶体管Tdr、选择晶体管Tsl、发光控制晶体管Tel、以及补偿晶体管Tcmp。此外，在本实施方式中，将显示像素Pe的各晶体管T(Tdr、Tel、Tsl、Tcmp)设为P沟道型，但也可以利用N沟道型的晶体管。本实施方式的显示像素Pe的电路通过所谓的耦合驱动方式、和所谓的电流编程方式中的哪个方式都能够驱动。
以下详述第9实施方式的有机电致发光装置100的具体结构。此外，在以下的说明参照的各附图中，为了便于说明，使各要素的尺寸、比例尺与实际的有机电致发光装置100不同。图84是有机电致发光装置100的剖视图，图85～图92是着眼于一个显示像素Pe来图示出形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。图93～图95是着眼于四个显示像素Pe来图示出基板10的表面的样子的俯视图。与图85～图92的包括X－X’线的剖面对应的剖视图相当于图84。此外，图85～图92是俯视图，从使各要素的视觉性的掌握容易化的观点来看，为了方便，在与图84相同的各要素附加与图84同方式的影线。
如从图84以及图85理解的，在由硅等的半导体材料形成的基板10的表面形成显示像素Pe的各晶体管T(Tdr、Tsl、Tel、Tcmp)的有源区域10A(源极/漏极区域)。有源区域10A被注入离子。显示像素Pe的各晶体管T(Tdr、Tsl、Tel、Tcmp)的活性层存在于源极区域与漏极区域之间，被注入与有源区域10A不同的种类的离子，但为了方便，与有源区域10A一体记载。另外，在本实施方式中，在构成电容元件C的区域中也形成有源区域10A，有源区域10A被注入杂质而与电源连接。而且，构成将有源区域10A作为一个电极、将经由绝缘层形成的电容电极作为另一个电极的所谓的MOS电容。另外，构成电容元件C的区域中的有源区域10A也作为电源电位部发挥作用。如从图21理解的，补偿晶体管Tcmp的有源区域10A在设置有导通孔HA1的部分中与选择晶体管Tsl的有源区域10A连接。因此，补偿晶体管Tcmp的电流端也作为选择晶体管Tsl的电流端发挥作用。如从图84以及图86理解的，形成有有源区域10A的基板10的表面被绝缘膜L0(栅极绝缘膜)覆盖，各晶体管T的栅极层G(Gdr、Gsl、Gel、Gcmp)形成在绝缘膜L0的面上。各晶体管T的栅极层G夹着绝缘膜L0与活性层对置。另外，如图86所例示的，延伸到形成在构成电容元件C的区域中的有源区域10A来形成驱动晶体管Tdr的栅极层Gdr，构成下部电容电极层CA1。
如从图84理解的，在形成有各晶体管T的栅极层G以及下部电容电极层CA1的绝缘膜L0的面上形成交替层叠多个绝缘层L(LA～LD)和多个导电层(配线层)而成的多层配线层。各绝缘层L由例如硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。此外，在以下的说明中，将通过导电层(单层或者复数层)的选择性的除去而在同一工序中一并形成多个要素的关系记载为“从同层形成”。
绝缘层LA形成于形成有各晶体管T的栅极G的绝缘膜L0的面上。如从图84以及图87理解的，在绝缘层LA的面上从同层形成上部电容电极层CA2、CA3、CA4、多个中继电极QB(QB2、QB3、QB4、QB5、QB6)、和发光控制晶体管Tel的控制线28。如从图84以及图85理解的，上部电容电极层CA2经由贯通绝缘层LA和绝缘膜L0的导通孔HA5导通至驱动晶体管Tdr的形成源极区域或者漏极区域的有源区域10A。在上部电容电极层CA2上，俯视时，以包围驱动晶体管Tdr的栅极层Gdr的一部分和形成有下部电容电极层CA1的区域的方式形成开口部50。
在开口部50中，上部电容电极层CA3和上部电容电极层CA4与上部电容电极层CA2同层形成。在上部电容电极层CA3形成开口部52，上部电容电极层CA4形成在开口部52内。换句话说，上部电容电极层CA2和上部电容电极层CA3相互分离形成，并电绝缘，上部电容电极层CA3和上部电容电极层CA4相互分离形成，并电绝缘。上部电容电极层CA3也作为将驱动晶体管Tdr的栅极层Gdr和选择晶体管Tsl的漏极区域或者源极区域连接起来的配线层发挥作用。即，如从图84、图86以及图87理解的，经由贯通绝缘层LA和绝缘膜L0的导通孔HA2导通至选择晶体管Tsl的有源区域10A，并且，经由绝缘层LA的导通孔HB2导通至驱动晶体管Tdr的栅极Gdr。
在驱动晶体管Tdr和补偿晶体管Tcmp以及发光控制晶体管Tel的导通部、补偿晶体管Tcmp和选择晶体管Tsl的导通部、补偿晶体管Tcmp的栅极层Gcmp的导通部、选择晶体管Tsl的栅极层Gsl的导通部、以及发光控制晶体管Tel和作为像素电极的第1电极E1的导通部的分别与上部电容电极层CA2同层形成中继电极QB4、中继电极QB3、中继电极QB5、中继电极QB2、以及中继电极QB6。另外，在发光控制晶体管Tel的栅极层Gel的导通部与上部电容电极层CA2同层形成控制线28。如从图84、图86以及图87理解的，中继电极QB4经由贯通绝缘膜L0和绝缘层LA的导通孔HA6导通至驱动晶体管Tdr的形成漏极区域或者源极区域的有源区域10A。另外，中继电极QB4经由贯通绝缘膜L0和绝缘层LA的导通孔HA7导通至补偿晶体管Tcmp的形成漏极区域或者源极区域的有源区域10A。并且，中继电极QB4经由贯通绝缘膜L0和绝缘层LA的导通孔HA8导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。中继电极QB2经由贯通绝缘层LA的导通孔HB1导通至选择晶体管Tsl的栅极层Gsl。中继电极QB3经由贯通绝缘层LA和绝缘膜L0的导通孔HA1导通至选择晶体管Tsl的形成源极区域或者漏极区域、并且补偿晶体管Tcmp的形成源极区域或者漏极区域的有源区域10A。中继电极QB5经由贯通绝缘层LA的导通孔HB3导通至补偿晶体管Tcmp的栅极层Gcmp。中继电极QB6经由贯通绝缘膜L0和绝缘层LA的导通孔HA9导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
发光控制晶体管Tel的控制线28经由形成在绝缘层LA上的导通孔HB4导通至发光控制晶体管Tel的栅极层Gel。控制线28如从图93理解的，遍及多个显示像素Pe在X方向上呈直线状延伸，通过绝缘层LA与补偿晶体管Tcmp的栅极层Gcmp电绝缘。如从图87理解的，选择晶体管Tsl、驱动晶体管Tdr、和发光控制晶体管Tel的各个形成为沟道长沿着Y方向。另外，构成电容元件C的区域被配置于在X方向(图87中X方向的正侧)上相对于驱动晶体管Tdr错开的位置。另外，选择晶体管Tsl的栅极层Gsl和中继电极QB2的导通位置被配置于在X方向上(图87中X方向的负侧)相对于选择晶体管Tsl错开的位置。补偿晶体管Tcmp的栅极层Gcmp和中继电极QB5的导通位置被配置于在Y方向上(图87中Y方向的正侧)相对于补偿晶体管Tcmp错开的位置。
绝缘层LB形成于形成有上部电容电极层CA2、上部电容电极层CA3、上部电容电极层CA4、多个中继电极QB(QB2、QB3、QB4、QB5、QB6)、和控制线28的绝缘层LA的面上。如从图84以及图88理解的，在绝缘层LB的面上从同层形成作为第1电源导电体的电源线层41、扫描线22、补偿晶体管Tcmp的控制线27、和多个中继电极QC(QC1、QC3)。电源线层41经由多层配线层内的配线(图示略)导通至供给高位侧的电源电位Vel的安装端子36。此外，电源线层41形成在图1所示的第1区域12的显示区域16内。另外，省略图示，但在第1区域12的周边区域18内也形成其它的电源线层。该电源线层经由多层配线层内的配线(图示略)导通至供给低位侧的电源电位Vct的安装端子36。供给电源线层41以及低位侧的电源电位Vct的电源线层例如由含有银或铝的导电材料例如形成为100nm左右的膜厚。
电源线层41如前述是供给高位侧的电源电位Vel的电源配线，如从图88以及图94理解的，在各像素中覆盖上部电容电极层CA2的开口部50以及其周围的上部电容电极层CA2。电源线层41还延伸到在Y方向上覆盖相邻的显示像素Pe的发光控制晶体管Tel的控制线28的位置而形成，在与该相邻的显示像素Pe的连续部形成开口部53，并配置为包围像素电极导通部(发光控制晶体管Tel和中继电极QC3的导通部)。另外，电源线层41是在X方向上相邻的显示像素Pe间无缝隙地连续形成的图案。
如从图84以及图88理解的，形成在显示区域16内的电源线层41经由按照每个显示像素Pe形成在绝缘层LB上的导通孔HC3导通至上部电容电极层CA2。另外，电源线层41经由按照每个显示像素Pe形成在绝缘层LB上的导通孔HC5、HC6导通至上部电容电极层CA2。因此，如从图84、图86～图88理解的，电源线层41经由上部电容电极层CA2、和贯通绝缘膜L0以及绝缘层LA的导通孔HA3、HA4导通至形成在构成电容元件C的区域的有源区域10A。并且，如从图84以及图88理解的，电源线层41经由按照每个显示像素Pe形成在绝缘层LB上的导通孔HC7导通至上部电容电极层CA2。因此，如从图84、图86～图88理解的，电源线层41经由上部电容电极层CA2、和贯通绝缘膜L0以及绝缘层LA的导通孔HC7导通至驱动晶体管Tdr的形成源极区域或者漏极区域的有源区域10A。即，上部电容电极层CA2也作为将驱动晶体管Tdr的源极区域或者漏极区域、和电源线层41连接起来的配线层发挥作用。如从图84以及图88理解的，电源线层41经由按照每个显示像素Pe形成在绝缘层LB上的导通孔HC4、HC8导通至上部电容电极层CA4。
如从图88理解的，扫描线22经由按照每个显示像素Pe形成在绝缘层LB上的导通孔HC2导通至中继电极QB2。因此，如从图86～图88理解的，扫描线22经由中继电极QB2、贯通绝缘层LA的导通孔HB1导通至选择晶体管Tsl的栅极层Gsl。扫描线22如从图94理解的，遍及多个显示像素Pe在X方向上呈直线状延伸，通过绝缘层LB与上部电容电极层CA2以及中继电极QB4电绝缘。
如从图88理解的，控制线27经由按照每个显示像素Pe形成在绝缘层LB上的导通孔HC10导通至中继电极QB5。因此，如从图86～图88理解的，控制线27经由中继电极QB5、和贯通绝缘层LA的导通孔HB3导通至补偿晶体管Tcmp的栅极层Gcmp。控制线27如从图94理解的，遍及多个显示像素Pe在X方向上呈直线状延伸，通过绝缘层LB与上部电容电极层CA2以及中继电极QB4电绝缘。
如从图87理解的，中继电极QC3经由按照每个显示像素Pe形成在绝缘层LB上的导通孔HC11导通至中继电极QB6。因此，如从图85～图87理解的，中继电极QC3经由中继电极QB6、贯通绝缘膜L0以及绝缘层LA的导通孔HA9导通至发光控制晶体管Tel的有源区域10A。
如从图88理解的，中继电极QC1经由按照每个显示像素Pe形成在绝缘层LB上的导通孔HC1导通至中继电极QB3。因此，如从图86～图88理解的，中继电极QC1经由中继电极QB3、和贯通绝缘膜L0以及绝缘层LA的导通孔HA1导通至选择晶体管Tsl以及补偿晶体管Tcmp的形成漏极区域或者源极区域的有源区域10A。
绝缘层LC形成于形成有电源线层41、扫描线22、控制线27、中继电极QC1、QC3的绝缘层LB的面上。如从图84以及图89理解的，在绝缘层LC的面上从同层形成信号线26和中继电极QD2。信号线26遍及多个像素P在Y方向上呈直线状延伸，通过绝缘层LC与扫描线22，控制线27以及电源线层41电绝缘。具体而言，信号线26如从图88以及图89理解的，经由按照每个显示像素Pe形成在绝缘层LC上的导通孔HD1导通至中继电极QC1。因此，如从图86～图89理解的，信号线26经由中继电极QC1、贯通绝缘膜LB的导通孔HC1、中继电极QB3、和贯通绝缘膜L0以及绝缘层LA的导通孔HA1与连结选择晶体管Tsl以及补偿晶体管Tcmp的有源区域10A导通。另外，信号线26形成为通过中继电极QC1、扫描线22、控制线27、和电源线层41的上层的位置，沿着选择晶体管Tsl的沟道长的方向(Y方向)延伸，并且俯视时经由扫描线22、控制线27、以及电源线层41与选择晶体管Tsl重叠。
如从图89理解的，中继电极QD2经由按照每个显示像素Pe形成在绝缘层LC上的导通孔HD3导通至中继电极QC3。因此，如从图86～图89理解的，中继电极QD2经由形成在绝缘层LC上的导通孔HD3、中继电极QC3、形成在绝缘层LB上的导通孔HC11、中继电极QB6、和贯通绝缘膜L0以及绝缘层LA的导通孔HA9导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
如图84例示的，绝缘层LD形成于形成有信号线26和中继电极QD2的绝缘层LC的面上。以上的说明中着眼于显示像素Pe，但从基板10的表面到绝缘层LD为止的各要素的结构对于周边区域18内的虚拟像素Pd中也共用。
在绝缘层LD的表面执行平坦处理。平坦处理任意采用化学机械抛光(CMP：Chemical Mechanical Polishing)等公知的表面处理技术。如图84以及图90例示的，在通过平坦处理被高度平坦化的绝缘层LD的表面形成反射层55。反射层55例如由含有银或铝的光反射性的导电材料例如形成为100nm左右的膜厚。反射层55由光反射性的导电材料形成，如图90所示，被配置为覆盖各晶体管T、各配线、以及各中继电极。因此，存在通过反射层55防止外光的侵入、能够防止起因于光照射的各晶体管T的电流泄漏这些优点。
如从图84以及图90理解的，反射层55经由按照每个显示像素Pe形成在绝缘层LD上的导通孔HE2导通至中继电极QD2。因此，如从图86～图90理解的，反射层55经由贯通绝缘层LD的导通孔HE2、中继电极QD2、贯通绝缘层LC的导通孔HD3、中继电极QC3、贯通绝缘层LB的导通孔HC11、中继电极QB6、贯通绝缘膜L0以及绝缘层LA的导通孔HA9导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
如图84所例示，在形成有反射层55的绝缘层LD的面上形成光路调整层60。光路调整层60是规定各显示像素Pe的共振结构的共振波长(即显示色)的透光性的膜体。被设定为在显示色相同的像素中，共振结构的共振波长大致相同，在显示色不同的像素中，共振结构的共振波长不同。
如图84以及图91例示的，在光路调整层60的面上形成显示区域16内的每个显示像素Pe的第1电极E1。第1电极E1例如由ITO(Indium Tin Oxide)等透光性的导电材料形成。第1电极E1如参照图2前述的，是作为发光元件45的阳极发挥作用的大致矩形状的电极(像素电极)。第1电极E1经由按照每个显示像素Pe形成在光路调整层60上的导通孔HF2导通至反射层55。因此，如从图86～图91理解的，第1电极E1经由贯通光路调整层60的导通孔HF2、反射层55、贯通绝缘层LD的导通孔HE2、中继电极QD2、贯通绝缘层LC的导通孔HD3、中继电极QC3、贯通绝缘层LB的导通孔HC11、中继电极QB6、和贯通绝缘膜L0以及绝缘层LA的导通孔HA9导通至发光控制晶体管Tel的形成漏极区域或者源极区域的有源区域10A。
如图84以及图92例示的，在形成有第1电极E1的光路调整层60的面上遍及基板10的整个区域形成像素定义层65。像素定义层65例如由硅化合物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。如从图92理解的，在像素定义层65形成与显示区域16内的各第1电极E1对应的开口部65A。像素定义层65中的开口部65A的内周边的附近的区域与第1电极E1的周边重叠。即，开口部65A的内周边在俯视时位于第1电极E1的周边的内侧。各开口部65A的平面形状(矩形状)、尺寸相同、且遍及X方向以及Y方向的各个以共用的间距排列成行列状。如从以上的说明理解的，像素定义层65俯视时形成为格子状。另外，如果显示色相同则开口部65A的平面形状、尺寸相同，在显示色不同的情况下，开口部65A的平面形状、尺寸也可以不同。另外，开口部65A的间距在显示色相同的开口部彼此中相同，在显示色不同的开口部间也可以不同。
其它也省略详细的说明，但在第1电极E1的上层层叠发光功能层46、第2电极E2、以及密封体47，在形成有以上的各要素的基板10的表面例如利用粘合剂接合密封基板(图示略)。密封基板是用于保护基板10上的各要素的透光性的板状部件(例如玻璃基板)。此外，也能够在密封基板的表面或者密封体47的表面按照每个显示像素Pe形成彩色滤光器。
如以上说明的，在第9实施方式中，具备对作为第1晶体管的驱动晶体管Tdr与发光元件45之间的连接状态进行控制的作为第3晶体管的发光控制晶体管Tel、以及作为第2控制线的发光控制晶体管Tel的控制线28。在电源线层41与栅极层Gel之间形成控制线28。因此，通过电源线层41的屏蔽效果，能够抑制被配置在电源线层41的上层的信号线26等对控制线28以及栅极层Gel的影响。另外，通过电源线层41的屏蔽效果，能够抑制控制线28以及栅极层Gel对信号线26的影响。另外，如从图93以及图94理解的，由于通过在X方向上无缝隙的连续的图案覆盖控制线28和栅极层Gel，所以电源线层41也作为遮挡向发光控制晶体管Tel的光的遮光部发挥作用。另外，如从图89理解的，信号线26被配置为俯视时与选择晶体管Tsl重叠，所以存在能够使像素微细化这个优点。
并且，在第9实施方式中，如从图94理解的，配置成使Y方向上相邻的显示像素Pe的发光控制晶体管Tel以及发光控制晶体管Tel的控制线28延伸到覆盖位置来形成电源线层41，并通过开口部53包围像素导通部。因此，发挥对像素导通部的高屏蔽效果，并且发挥对驱动晶体管Tdr以及发光控制晶体管Tel的良好的遮光效果。
另外，在第9实施方式中，具备对形成作为驱动晶体管Tdr的第2电流端的源极区域或者漏极区域的有源区域10A与栅极之间的连接状态进行控制的作为第4晶体管的补偿晶体管Tcmp、和作为第3控制线的补偿晶体管Tcmp的控制线27，与电源线层41同层形成控制线27。因此，能够实现工序的简单化。
如从图84～图91理解的，作为像素电极的第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部，即，像素导通部由贯通绝缘膜L0以及绝缘层LA的导通孔HA9、中继电极QB6、贯通绝缘层LB的导通孔HC11、中继电极QC3、贯通绝缘层LC的导通孔HD3、中继电极QD2、贯通绝缘层LD、HE2、以及贯通光路调整层60的导通孔HF2构成。它们作为发光控制晶体管Tel的源极配线或者漏极配线发挥作用。换句话说，第1电极E1和发光控制晶体管Tel的源极区域或者漏极区域的导通部由穿过形成有上部电容电极层CA2等的层、和形成有电源线层41等的层而设置的发光控制晶体管Tel的源极配线或者漏极配线构成。因此，与使像素电极延伸到发光控制晶体管Tel的源极区域或者漏极区域的层来实现导通的情况相比，能够通过低电阻将发光控制晶体管Tel的源极区域或者漏极区域和作为像素电极的第1电极E1连接起来。
如从图87以及图91理解的，补偿晶体管Tcmp的栅极和控制线27的导通部在Y方向上相对于补偿晶体管Tcmp的栅极错开配置。因此，不层叠多余的层，而能够在形成有控制线27的层的紧上的层配置信号线26。此外，补偿晶体管Tcmp的栅极和控制线27的导通部也可以被配置为俯视时与补偿晶体管Tcmp重叠，并使选择晶体管Tsl以及补偿晶体管Tcmp信号线26的导通部在俯视时与补偿晶体管Tcmp的沟道长的方向错开。
如从图89理解的，由于信号线26被配置为俯视时与补偿晶体管Tcmp重叠，所以存在能够使像素微细化这个优点。另外，由于能够将信号线26和补偿晶体管Tcmp的导通部配置在信号线26的正下方，所以能够利用贯通绝缘层的导通孔、中继电极，通过低电阻实现信号线26和补偿晶体管Tcmp的导通。结果信号线26对补偿晶体管Tcmp的写入能力提高。
上部电容电极层CA2构成为配置于扫描线22或者控制线27与驱动晶体管Tdr的栅极电位部之间。并且，电源线层41构成为配置于扫描线22或者控制线27与驱动晶体管Tdr的栅极电位部之间。因此，抑制扫描线22或者控制线27与驱动晶体管Tdr的栅极电位部之间的耦合。
上部电容电极层CA2构成为配置于连接信号线26和选择晶体管Tsl的导通部与驱动晶体管Tdr的栅极电位部之间。并且，电源线层41构成为配置于连接信号线26和选择晶体管Tsl的导通部与驱动晶体管Tdr的栅极电位部之间。因此，抑制连接信号线26和选择晶体管Tsl的导通部与驱动晶体管Tdr的栅极电位部之间的耦合。
其它，与第1实施方式相同的构成能够起到与前述的第1实施方式中的效果同样的效果。另外，在第9实施方式中，将构成电容元件的电极作为与电源线层41不同层形成的电极等与第1实施方式说明的变形例同样的变形例也能够应用。
＜第10实施方式＞
对本发明的第10实施方式进行说明。此外，对于以下例示的各方式中作用、功能与第1实施方式以及第9实施方式相同的要素，挪用第1实施方式以及第2实施方式的说明参照的符号来适当地省略各个的详细的说明。
第10实施方式的各显示像素Pe的电路与第2实施方式的电路同样，具备驱动晶体管Tdr、选择晶体管Tsl、补偿晶体管Tcmp、和发光控制晶体管Tel。第10实施方式的有机电致发光装置100的具体结构是与第9实施方式的有机电致发光装置100的具体结构几乎相同的结构。以下，为了简单化，仅对不同的地方进行说明。
图96是有机电致发光装置100的剖视图，图97～图104是着眼于一个显示像素Pe来图示出形成有机电致发光装置100的各要素的各阶段中的基板10的表面的样子的俯视图。图105～图107是着眼于四个显示像素Pe来图示出基板10的表面的样子的俯视图。与图97～图104的包括XI－XI’线的剖面对应的剖视图相当于图96。此外，图97～图107为俯视图，从使各要素的视觉性的掌握容易化的观点来看，为了方便，在与图96相同的各要素附加与图96同方式的影线。
第10实施方式如从图99以及图105理解的，上部电容电极层CA2被配置成不光通过开口部50包围驱动晶体管Tdr的栅极导通部的一部分以及电容元件C的一部分的形成部，还通过开口部54包围选择晶体管Tsl、补偿晶体管Tcmp、发光控制晶体管Tel、驱动晶体管Tdr补偿晶体管Tcmp以及发光控制晶体管Tel的导通部、和与发光控制晶体管Tel的源极区域或者漏极区域导通的像素导通部。如从图105理解的，上部电容电极层CA2为在X方向以及Y方向上在相邻的显示像素Pe间无缝隙地连续的图案。上部电容电极层CA2与第2实施方式不同，不光贯通绝缘层LB的导通孔HC3，还通过同样贯通绝缘层LB的导通孔HC13实现与电源线层41的导通。因此，与仅电源线层41的情况相比，电源线层41以及上部电容电极层CA2能够呈格子状导通。因此，通过该构成，能够将高位侧的电源电位Vel稳定供给给显示像素Pe。另外，通过上部电容电极层CA2的屏蔽效果，能够降低对各晶体管以及像素导通部的X方向以及Y方向上相邻的显示像素Pe间的影响。上部电容电极层CA2被配置成在俯视时在X方向以及Y方向上与相邻的显示像素Pe的反射层55间的缝隙重叠的位置上。因此，对各晶体管的遮光性提高。换言之，由于反射层55的端部被配置成与上部电容电极层CA2或者电源线层41重叠，所以透过了相邻的反射层55间的光被上部电容电极层CA2或者电源线层41遮挡。因此，成为光难以到达各晶体管T的结构。
如从图100理解的，在第3实施方式中，发光控制晶体管Tel的控制线28与补偿晶体管Tcmp的控制线27、扫描线22、以及电源线层41同层形成。因此，与第2实施方式相比，工序的简单成为可能。如从图97～图101理解的，发光控制晶体管Tel的控制线28经由形成在绝缘层LA上的导通孔HB4、中继电极QB7、和形成在绝缘层LB上的HC12导通至发光控制晶体管Tel的栅极层Gel。如从图105理解的，通过电源线层41与第2实施方式同样地在Y方向上相邻的显示像素Pe间无缝隙地连续、延伸到在Y方向上包围相邻的显示像素Pe中的像素导通部的位置来形成。但是，与第2实施方式不同，并不是包围像素导通部的四方，而成为发光控制晶体管Tel的控制线28侧开放的状态。在第3实施方式中，也发挥电源线层41的高屏蔽效果。
上部电容电极层CA2构成为配置在扫描线22以及控制线27、28中的任意一个与驱动晶体管Tdr的栅极电位部之间。并且，电源线层41构成为配置在扫描线22以及控制线27、28中的任意一个和驱动晶体管Tdr的栅极电位部之间。因此，抑制扫描线22以及控制线27、28中的任意一个与驱动晶体管Tdr的栅极电位部之间的耦合。
上部电容电极层CA2构成为配置在连接信号线26和选择晶体管Tsl的导通部与驱动晶体管Tdr的栅极电位部之间。并且，电源线层41构成为配置在连接信号线26和选择晶体管Tsl的导通部与驱动晶体管Tdr的栅极电位部之间。因此，抑制连接信号线26和选择晶体管Tsl的导通部与驱动晶体管Tdr的栅极电位部之间的耦合。
其它，与第9实施方式相同的构成能够起到与前述的第2实施方式中的效果同样的效果。另外，在第3实施方式中，能够应用将构成电容元件的电极作为与电源线层41不同的层形成的电极等与第1实施方式说明的变形例同样的变形例。
＜变形例＞
以上的方式能够进行各种变形。以下例示具体的变形的方式。从以下的例示任意选择出的2个以上的方式能够适当地在相互不矛盾的范围内合并。
(1)前述的各方式中，电源线层41的电位为与驱动晶体管Tdr连接的Vel电位，但也可以为其它电位。此时，能够省略用于连接电源线层41和驱动晶体管Tdr的导通孔。电源线层41与供给其它电源电位Va的安装端子36导通，在驱动晶体管Tdr、上部电容电极层CA2，与供给电源电位Vel的安装端子36导通也可以。
(2)在前述的各方式中，例示出将半导体基板作为基板10利用的有机电致发光装置100，但基板10的材料是任意的。也能够例如将玻璃、石英等板状部件作为基板10利用。另外，在前述的各方式中，在基板10中的第1区域12的外侧的第2区域14配置驱动电路30，但也能够将驱动电路30配置于例如周边区域18内。例如，在第2电源导电体42与基板10之间配置驱动电路30。
(3)发光元件45的构成并不限于以上的例示。例如，在前述的各方式中，例示出遍及多个显示像素Pe而连续形成产生白色光的发光功能层46的构成，但也能够按照每个显示像素Pe独立地形成放射与各显示像素Pe的显示色对应的波长的单色光的发光功能层46。另外，在前述的各方式中，在反射层55与第2电极E2(半透过反射层)之间形成共振结构，但也能够例如利用反射性的导电材料形成作为第1电源导电体的电源线层41，并在电源线层41(反射层)与第2电极E2(半透过反射层)之间形成共振结构。另外，也能够利用反射性的导电材料形成第1电极E1，并在第1电极E1(反射层)与第2电极E2(半透过反射层)之间形成共振结构。在将第1电极E1作为反射层利用的构成中，在第1电极E1与第2电极E2之间形成光路调整层60。
在前述的各方式中，通过光路调整层60来调整各显示像素Pe的共振波长，但也能够根据第1电极E1、发光功能层46的膜厚来调整各显示像素Pe的共振波长。
此外，发光功能层46在蓝色波长区域、绿色波长区域、红色波长区域中的哪个发光都可以，也可以发出白色的光。此时，发光功能层46也可以横跨处于显示区域的多个像素而设置。另外，发光功能层46也可以构成为在红色、绿色、蓝色的各个的像素中进行不同的发光。
(4)在前述的各方式中，例示出利用了有机EL材料的发光元件45，在利用了利用无机EL材料形成发光层的发光元件、LED等发光元件的构成中也同样应用本发明。另外，在前述的各方式中，例示出在与基板10相反的一侧射出光的顶部发光型的有机电致发光装置100，但在基板10侧射出光的底部发光型的发光装置也同样应用本发明。
(5)在前述的各方式中，例示了将结构(配线、晶体管、电容元件等的结构)与显示像素Pe类似的虚拟像素Pd配置在周边区域18内的构成，但周边区域18内的构成并不限于以上的例示。例如，也能够在周边区域18内的第2电源导电体42的下层配置驱动电路30(扫描线驱动电路32或者信号线驱动电路34)、驱动电路30以外的电路以及配线。
(6)在前述的各方式中，为了共振波长的说明的简单化而着眼于光路调整层60的膜厚，但实际上根据位于共振结构的反射层(例如第1电源导电体41)与半透过反射层(例如第2电极E2)之间的各层的折射率、反射层以及半透过反射层的表面中的相移来设定共振结构的共振波长。
(7)在不脱离该发明的要旨的范围内，也可以省略晶体管或者电容或配线等中的任意一个。例如，在第10实施方式中，省略补偿晶体管Tcmp以及发光控制晶体管Tel，像素电极导通部为驱动晶体管Tdr的源极配线或者漏极配线也可以。另外，例如，在第7实施方式中，省略发光控制晶体管Tel，像素电极导通部为驱动晶体管Tdr的源极配线或者漏极配线也可以。另外，在电容元件C由两种以上的电容元件构成的情况下，也可以省略该任意一个。另外，也可以适当地追加在各方式中说明的晶体管以外的晶体管或者电容或配线等。并且，在各方式中，扫描线22、信号线26、控制线27、28、以及电源线层41为直线状，宽度一样，但本发明并不限于该方式，配线的宽度也可以比其它部分宽，也可以弯曲形成。
＜电子设备＞
前述的各方式所例示的有机电致发光装置100适合被利用为各种电子设备的显示装置。图108中，利用了前述的各方式所例示的有机电致发光装置100的头戴式的显示装置90(HMD：Head Mounted Display)作为电子设备被例示。
显示装置90是能够安装于利用者的头部的电子设备，具备与利用者的左眼重叠的透过部(透镜)92L、与利用者的右眼重叠的透过部92R、左眼用的有机电致发光装置100L以及半透半反镜94L、和右眼用的有机电致发光装置100R以及半透半反镜94R。有机电致发光装置100L和有机电致发光装置100R被配置为射出光向相互相反的方向前进。左眼用的半透半反镜94L使透过部92L的透过光向利用者的左眼侧透过，并且，使来自有机电致发光装置100L的射出光向利用者的左眼侧反射。同样地，右眼用的半透半反镜94R是透过部92R的透过光向利用者的右眼侧透过，并且使来自有机电致发光装置100R的射出光向利用者的右眼侧反射。因此，利用者感知重叠了经由透过部92L以及透过部92R观察的像和各有机电致发光装置100的显示图像的图像。另外，通过使有机电致发光装置100L和有机电致发光装置100R显示相互赋予视差的立体视图像(左眼用图像以及右眼用图像)，能够使利用者感知显示图像的立体感。
此外，应用前述的各方式的有机电致发光装置100的电子设备并不限于图108的显示装置90。本发明的有机电致发光装置100优选利用与例如摄像机、静态相机等拍摄装置所利用的电子式取景器(EVF：Electronic View Finder)。另外，在移动电话、便携信息终端(智能手机)、电视、个人计算机等的监视器、车辆导航装置等各种的电子设备中也能够采用本发明的发光装置。
符号说明
100……有机电致发光装置，10……基板，10A……有源区域，12……第1区域，14……第2区域，16……显示区域，18……周边区域，22……扫描线，26……信号线，27……控制线，28……控制线，30……驱动电路，32……扫描线驱动电路，34……信号线驱动电路，36……安装端子，41……第1电源导电体(电源线层)，42……第2电源导电体，43－0、43－1……上部电源线层，45……发光元件，46……发光功能层，60……光路调整层，65……像素定义层，C……电容元件，C1……第1电容电极，C2……第2电容电极，CA0、CA1、CA2、CA3、CA4……电容电极层，E1……第1电极，E2……第2电极，L(L0、LA、LB、LC、LD、LE)……绝缘层，Q(QB1、QB2、QB3、QB4、QB5、QB6、QC1、QC2、QC3、QC4、QD1、QD2、QD3、QE1)……中继电极，Tcmp……补偿晶体管，Tdr……驱动晶体管，Tel……发光控制晶体管，Tsl……选择晶体管

Claims (12)

1.一种有机电致发光装置，其特征在于，其具备：
第1晶体管，其包含第1栅电极、第1源极/漏极区域；
第2晶体管，其包含第2栅电极、第2源极/漏极区域；
像素电极，其与所述第1源极/漏极区域电连接；
信号线，其与所述第2源极/漏极区域电连接；
扫描线，其与所述第2栅电极电连接；以及
电容元件，
所述电容元件具有：
第1电容电极，其与所述第1栅电极电连接，配置于所述第1栅电极与所述像素电极之间的层；以及
第2电容电极，其被供给电源电位，配置于所述第1电容电极与所述信号线之间的层，
在俯视时，所述第2电容电极与所述第1晶体管重叠。
2.根据权利要求1所述的有机电致发光装置，其特征在于，
在俯视时，所述第2电容电极与所述第2晶体管重叠。
3.根据权利要求1或2所述的有机电致发光装置，其特征在于，
所述有机电致发光装置具有导电层，该导电层配置于所述像素电极与所述第1电容电极之间的层，
所述导电层与所述第2电容电极电连接。
4.根据权利要求3所述的有机电致发光装置，其特征在于，
所述导电层包含铝。
5.根据权利要求3所述的有机电致发光装置，其特征在于，
在俯视时，所述导电层与所述第1晶体管重叠。
6.根据权利要求4所述的有机电致发光装置，其特征在于，
在俯视时，所述导电层与所述第1晶体管重叠。
7.根据权利要求2所述的有机电致发光装置，其特征在于，
在俯视时，所述导电层与所述第2晶体管重叠。
8.根据权利要求3所述的有机电致发光装置，其特征在于，
在俯视时，所述导电层与所述第2晶体管重叠。
9.根据权利要求4所述的有机电致发光装置，其特征在于，
在俯视时，所述导电层与所述第2晶体管重叠。
10.根据权利要求5所述的有机电致发光装置，其特征在于，
在俯视时，所述导电层与所述第2晶体管重叠。
11.根据权利要求6所述的有机电致发光装置，其特征在于，
在俯视时，所述导电层与所述第2晶体管重叠。
12.一种电子设备，其特征在于，其具备权利要求1至权利要求11中的任意一项所述的有机电致发光装置。
CN202010868818.0A 2014-09-03 2015-08-31 有机电致发光装置以及电子设备 Active CN111816689B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010868818.0A CN111816689B (zh) 2014-09-03 2015-08-31 有机电致发光装置以及电子设备

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014179300A JP6432222B2 (ja) 2014-09-03 2014-09-03 有機エレクトロルミネッセンス装置および電子機器
JP2014-179300 2014-09-03
CN202010868818.0A CN111816689B (zh) 2014-09-03 2015-08-31 有机电致发光装置以及电子设备
CN201510546853.XA CN105390527B (zh) 2014-09-03 2015-08-31 有机电致发光装置以及电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510546853.XA Division CN105390527B (zh) 2014-09-03 2015-08-31 有机电致发光装置以及电子设备

Publications (2)

Publication Number Publication Date
CN111816689A true CN111816689A (zh) 2020-10-23
CN111816689B CN111816689B (zh) 2023-06-23

Family

ID=55403456

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510546853.XA Active CN105390527B (zh) 2014-09-03 2015-08-31 有机电致发光装置以及电子设备
CN202010868818.0A Active CN111816689B (zh) 2014-09-03 2015-08-31 有机电致发光装置以及电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510546853.XA Active CN105390527B (zh) 2014-09-03 2015-08-31 有机电致发光装置以及电子设备

Country Status (4)

Country Link
US (8) US9634079B2 (zh)
JP (1) JP6432222B2 (zh)
CN (2) CN105390527B (zh)
TW (1) TWI667776B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109074767B (zh) * 2016-04-28 2021-01-12 索尼公司 显示装置和电子设备
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11778862B2 (en) * 2016-09-07 2023-10-03 Sony Semiconductor Solutions Corporation Display device and electronic device including capacitors connected to anode electrode of light emitting unit
KR102308779B1 (ko) 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
CN107195660B (zh) * 2017-05-27 2020-01-07 上海天马有机发光显示技术有限公司 有机发光显示面板及显示装置
CN111095387B (zh) * 2017-09-22 2022-08-09 索尼公司 显示元件、显示装置和电子设备
KR102185116B1 (ko) * 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102469793B1 (ko) * 2017-12-29 2022-11-22 삼성디스플레이 주식회사 표시 장치
CN108986747B (zh) * 2018-07-25 2020-07-28 京东方科技集团股份有限公司 一种阵列基板、有机电致发光显示面板及显示装置
CN109887963B (zh) * 2019-02-18 2021-07-06 武汉华星光电半导体显示技术有限公司 一种oled显示面板
CN110112193B (zh) * 2019-04-29 2021-10-15 上海天马微电子有限公司 有机发光显示面板和有机发光显示装置
KR20210021769A (ko) * 2019-08-19 2021-03-02 삼성전자주식회사 디스플레이 장치
CN112714958A (zh) 2019-08-27 2021-04-27 京东方科技集团股份有限公司 显示基板及其制备方法，电子设备
JP7479203B2 (ja) * 2020-06-04 2024-05-08 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、移動体およびウェアラブルデバイス
US11798487B2 (en) 2021-03-01 2023-10-24 Hefei Boe Joint Technology Co., Ltd. Display panel and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005215354A (ja) * 2004-01-29 2005-08-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器
US20070120188A1 (en) * 2005-11-30 2007-05-31 Seiko Epson Corporation Light-emitting device and electronic apparatus
US20100140613A1 (en) * 2008-12-05 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103000657A (zh) * 2005-11-30 2013-03-27 精工爱普生株式会社 发光装置及电子设备
JP2013178435A (ja) * 2012-02-29 2013-09-09 Seiko Epson Corp 電気光学装置及び電子機器
CN105390524A (zh) * 2014-09-03 2016-03-09 精工爱普生株式会社 有机电致发光装置以及电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677613B1 (en) 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4860026B2 (ja) 1999-03-03 2012-01-25 株式会社半導体エネルギー研究所 表示装置
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2001195016A (ja) 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
JP2002108248A (ja) * 2000-07-26 2002-04-10 Seiko Epson Corp 電気光学装置、電気光学装置用基板及び投射型表示装置
JP4137454B2 (ja) * 2001-01-17 2008-08-20 株式会社半導体エネルギー研究所 発光装置、電子機器及び発光装置の作製方法
JP2005352411A (ja) * 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
CN100526962C (zh) * 2006-09-14 2009-08-12 爱普生映像元器件有限公司 显示装置及其制造方法
JP5423548B2 (ja) 2010-04-05 2014-02-19 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101824537B1 (ko) * 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
JP5686043B2 (ja) * 2011-06-02 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP5909919B2 (ja) * 2011-08-17 2016-04-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5834705B2 (ja) * 2011-09-28 2015-12-24 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP6064313B2 (ja) 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP5862204B2 (ja) * 2011-10-31 2016-02-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP5929121B2 (ja) 2011-11-25 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
US20140001514A1 (en) * 2012-07-02 2014-01-02 Infineon Technologies Ag Semiconductor Device and Method for Producing a Doped Semiconductor Layer
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
JP6179116B2 (ja) 2013-02-07 2017-08-16 セイコーエプソン株式会社 発光装置及び電子機器
KR102151751B1 (ko) 2013-07-19 2020-10-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
JP6268836B2 (ja) * 2013-09-12 2018-01-31 セイコーエプソン株式会社 発光装置および電子機器
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005215354A (ja) * 2004-01-29 2005-08-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器
US20070120188A1 (en) * 2005-11-30 2007-05-31 Seiko Epson Corporation Light-emitting device and electronic apparatus
CN103000657A (zh) * 2005-11-30 2013-03-27 精工爱普生株式会社 发光装置及电子设备
US20100140613A1 (en) * 2008-12-05 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013178435A (ja) * 2012-02-29 2013-09-09 Seiko Epson Corp 電気光学装置及び電子機器
CN105390524A (zh) * 2014-09-03 2016-03-09 精工爱普生株式会社 有机电致发光装置以及电子设备

Also Published As

Publication number Publication date
US20180061926A1 (en) 2018-03-01
US20160064467A1 (en) 2016-03-03
US10964773B2 (en) 2021-03-30
JP2016053635A (ja) 2016-04-14
US10186565B2 (en) 2019-01-22
US20170186833A1 (en) 2017-06-29
US9634079B2 (en) 2017-04-25
US20190378888A1 (en) 2019-12-12
TWI667776B (zh) 2019-08-01
TW201611251A (zh) 2016-03-16
CN105390527A (zh) 2016-03-09
US11508800B2 (en) 2022-11-22
US20210183989A1 (en) 2021-06-17
US20190140040A1 (en) 2019-05-09
JP6432222B2 (ja) 2018-12-05
CN111816689B (zh) 2023-06-23
US9847385B2 (en) 2017-12-19
CN105390527B (zh) 2020-09-04
US20200321422A1 (en) 2020-10-08
US10714564B2 (en) 2020-07-14
US20230044938A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
CN105390527B (zh) 有机电致发光装置以及电子设备
CN105390524B (zh) 有机电致发光装置以及电子设备
JP6432223B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6459318B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6459317B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6515467B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6680346B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6687098B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6687099B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6459315B2 (ja) 有機エレクトロルミネッセンス装置および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240117

Address after: Ai Erlandubailin

Patentee after: Lumitec Display Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

TR01 Transfer of patent right