CN111813731A - 一种内存信息的读取方法、装置、服务器及介质 - Google Patents
一种内存信息的读取方法、装置、服务器及介质 Download PDFInfo
- Publication number
- CN111813731A CN111813731A CN202010528332.2A CN202010528332A CN111813731A CN 111813731 A CN111813731 A CN 111813731A CN 202010528332 A CN202010528332 A CN 202010528332A CN 111813731 A CN111813731 A CN 111813731A
- Authority
- CN
- China
- Prior art keywords
- memory information
- memory
- register
- reading
- cpld
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请适用于服务器技术领域,提供了一种内存信息的读取方法、装置、服务器及介质,所述方法包括:通过复杂可编程逻辑器件CPLD的主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器,所述寄存器与至少一个从模块连接,所述至少一个从模块分别与一一对应的目标单元连接;当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元。通过上述方法,多个目标单元可以同时通过总线读取内存信息。
Description
技术领域
本申请属于服务器技术领域,尤其涉及一种内存信息的读取方法、装置、服务器及介质。
背景技术
基板管理控制器(Baseboard Manager Controller,BMC)通过监控***的电源、温度等来保证***处于正常运行的状态。在对服务器进行监控的过程中,BMC需要读取内存信息,如内存产品序列号(Serial Number,SN),温度等。
在国产服务器平台中,目前中央处理器(Central Processing Unit/Processor,CPU)和BMC读取内存信息都是通过集成电路总线(Inter-Integrated Circuit,IIC)读取。当BMC也需要读取内存信息时,则存在两个主设备访问一个从设备的情况。根据IIC通讯标准,同一时间里两个传输数据的设备不能同时处于主模式,即两个只具有主模式的设备是无法直接通讯的,必须一个器件处于主模式,另一个设备处于从模式,且同一时间只能有一个设备发送数据,即一次数据的传输是:主设备发送数据,从设备接收数据;或从设备发送数据,主设备接收数据。
因此,BMC与CPU都作为IIC主设备,不能同时直接对内存串行存在探测(SerialPresence Detect,SPD)寄存器信息进行读取。目前也可以使用开关切换IIC通道,选择内存IIC连接BMC或者CPU,在同一时间只能有一方连接内存IIC,但是,实际使用过程中,对切换通道的时机比较严格,因为如果某一设备还没有结束通信,就切换通道给另一设备,就容易出现内存IIC挂死现象。
发明内容
本申请实施例提供了一种内存信息的读取方法、装置、服务器及介质,可以解决基板管理控制器和中央处理器不能同时通过IIC总线读取内存信息的问题。
第一方面,本申请实施例提供了一种内存信息的读取方法,应用于服务器,所述服务器包括复杂可编程逻辑器件CPLD,所述方法包括:
通过所述CPLD的主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器,所述寄存器与至少一个从模块连接,所述至少一个从模块分别与一一对应的目标单元连接;
当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元。
第二方面,本申请实施例提供了一种内存信息的读取装置,应用于服务器,所述服务器包括复杂可编程逻辑器件CPLD,所述装置包括:
内存信息读取模块,用于通过所述CPLD的主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器,所述寄存器与至少一个从模块连接,所述至少一个从模块分别与一一对应的目标单元连接;
内存信息发送模块,用于当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元。
第三方面,本申请实施例提供了一种服务器,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现上述第一方面所述的方法。
第四方面,本申请实施例提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现上述第一方面所述的方法。
第五方面,本申请实施例提供了一种计算机程序产品,当计算机程序产品在服务器上运行时,使得服务器执行上述第一方面中所述的方法。
本申请实施例与现有技术相比存在的有益效果是:在本申请实施例中,在CPLD中创建一个主模块和多个从模块,主模块和从模块均与CPLD内部的寄存器相连,主模块与外部的内存单元相连,从模块分别对应连接一个需要读取内存信息的目标单元;通过CPLD的主模块从内存单元中读取内存信息,然后将内存信息存储在寄存器中;目标单元通过对应连接的从模块从寄存器中读取内存信息。本申请实施例使用CPLD可以读取、存储和发送内存信息,使得各个目标单元可以通过所连接的从模块随时读取内存信息,且多个目标单元同时访问内存信息时不会发生冲突。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例一提供的一种内存信息的读取方法的流程示意图;
图2是本申请实施例二提供的一种内存信息的读取方法的流程示意图;
图3是本申请实施例三提供的一种内存信息的读取方法的流程示意图;
图4是本申请实施例四提供的一种内存信息读取装置的结构示意图;
图5是本申请实施例五提供的一种内存信息读取装置的结构示意图;
图6是本申请实施例五提供的时序逻辑控制的示意图;
图7是本申请实施例六提供的一种服务器的结构示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定***结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中,省略对众所周知的***、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
图1是本申请实施例一提供的一种内存信息的读取方法的流程示意图,如图1所示,所述方法包括:
S101,通过所述CPLD的主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器,所述寄存器与至少一个从模块连接,所述至少一个从模块分别与一一对应的目标单元连接;
本实施例的方法可以应用在服务器中的。这些服务器一般为使用国产平台,例如飞腾平台的服务器。在X86平台,中央处理器通过集成电路(Integrated Circuit,IC)读取内存条SPD寄存器信息,并在内部解析,但是,在飞腾平台中,中央处理器不能解析SPD寄存器信息,读取内存信息是通过IIC总线来读取的。根据IIC通讯协议,在同一时间,只能有一个主设备使用IIC总线,因此两个设备不能同时通过IIC总线读取内存信息。
本实施例中使用了一个CPLD,CPLD通过模拟IIC时序,模拟搭建一个主IIC设备和多个从IIC设备。上述主模块为CPLD模拟的主IIC设备,上述从模块为CPLD模拟的从IIC设备。CPLD中还可以包括分别与主模块和各个从模块连接的寄存器。
上述内存信息可以为存储在内存SPD寄存器中的信息,例如,内存产品序列号,温度等。主模块拥有与内存连接的IIC总线的使用权,可以通过内存地址去读取内存信息,并通过IIC总线接收内存信息,然后将内存信息存储在CPLD的寄存器中。
S102,当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元。
具体地,上述目标单元为需要读取内存信息的单元,比如在开机自检过程中,中央处理器需要访问内存SPD寄存器获取内存信息才能开机;基板管理控制器需要实时读取内存信息以保障服务器正常运行。
具体地,一个目标单元可以与一个从模块对应相连,当目标单元需要读取内存信息时,可以向从模块发送内存信息读取指令,然后从模块接收到指令后从寄存器中读取内存信息并发送给目标单元。
在一种可能的实现方式中,各个目标单元可以分别与CPLD的寄存器通过IIC总线连接,一个目标单元拥有与寄存器连接的IIC总线的使用权,并存储有寄存器的地址;当需要读取内存信息时,目标单元通过IIC总线和寄存器地址,读取寄存器中的内存信息,然后通过IIC总线接收内存信息。
本实施例中,在CPLD中创建一个主模块和至少一个从模块,主模块可以读取内存信息并将读取的内存信息存放在寄存器中;需要读取内存信息的目标单元,可以通过从模块从寄存器中读取内存信息,不直接从内存中读取信息,因而多个设备可以同时通过IIC读取到内存信息。
图2是本申请实施例二提供的一种内存信息的读取方法的流程示意图,如图2所示,所述方法包括:
S201,每隔预设时间间隔,通过所述主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器;
本实施例可以应用在服务器中的,所述服务器可以使用飞腾服务器平台。
具体地,利用CPLD作为内存信息读取的过渡单元,在CPLD中创建一个主模块和多个从模块。主模块与内存通过IIC总线相连,主模块通过IIC总线发送读取内存信息的地址和指令,然后通过IIC总线接收内存发送的内存信息,并将其存储在寄存器中。
S202,当接收到来自中央处理器的内存信息读取请求时,通过所述第一从模块读取所述寄存器中存储的内存信息,并将所述内存信息发送至所述中央处理器;
具体地,在开机自检过程中,中央处理器需要访问内存SPD信息才能开机,所以中央处理器在开机的时候,可以通过所连接的第一从模块从寄存器中读取内存信息,用于开机自检。
当第一从模块接收到来自中央处理器的内存信息读取请求时,可以从所连接的寄存器中读取内存信息,然后通过IIC总线发送至中央处理器。
S203,当接收到来自基板管理控制器的内存信息读取请求时,通过所述第二从模块读取所述寄存器中存储的内存信息,并将所述内存信息发送至所述基板管理控制器。
具体地,基板管理控制器,可以远程监控和管理服务器,在服务器进行监控过程中,需要随时读取内存信息,比如随时查看内存温度。基板管理控制器通过监控服务器的电源、温度等来保证***处于正常运行的状态。
基板管理控制器可以和第二从模块相连,然后通过第二从模块,从寄存器中读取内存信息。因为主模块可以每隔预设时间读取内存信息并存储在寄存器中,所以基板管理控制器可以随时读取到内存信息。
在本申请实施例中,基板管理控制器和中央处理器均可以通过所连接的从模块从CPLD的寄存器中读取内存信息,避免了二者直接通过IIC总线同时从内存SPD寄存器中直接读取信息时的冲突。
图3是本申请实施例三提供的一种内存信息的读取方法的流程示意图,如图3所示,所述方法包括:
S301,当服务器开机时,控制所述内存单元上电并控制所述中央处理器处于断电状态;
具体地,当服务器连接电源时,基板管理控制器和CPLD在服务器中,都是一直通电运行状态,只要通了外部电,基板管理控制器和CPLD就开始工作。
开机自检过程中,因为中央处理器需要从内存单元中读取内存信息,因此可以控制内存单元先上电,而中央处理先不上电。
S302,在通过所述主模块读取所述内存单元的内存信息并将所述内存信息存储至所述CPLD的寄存器后,控制所述中央处理器上电;
具体地,内存上电后,CPLD通过主模块从内存SPD寄存器中获取内存信息,然后将内存信息存储在CPLD的寄存器中。一般,内存SPD寄存器的地址是固定的,因此主模块可以直接通过IIC总线发送要访问的地址和有关内存信息读取的命令;之后再通过IIC总线接收传输过来的内存信息,并将内存信息存储在CPLD的寄存器中。
S303,当接收到来自中央处理器的内存信息读取请求时,通过所述第一从模块读取所述寄存器中存储的内存信息,并将所述内存信息发送至所述中央处理器;
S304,当接收到来自基板管理控制器的内存信息读取请求时,通过所述第二从模块读取所述寄存器中存储的内存信息,并将所述内存信息发送至所述基板管理控制器;
本实施例中的S303-S304与上述实施例中的S202-S203类似,可以相互参考,在此不赘述。
S305,通过所述CPLD的主模块读取时钟芯片的时钟信息,并将所述时钟信息存储至所述CPLD的寄存器;
采用一个CPLD模块,作为读取时钟芯片的时钟信息的过渡单元,可以实现多个目标单元对时钟信息的同时读取。具体地,可以在CPLD模块中创建一个主模块和多个从模块;主模块可以与时钟芯片通过IIC总线连接,从模块可以分别与需要读取时钟信息的目标单元连接;CPLD中包括寄存器,主模块和各个从模块均与寄存器相连。
CPLD的主模块可以通过IIC总线读取时钟芯片的时钟信息,并将时钟信息存储在相连的寄存器中。
S306,当接收到来自目标单元的时钟信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的时钟信息,并将所述时钟信息发送至所述目标单元。
上述目标单元可以包括基板管理控制器和中央处理器。
具体地,各个目标单元分别与从模块通过IIC总线连接,当需要读取时钟信息时,目标单元通过IIC总线向所连接的从模块发送时钟信息读取请求,从模块接收到时钟信息读取请求后,从寄存器中读取时钟信息,并将时钟信息通过IIC总线发送至目标单元。
本实施例中,通过CPLD模块进行上电时序控制,在内存上电并读取内存信息后,再对中央处理器上电,避免中央处理器读取内存信息时,内存还未上电的状况,采用CPLD控制时序,减少了软件的调试难度;另外还可以使用CPLD模块使不同目标单元同时读取时钟芯片的时钟信息;各个目标单元可以通过IIC总线并行获取信息,互不干扰。
图4是本申请实施例四提供的一种内存信息读取装置4的结构示意图,如图4所示,所述装置4包括:
内存信息读取模块41,用于通过所述CPLD的主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器,所述寄存器与至少一个从模块连接,所述至少一个从模块分别与一一对应的目标单元连接;
内存信息发送模块42,用于当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元。
上述内存信息读取模块41包括:
读取子模块,用于每隔预设时间间隔,通过所述主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器。
上述装置中,目标单元包括所述服务器的中央处理器,所述至少一个从模块包括分别与所述寄存器和所述中央处理器连接的第一从模块,上述内存信息发送模块42包括:
第一内存信息发送子模块,用于当接收到来自中央处理器的内存信息读取请求时,通过所述第一从模块读取所述寄存器中存储的内存信息,并将所述内存信息发送至所述中央处理器。
上述装置中,所述目标单元包括所述服务器的基板管理控制器,所述至少一个从模块包括分别与所述寄存器和所述基板管理控制器连接的第二从模块,上述内存信息发送模块42还包括:
第二内存信息发送子模块,用于当接收到来自基板管理控制器的内存信息读取请求时,通过所述第二从模块读取所述寄存器中存储的内存信息,并将所述内存信息发送至所述基板管理控制器。
上述装置4还包括:
内存上电控制模块,用于当服务器开机时,控制所述内存单元上电并控制所述中央处理器处于断电状态;
中央处理器上电控制模块,用于在通过所述主模块读取所述内存单元的内存信息并将所述内存信息存储至所述CPLD的寄存器后,控制所述中央处理器上电。
上述装置4还包括:
时钟信息读取模块,用于通过所述CPLD的主模块读取时钟芯片的时钟信息,并将所述时钟信息存储至所述CPLD的寄存器,
时钟信息发送模块,用于当接收到来自目标单元的时钟信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的时钟信息,并将所述时钟信息发送至所述目标单元。
图5是本申请实施例五提供的一种内存信息读取装置的结构示意图,如图5所示,所述装置包括CPLD模块,CPLD模块中包括一个主IIC模块和两个从IIC模块;主IIC模块和从IIC模块都连接在寄存器上。主IIC模块与内存SPD寄存器通过IIC总线连接,两个从模块分别与基板管理控制器BMC和中央处理器CPU通过IIC总线连接。CPLD可以进行时序控制,图6为CPLD的时序逻辑控制图。
当开机时,CPLD控制内存上电,之后CPLD的主模块,通过IIC总线读取内存SPD寄存器中的内存信息,然后将读取到的内存信息存储在寄存器中;然后CPLD再控制中央处理器上电,在开机自检过程中,中央处理器可以通过IIC总线发送内存信息读取指令,当与中央处理器相连的从模块接收到来自中央处理器的内存信息读取指令时,从寄存器中读取内存信息,然后将内存信息通过IIC总线发送至中央处理器。中央处理器采用接收到的内存信息完成开机自检过程。
在服务器连接电源的情况下,CPLD和基板管理控制器均处于上电状态。基板管理控制器读取内存信息用于监控服务器运行状态,一般需要随时获取到内存信息。COLD中的主模块可以每隔预设时间读取内存信息然后存储在寄存器中,当与基板管理控制器相连的从模块接收到来自基板管理控制器的内存信息读取请求时,从寄存器中获取最新读取的内存信息,并将内存信息通过IIC总线发送至基板管理控制器。
另外,图5中的CPLD这一结构也可以用于其他读取信息的场景下。例如,可以将CPLD的主模块与时钟系芯片相连,两个从模块分别与中央处理器和基板管理控制器相连,这样中央处理器和基板管理控制器可以通过CPLD随时读取时钟芯片的时钟信息,且在同时读取信息时,不会发生冲突。
图7为本申请实施例六提供的服务器的结构示意图。如图7所示,该实施例的服务器7包括:至少一个处理器70(图7中仅示出一个)处理器、存储器71以及存储在所述存储器71中并可在所述至少一个处理器70上运行的计算机程序72,所述处理器70执行所述计算机程序72时实现上述任意各个方法实施例中的步骤。
所述服务器7可包括,但不仅限于,处理器70、存储器71。本领域技术人员可以理解,图7仅仅是服务器7的举例,并不构成对服务器7的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件,例如还可以包括输入输出设备、网络接入设备等。
所称处理器70可以是中央处理单元(CentralProcessingUnit,CPU),该处理器70还可以是其他通用处理器、数字信号处理器(DigitalSignalProcessor,DSP)、专用集成电路(ApplicationSpecificIntegratedCircuit,ASIC)、现成可编程门阵列(Field-ProgrammableGateArray,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器71在一些实施例中可以是所述服务器7的内部存储单元,例如服务器7的硬盘或内存。所述存储器71在另一些实施例中也可以是所述服务器7的外部存储设备,例如所述服务器7上配备的插接式硬盘,智能存储卡(SmartMediaCard,SMC),安全数字(SecureDigital,SD)卡,闪存卡(FlashCard)等。进一步地,所述存储器71还可以既包括所述服务器7的内部存储单元也包括外部存储设备。所述存储器71用于存储操作***、应用程序、引导装载程序(BootLoader)、数据以及其他程序等,例如所述计算机程序的程序代码等。所述存储器71还可以用于暂时地存储已经输出或者将要输出的数据。
需要说明的是,上述装置/单元之间的信息交互、执行过程等内容,由于与本申请方法实施例基于同一构思,其具体功能及带来的技术效果,具体可参见方法实施例部分,此处不再赘述。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述***中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
本申请实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现可实现上述各个方法实施例中的步骤。
本申请实施例提供了一种计算机程序产品,当计算机程序产品在服务器上运行时,使得服务器执行时实现可实现上述各个方法实施例中的步骤。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质至少可以包括:能够将计算机程序代码携带到拍照装置/服务器的任何实体或装置、记录介质、计算机存储器、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,RandomAccessMemory)、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区,根据立法和专利实践,计算机可读介质不可以是电载波信号和电信信号。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的装置/服务器和方法,可以通过其他的方式实现。例如,以上所描述的装置/服务器实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种内存信息的读取方法,其特征在于,应用于服务器,所述服务器包括复杂可编程逻辑器件CPLD,所述方法包括:
通过所述CPLD的主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器,所述寄存器与至少一个从模块连接,所述至少一个从模块分别与一一对应的目标单元连接;
当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元。
2.如权利要求1所述的方法,其特征在于,所述通过所述CPLD的主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器,包括:
每隔预设时间间隔,通过所述主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器。
3.如权利要求1或2所述的方法,其特征在于,所述目标单元包括所述服务器的中央处理器,所述至少一个从模块包括分别与所述寄存器和所述中央处理器连接的第一从模块,所述当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元,包括:
当接收到来自中央处理器的内存信息读取请求时,通过所述第一从模块读取所述寄存器中存储的内存信息,并将所述内存信息发送至所述中央处理器。
4.如权利要求3所述的方法,其特征在于,所述目标单元包括所述服务器的基板管理控制器,所述至少一个从模块包括分别与所述寄存器和所述基板管理控制器连接的第二从模块,所述当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元,包括:
当接收到来自基板管理控制器的内存信息读取请求时,通过所述第二从模块读取所述寄存器中存储的内存信息,并将所述内存信息发送至所述基板管理控制器。
5.如权利要求4所述的方法,其特征在于,通过所述第一从模块读取所述寄存器中存储的内存信息与通过所述第二从模块读取所述寄存器中存储的内存信息并行执行。
6.如权利要求4所述的方法,其特征在于,在通过所述CPLD的主模块读取内存单元的内存信息之前,还包括:
当服务器开机时,控制所述内存单元上电并控制所述中央处理器处于断电状态;
在通过所述主模块读取所述内存单元的内存信息并将所述内存信息存储至所述CPLD的寄存器后,控制所述中央处理器上电。
7.如权利要求1所述的方法,其特征在于,还包括:
通过所述CPLD的主模块读取时钟芯片的时钟信息,并将所述时钟信息存储至所述CPLD的寄存器;
当接收到来自目标单元的时钟信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的时钟信息,并将所述时钟信息发送至所述目标单元。
8.一种内存信息的读取装置,其特征在于,应用于服务器,所述服务器包括复杂可编程逻辑器件CPLD,所述装置包括:
内存信息读取模块,用于通过所述CPLD的主模块读取内存单元的内存信息,并将所述内存信息存储至所述CPLD的寄存器,所述寄存器与至少一个从模块连接,所述至少一个从模块分别与一一对应的目标单元连接;
内存信息发送模块,用于当接收到来自目标单元的内存信息读取请求时,通过所述目标单元对应的从模块读取所述寄存器中的内存信息,并将所述内存信息发送至所述目标单元。
9.一种服务器,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述的方法。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010528332.2A CN111813731B (zh) | 2020-06-11 | 2020-06-11 | 一种内存信息的读取方法、装置、服务器及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010528332.2A CN111813731B (zh) | 2020-06-11 | 2020-06-11 | 一种内存信息的读取方法、装置、服务器及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111813731A true CN111813731A (zh) | 2020-10-23 |
CN111813731B CN111813731B (zh) | 2022-10-25 |
Family
ID=72844918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010528332.2A Active CN111813731B (zh) | 2020-06-11 | 2020-06-11 | 一种内存信息的读取方法、装置、服务器及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111813731B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112506745A (zh) * | 2020-12-11 | 2021-03-16 | 浪潮电子信息产业股份有限公司 | 内存温度读取方法、装置及计算机可读存储介质 |
CN112667483A (zh) * | 2021-01-04 | 2021-04-16 | 上海兆芯集成电路有限公司 | 用于服务器主板的内存信息读取装置、方法及服务器 |
CN112965930A (zh) * | 2021-05-18 | 2021-06-15 | 中科可控信息产业有限公司 | 访问控制器、访问控制方法、计算机设备及可读存储介质 |
CN113872796A (zh) * | 2021-08-26 | 2021-12-31 | 浪潮电子信息产业股份有限公司 | 服务器及其节点设备信息获取方法、装置、设备、介质 |
CN114116545A (zh) * | 2021-10-15 | 2022-03-01 | 苏州浪潮智能科技有限公司 | 一种光模块识别调控结构、方法及存储介质 |
CN114911740A (zh) * | 2022-06-02 | 2022-08-16 | 中国长城科技集团股份有限公司 | PCIe拆分方法、装置、电子设备及可读存储介质 |
CN114924998A (zh) * | 2022-06-09 | 2022-08-19 | 北京东土科技股份有限公司 | 内存信息读取装置及方法、计算设备主板、设备和介质 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059522A (ja) * | 2006-09-04 | 2008-03-13 | Canon Inc | 情報処理装置、情報処理モジュール、制御方法、及びプログラム |
CN101256544A (zh) * | 2008-03-25 | 2008-09-03 | 华为技术有限公司 | 内部集成电路总线的扩展方法、装置及*** |
CN102169463A (zh) * | 2011-04-28 | 2011-08-31 | 杭州华三通信技术有限公司 | 一种基于iic总线的制造信息的获取方法和设备 |
US20130117766A1 (en) * | 2004-07-12 | 2013-05-09 | Daniel H. Bax | Fabric-Backplane Enterprise Servers with Pluggable I/O Sub-System |
CN104598418A (zh) * | 2015-01-27 | 2015-05-06 | 北京奥普维尔科技有限公司 | 一种基于fpga的控制i2c通信的***及方法 |
CN104809087A (zh) * | 2014-01-25 | 2015-07-29 | 鸿富锦精密工业(深圳)有限公司 | 电子装置***的数据传输方法及电子装置*** |
CN105892611A (zh) * | 2016-04-01 | 2016-08-24 | 浪潮电子信息产业股份有限公司 | 一种cpu上电时序控制方法、装置及*** |
CN106647928A (zh) * | 2016-12-30 | 2017-05-10 | 杭州宏杉科技股份有限公司 | 一种异常时序定位方法、装置及主板 |
CN109284214A (zh) * | 2018-08-15 | 2019-01-29 | 英业达科技有限公司 | 信息共享电路及共享内存状态的方法 |
CN109407648A (zh) * | 2018-08-30 | 2019-03-01 | 深圳市易成自动驾驶技术有限公司 | 上电过程中故障排除方法、***及计算机可读存储介质 |
CN109683696A (zh) * | 2018-12-25 | 2019-04-26 | 浪潮电子信息产业股份有限公司 | 服务器电源故障检测***、方法、装置、设备及介质 |
CN109992552A (zh) * | 2019-04-10 | 2019-07-09 | 苏州浪潮智能科技有限公司 | 一种iic的管理装置及管理方法 |
CN110187994A (zh) * | 2019-05-28 | 2019-08-30 | 北京星网锐捷网络技术有限公司 | 一种故障隔离方法、设备和故障隔离*** |
US20190286590A1 (en) * | 2018-03-14 | 2019-09-19 | Quanta Computer Inc. | Cpld cache application in a multi-master topology system |
CN110597745A (zh) * | 2019-09-20 | 2019-12-20 | 苏州浪潮智能科技有限公司 | 一种交换机***多主多从i2c通信实现方法和装置 |
CN111123792A (zh) * | 2019-12-29 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种多主***交互通信与管理方法和装置 |
CN111124775A (zh) * | 2019-11-24 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种上电时序异常检测方法、装置、mcu及存储介质 |
-
2020
- 2020-06-11 CN CN202010528332.2A patent/CN111813731B/zh active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130117766A1 (en) * | 2004-07-12 | 2013-05-09 | Daniel H. Bax | Fabric-Backplane Enterprise Servers with Pluggable I/O Sub-System |
JP2008059522A (ja) * | 2006-09-04 | 2008-03-13 | Canon Inc | 情報処理装置、情報処理モジュール、制御方法、及びプログラム |
CN101256544A (zh) * | 2008-03-25 | 2008-09-03 | 华为技术有限公司 | 内部集成电路总线的扩展方法、装置及*** |
CN102169463A (zh) * | 2011-04-28 | 2011-08-31 | 杭州华三通信技术有限公司 | 一种基于iic总线的制造信息的获取方法和设备 |
CN104809087A (zh) * | 2014-01-25 | 2015-07-29 | 鸿富锦精密工业(深圳)有限公司 | 电子装置***的数据传输方法及电子装置*** |
CN104598418A (zh) * | 2015-01-27 | 2015-05-06 | 北京奥普维尔科技有限公司 | 一种基于fpga的控制i2c通信的***及方法 |
CN105892611A (zh) * | 2016-04-01 | 2016-08-24 | 浪潮电子信息产业股份有限公司 | 一种cpu上电时序控制方法、装置及*** |
CN106647928A (zh) * | 2016-12-30 | 2017-05-10 | 杭州宏杉科技股份有限公司 | 一种异常时序定位方法、装置及主板 |
US20190286590A1 (en) * | 2018-03-14 | 2019-09-19 | Quanta Computer Inc. | Cpld cache application in a multi-master topology system |
CN109284214A (zh) * | 2018-08-15 | 2019-01-29 | 英业达科技有限公司 | 信息共享电路及共享内存状态的方法 |
CN109407648A (zh) * | 2018-08-30 | 2019-03-01 | 深圳市易成自动驾驶技术有限公司 | 上电过程中故障排除方法、***及计算机可读存储介质 |
CN109683696A (zh) * | 2018-12-25 | 2019-04-26 | 浪潮电子信息产业股份有限公司 | 服务器电源故障检测***、方法、装置、设备及介质 |
CN109992552A (zh) * | 2019-04-10 | 2019-07-09 | 苏州浪潮智能科技有限公司 | 一种iic的管理装置及管理方法 |
CN110187994A (zh) * | 2019-05-28 | 2019-08-30 | 北京星网锐捷网络技术有限公司 | 一种故障隔离方法、设备和故障隔离*** |
CN110597745A (zh) * | 2019-09-20 | 2019-12-20 | 苏州浪潮智能科技有限公司 | 一种交换机***多主多从i2c通信实现方法和装置 |
CN111124775A (zh) * | 2019-11-24 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种上电时序异常检测方法、装置、mcu及存储介质 |
CN111123792A (zh) * | 2019-12-29 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种多主***交互通信与管理方法和装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112506745A (zh) * | 2020-12-11 | 2021-03-16 | 浪潮电子信息产业股份有限公司 | 内存温度读取方法、装置及计算机可读存储介质 |
CN112506745B (zh) * | 2020-12-11 | 2024-02-09 | 浪潮电子信息产业股份有限公司 | 内存温度读取方法、装置及计算机可读存储介质 |
CN112667483A (zh) * | 2021-01-04 | 2021-04-16 | 上海兆芯集成电路有限公司 | 用于服务器主板的内存信息读取装置、方法及服务器 |
CN112667483B (zh) * | 2021-01-04 | 2023-03-28 | 上海兆芯集成电路有限公司 | 用于服务器主板的内存信息读取装置、方法及服务器 |
CN112965930A (zh) * | 2021-05-18 | 2021-06-15 | 中科可控信息产业有限公司 | 访问控制器、访问控制方法、计算机设备及可读存储介质 |
CN112965930B (zh) * | 2021-05-18 | 2021-08-31 | 中科可控信息产业有限公司 | 访问控制器、访问控制方法、计算机设备及可读存储介质 |
CN113872796A (zh) * | 2021-08-26 | 2021-12-31 | 浪潮电子信息产业股份有限公司 | 服务器及其节点设备信息获取方法、装置、设备、介质 |
CN113872796B (zh) * | 2021-08-26 | 2024-04-23 | 浪潮电子信息产业股份有限公司 | 服务器及其节点设备信息获取方法、装置、设备、介质 |
CN114116545A (zh) * | 2021-10-15 | 2022-03-01 | 苏州浪潮智能科技有限公司 | 一种光模块识别调控结构、方法及存储介质 |
CN114116545B (zh) * | 2021-10-15 | 2023-07-18 | 苏州浪潮智能科技有限公司 | 一种光模块识别调控结构、方法及存储介质 |
CN114911740A (zh) * | 2022-06-02 | 2022-08-16 | 中国长城科技集团股份有限公司 | PCIe拆分方法、装置、电子设备及可读存储介质 |
CN114924998A (zh) * | 2022-06-09 | 2022-08-19 | 北京东土科技股份有限公司 | 内存信息读取装置及方法、计算设备主板、设备和介质 |
Also Published As
Publication number | Publication date |
---|---|
CN111813731B (zh) | 2022-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111813731B (zh) | 一种内存信息的读取方法、装置、服务器及介质 | |
CN102081568B (zh) | 多主机板服务器*** | |
CN109144922B (zh) | 数据传输装置及其方法 | |
CN104598402A (zh) | 一种闪存控制器和闪存控制器的控制方法 | |
US10078568B1 (en) | Debugging a computing device | |
US10120702B2 (en) | Platform simulation for management controller development projects | |
CN114153782B (zh) | 数据处理***、方法和存储介质 | |
US20180357193A1 (en) | Computing device and operation method | |
CN111475218A (zh) | 一种服务器的开机方法、服务器及计算机可读存储介质 | |
US8700807B2 (en) | High speed baseboard management controller and transmission method thereof | |
CN104516838A (zh) | 管理路径确定方法及装置 | |
CN111756858B (zh) | 嵌入式设备的远程开发处理***、方法及装置 | |
CN102253845B (zh) | 服务器*** | |
WO2024103829A1 (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
CN108062234B (zh) | 一种通过mailbox协议实现服务器主机访问BMC FLASH的***及方法 | |
CN101169767B (zh) | 访问控制设备及访问控制方法 | |
TWI739853B (zh) | 運算裝置與運作方法 | |
CN109976778B (zh) | 车辆电子产品的软件更新方法与***、上位机及存储介质 | |
CN113535213B (zh) | 一种可编程逻辑器件的固件更新方法及*** | |
CN115934598B (zh) | 节点与用户接口板通信方法、装置、电子设备和存储介质 | |
CN216014148U (zh) | 一种服务器和服务器背板 | |
CN113867835B (zh) | 用于dsp动态加载的装置及方法 | |
CN108346878B (zh) | 一种连接器、服务器及服务器电源切换方法 | |
CN111488175B (zh) | 一种访问控制方法、装置、设备及可读存储介质 | |
CN112257381B (zh) | 一种AXI Crossbar设计电路验证方法和*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |