CN111799172A - 利用肖特基二极管作场板制作的ldmos及其制作方法 - Google Patents

利用肖特基二极管作场板制作的ldmos及其制作方法 Download PDF

Info

Publication number
CN111799172A
CN111799172A CN201910276468.6A CN201910276468A CN111799172A CN 111799172 A CN111799172 A CN 111799172A CN 201910276468 A CN201910276468 A CN 201910276468A CN 111799172 A CN111799172 A CN 111799172A
Authority
CN
China
Prior art keywords
region
schottky diode
drift region
forming
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910276468.6A
Other languages
English (en)
Inventor
林威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
Advanced Semiconductor Manufacturing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Manufacturing Co ltd filed Critical Advanced Semiconductor Manufacturing Co ltd
Priority to CN201910276468.6A priority Critical patent/CN111799172A/zh
Publication of CN111799172A publication Critical patent/CN111799172A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种利用肖特基二极管作场板制作的LDMOS及其制作方法，该方法包括：制备半导体衬底；在半导体衬底内形成N‑漂移区，同时形成肖特基二极管的阴极；在半导体衬底内形成P型注入阱；在P型注入阱与N‑漂移区邻接部分的上表面形成闸极；在N‑漂移区内形成肖特基二极管的保护环；在闸极中靠近N‑漂移区的一侧以及N‑漂移区的上方形成合金阻挡区，合金阻挡区中间开一窗口形成合金区；在合金区上方形成接触孔，同时形成肖特基二极管的阳极。本发明将肖特基二极管嫁接于传统的LDMOS，利用肖特基二极管在漂移区形成的空间电荷区，以优化漂移区特性，减小其尺寸，增加其浓度，获得最小的导通电阻并维持高的击穿电压。

Description

利用肖特基二极管作场板制作的LDMOS及其制作方法
技术领域
本发明属于半导体器件制造领域，尤其涉及一种利用肖特基二极管作场板制作的LDMOS及其制作方法。
背景技术
场板广泛应用于低中高压LDMOS(横向扩散金属氧化物半导体)的制作，场板的主要原理是利用电容的耦合作用来提高BV(击穿电压)，抑制HCI(热载流子效应)以及减小Rdson(导通电阻)。
如图1所示的Contact Field Plate(接触孔场板)LDMOS包括P型注入阱1、N-漂移区2、P+和N+有源区构成的源极3、闸极(Poly)4、合金阻挡层5、N+有源区构成的漏极6和接触孔7，一般应用于中压器件(10V～16V),是一种比较新型的场板技术。如图2所示的接触孔场板LDMOS的等效电路图，闸极与漏级间有N-漂移区的漂移电阻，Contact(接触孔)与漂移区形成的介质电容形成跨接于源极和漏极之间的场板电容，该电容有效地影响电流分布，抑制电流聚集，并改善电场强度。接触孔场板突破了ILD(中间绝缘层)的厚度限制而实现金属场板的延续，能够在某种程度上缓解热载流子效应，有效地抑制电流聚集，从而降低峰值电场，但是仍然缺乏足够的耐压和足够的效率。
发明内容
本发明要解决的技术问题是为了克服现有技术中接触孔场板LDMOS仍然缺乏足够的耐压和效率的缺陷，提供一种利用肖特基二极管作场板制作的LDMOS及其制作方法。
本发明是通过下述技术方案来解决上述技术问题：
本发明一方面提供一种利用肖特基二极管作场板制作LDMOS的方法，包括以下步骤：
步骤S101、制备半导体衬底；
步骤S102、在所述半导体衬底内形成N-漂移区，同时形成肖特基二极管的阴极；
步骤S103、在所述半导体衬底内形成P型注入阱，所述P型注入阱与所述N-漂移区左右相接，形成沟道区域；
步骤S104、在所述P型注入阱与所述N-漂移区邻接部分的上表面形成闸极；
步骤S105、在所述N-漂移区内形成所述肖特基二极管的保护环；
步骤S106、在所述P型注入阱内形成源极，所述源极包括P+有源区和第一N+有源区；
步骤S107、在所述N-漂移区内形成漏极，所述漏极包括第二N+有源区；
步骤S108、在所述闸极中靠近所述N-漂移区的一侧以及所述N-漂移区的上方形成合金阻挡区，所述合金阻挡区中间开一窗口，所述窗口区域形成合金区；
步骤S109、在所述合金区上方形成接触孔，同时形成所述肖特基二极管的阳极；
步骤S110、在所述源极、所述漏极、所述闸极和所述接触孔区域分别引出电极引线。
优选地，所述合金阻挡区由合金阻挡层光刻工艺形成。
优选地，所述接触孔由接触孔层光刻工艺形成。
本发明另一方面提供一种利用肖特基二极管作场板制作的LDMOS，其利用如上所述的方法制作而成，包括：
半导体衬底；
位于所述半导体衬底中的P型注入阱和N-漂移区，所述N-漂移区同时也是肖特基二极管的阴极；
位于所述P型注入阱中的源极，所述源极包括P+有源区和第一N+有源区；
位于所述N-漂移区中的漏极，所述漏极包括第二N+有源区；
位于所述P型注入阱和所述N-漂移区上方的闸极；
位于所述N-漂移区中的所述肖特基二极管的保护环；
位于所述闸极中靠近所述N-漂移区的一侧以及所述N-漂移区的上方的合金阻挡区，以及位于所述合金阻挡区中间的合金区；
位于所述合金区上方的接触孔，所述接触孔同时也是所述肖特基二极管的阳极；
与所述源极、所述漏极、所述闸极和所述接触孔电连接的电极引线。
优选地，所述合金阻挡区由合金阻挡层光刻工艺形成。
优选地，所述接触孔由接触孔层光刻工艺形成。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：利用高压肖特基二极管开启电压低、击穿电压高的优势，将其嫁接于传统的LDMOS，利用肖特基二极管在漂移区形成的空间电荷区，以优化漂移区特性，减小其尺寸，增加其浓度，从而获得最小的导通电阻并维持高的击穿电压。
附图说明
图1为现有技术中接触孔场板LDMOS的结构框图。
图2为现有技术中接触孔场板LDMOS的等效电路图。
图3为本发明实施例1的利用肖特基二极管作场板制作LDMOS的方法流程图。
图4为本发明实施例1的利用肖特基二极管作场板制作LDMOS的方法与肖特基二极管制作方法效果对比图。
图5为本发明实施例2的利用肖特基二极管作场板制作的LDMOS的结构框图。
图6为本发明实施例2的利用肖特基二极管作场板制作的LDMOS的等效电路图。
附图标记说明：
1—P型注入阱 2—N-漂移区 3—源极
4—闸极 5—合金阻挡层 6—漏极
7—接触孔 8—合金区 9—肖特基二极管保护环
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供了一种利用肖特基二极管作场板制作LDMOS的方法，图3示意了该制作方法的流程，图4示意了该制作方法与肖特基二极管制作方法的效果对比。如图3所示，利用肖特基二极管作场板制作LDMOS的方法包括以下步骤：
步骤S101、制备半导体衬底。
步骤S102、在所述半导体衬底内形成N-漂移区，同时形成高压肖特基二极管的阴极。
步骤S103、在所述半导体衬底内形成P型注入阱，所述P型注入阱与所述N-漂移区左右相接，形成沟道区域。
此时，LDMOS的制作效果如图4所示的A-1部分，肖特基二极管的制作效果如图4所示的B-1部分。
步骤S104、在所述P型注入阱与所述N-漂移区邻接部分的上表面形成闸极。
此时，LDMOS的制作效果如图4所示的A-2部分，肖特基二极管的制作效果如图4所示的B-2部分。
步骤S105、在所述N-漂移区内形成所述肖特基二极管的保护环。
P型保护环与N-漂移区互相作用，在N型区域形成空间电荷区，从而增加击穿电压。
步骤S106、在所述P型注入阱内形成源极，所述源极包括P+有源区和第一N+有源区。
步骤S107、在所述N-漂移区内形成漏极，所述漏极包括第二N+有源区。
此时，LDMOS的制作效果如图4所示的A-3部分，肖特基二极管的制作效果如图4所示的B-3部分。
步骤S108、在所述闸极中靠近所述N-漂移区的一侧以及所述N-漂移区的上方形成合金阻挡区，所述合金阻挡区中间开一窗口，所述窗口区域形成合金区；
本实施例中，所述合金阻挡区由合金阻挡层光刻工艺形成。
此时，LDMOS的制作效果如图4所示的A-4部分，肖特基二极管的制作效果如图4所示的B-4部分。
步骤S109、在所述合金区上方形成接触孔，同时形成所述肖特基二极管的阳极；
本实施例中，所述接触孔由接触孔层光刻工艺形成。
步骤S110、在所述源极、所述漏极、所述闸极和所述接触孔上分别引出电极引线，形成金属连接。
此时，LDMOS的制作效果如图4所示的A-5部分，肖特基二极管的制作效果如图4所示的B-5部分。
本实施例的制作方法利用N-漂移区构成肖特基二极管的阴极、利用接触孔构成肖特基二极管的阳极、再加上N-漂移区中的P-环构成肖特基二极管的保护环，将高压肖特基二极管嫁接于传统的LDMOS，利用肖特基二极管在漂移区形成的空间电荷区，以优化漂移区特性。可以减小漂移区尺寸，或者增加漂移区浓度到击穿电压及可靠性要求，以获得最小的导通电阻并维持高的击穿电压。
实施例2
本实施例提供一种利用肖特基二极管作场板制作的LDMOS，其利用实施例1的方法制作而成，如图5所示，该LDMOS包括：
半导体衬底；
位于所述半导体衬底中的P型注入阱1和N-漂移区2，所述N-漂移区2同时也是高压肖特基二极管的阴极；
位于所述P型注入阱中的源极3，所述源极包括P+有源区和第一N+有源区；
位于所述N-漂移区1中的漏极6，所述漏极6包括第二N+有源区；
位于所述P型注入阱1和所述N-漂移区2上方的闸极4；
位于所述N-漂移区2中的所述高压肖特基二极管的保护环9；
位于所述闸极4中靠近所述N-漂移区2的一侧以及所述N-漂移区2的上方的合金阻挡区5，以及位于所述合金阻挡区5中间的合金区8；
位于所述合金区上方的接触孔7，所述接触孔7同时也是肖特基二极管的阳极；
与所述源极3、所述漏极6、所述闸极4和所述接触孔7电连接的电极引线。
高压肖特基二极管在Analog IC(模拟集成电路)工艺制造中被广泛使用，其主要优势是开启电压低，击穿电压高，很适合与双极性晶体管搭配使用，作为双极性晶体管饱和状态下的保护器件。
本实施例的利用肖特基二极管作场板制作的LDMOS，将高压肖特基二极管嫁接于传统的LDMOS中，如图6所示的肖特基二极管作场板的LDMOS的等效电路图，闸极与漏级间有N-漂移区的漂移电阻，跨接于源极和漏极之间的肖特基二极管，作为场板与漂移区并联，其阳极或短接或悬浮，可以在LDMOS施加正向工作电压时，减小Rdson，在LDMOS施加反向工作电压时，分担大部分电压，以提高维持BV。本实施例的LDMOS利用肖特基二极管在漂移区形成的空间电荷区，以优化漂移区特性，或减小尺寸，或增加浓度，以获得最小的导通电阻并维持高的击穿电压。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (6)

1.一种利用肖特基二极管作场板制作LDMOS的方法，其特征在于，包括以下步骤：
步骤S101、制备半导体衬底；
步骤S102、在所述半导体衬底内形成N-漂移区，同时形成肖特基二极管的阴极；
步骤S103、在所述半导体衬底内形成P型注入阱，所述P型注入阱与所述N-漂移区左右相接，形成沟道区域；
步骤S104、在所述P型注入阱与所述N-漂移区邻接部分的上表面形成闸极；
步骤S105、在所述N-漂移区内形成所述肖特基二极管的保护环；
步骤S106、在所述P型注入阱内形成源极，所述源极包括P+有源区和第一N+有源区；
步骤S107、在所述N-漂移区内形成漏极，所述漏极包括第二N+有源区；
步骤S108、在所述闸极中靠近所述N-漂移区的一侧以及所述N-漂移区的上方形成合金阻挡区，所述合金阻挡区中间开一窗口，所述窗口区域形成合金区；
步骤S109、在所述合金区上方形成接触孔，同时形成所述肖特基二极管的阳极；
步骤S110、在所述源极、所述漏极、所述闸极和所述接触孔区域分别引出电极引线。
2.如权利要求1所述的方法，其特征在于，所述合金阻挡区由合金阻挡层光刻工艺形成。
3.如权利要求1所述的方法，其特征在于，所述接触孔由接触孔层光刻工艺形成。
4.一种利用肖特基二极管作场板制作的LDMOS，其特征在于，利用权利要求1～3中任意一项的方法制作而成，包括：
半导体衬底；
位于所述半导体衬底中的P型注入阱和N-漂移区，所述N-漂移区同时也是肖特基二极管的阴极；
位于所述P型注入阱中的源极，所述源极包括P+有源区和第一N+有源区；
位于所述N-漂移区中的漏极，所述漏极包括第二N+有源区；
位于所述P型注入阱和所述N-漂移区上方的闸极；
位于所述N-漂移区中的所述肖特基二极管的保护环；
位于所述闸极中靠近所述N-漂移区的一侧以及所述N-漂移区的上方的合金阻挡区，以及位于所述合金阻挡区中间的合金区；
位于所述合金区上方的接触孔，所述接触孔同时也是所述肖特基二极管的阳极；
与所述源极、所述漏极、所述闸极和所述接触孔电连接的电极引线。
5.如权利要求4所述的LDMOS，其特征在于，所述合金阻挡区由合金阻挡层光刻工艺形成。
6.如权利要求4所述的LDMOS，其特征在于，所述接触孔由接触孔层光刻工艺形成。
CN201910276468.6A 2019-04-08 2019-04-08 利用肖特基二极管作场板制作的ldmos及其制作方法 Pending CN111799172A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910276468.6A CN111799172A (zh) 2019-04-08 2019-04-08 利用肖特基二极管作场板制作的ldmos及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910276468.6A CN111799172A (zh) 2019-04-08 2019-04-08 利用肖特基二极管作场板制作的ldmos及其制作方法

Publications (1)

Publication Number Publication Date
CN111799172A true CN111799172A (zh) 2020-10-20

Family

ID=72805056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910276468.6A Pending CN111799172A (zh) 2019-04-08 2019-04-08 利用肖特基二极管作场板制作的ldmos及其制作方法

Country Status (1)

Country Link
CN (1) CN111799172A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0380340A2 (en) * 1989-01-25 1990-08-01 Cree Research, Inc. Silicon carbide Schottky diode and method of making same
US5895260A (en) * 1996-03-29 1999-04-20 Motorola, Inc. Method of fabricating semiconductor devices and the devices
TW200636993A (en) * 2005-04-06 2006-10-16 Win Semiconductors Corp A field effect transistor with novel field-plate structure
CN102005452A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 高电压半导体器件中的集成肖特基二极管
CN102315280A (zh) * 2010-07-08 2012-01-11 英特赛尔美国股份有限公司 具有合并的场板和保护环的肖特基二极管
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
CN104769715A (zh) * 2012-07-31 2015-07-08 硅联纳半导体(美国)有限公司 共用衬底上的功率裝置集成
CN106783851A (zh) * 2017-01-19 2017-05-31 北京世纪金光半导体有限公司 集成肖特基二极管的SiCJFET器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0380340A2 (en) * 1989-01-25 1990-08-01 Cree Research, Inc. Silicon carbide Schottky diode and method of making same
US5895260A (en) * 1996-03-29 1999-04-20 Motorola, Inc. Method of fabricating semiconductor devices and the devices
TW200636993A (en) * 2005-04-06 2006-10-16 Win Semiconductors Corp A field effect transistor with novel field-plate structure
CN102005452A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 高电压半导体器件中的集成肖特基二极管
CN102315280A (zh) * 2010-07-08 2012-01-11 英特赛尔美国股份有限公司 具有合并的场板和保护环的肖特基二极管
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
CN104769715A (zh) * 2012-07-31 2015-07-08 硅联纳半导体(美国)有限公司 共用衬底上的功率裝置集成
CN106783851A (zh) * 2017-01-19 2017-05-31 北京世纪金光半导体有限公司 集成肖特基二极管的SiCJFET器件及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIN WEI ET AL.: "Effect of contact field plate on hot-carrier-induced on-resistance degradation in n-Drain extended MOS transistors", 《2017 INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS)》 *

Similar Documents

Publication Publication Date Title
US7777278B2 (en) Lateral semiconductor component with a drift zone having at least one field electrode
JP4180800B2 (ja) オン抵抗が低減されたスーパー自己整列トレンチｄｍｏｓｆｅｔ
CN110190113B (zh) 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管
US10593813B2 (en) Vertical rectifier with added intermediate region
US7799626B2 (en) Lateral DMOS device structure and fabrication method therefor
US20140001512A1 (en) Semiconductor Device and Power Conversion Apparatus Using the Same
US20160181391A1 (en) Diode structures with controlled injection efficiency for fast switching
US10886370B2 (en) Semiconductor device including silicon carbide body and method of manufacturing
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
WO2020151088A1 (zh) 一种极低反向恢复电荷超结功率vdmos
CN108807541B (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
CN108258039B (zh) 电导率调制漏极延伸mosfet
CN114784108B (zh) 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
US11355592B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
WO2016101134A1 (zh) 一种双向mos型器件及其制造方法
US6864535B2 (en) Controllable semiconductor switching element that blocks in both directions
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
CN116314335A (zh) 一种沟槽型mosfet器件的制造方法
CN115483291A (zh) 一种集成tmbs的集成电路芯片及其制备方法
CN111799172A (zh) 利用肖特基二极管作场板制作的ldmos及其制作方法
CN101707205A (zh) 一种具有倾斜表面漂移区的横向功率晶体管
US11004839B1 (en) Trench power MOSFET with integrated-schottky in non-active area
CN110867375B (zh) Ldmos器件及其制作方法
CN111146285B (zh) 半导体功率晶体管及其制造方法
CN112768521B (zh) 横向双扩散金属氧化物半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233

Applicant after: SHANGHAI ADVANCED SEMICONDUCTO

Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233

Applicant before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210830

Address after: 201306 No. 600, Yunshui Road, Lingang xinpian District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Shanghai Jita Semiconductor Co.,Ltd.

Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233

Applicant before: SHANGHAI ADVANCED SEMICONDUCTO

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201020