CN111786546A - 功率模块驱动***及控制方法 - Google Patents

Abstract

本发明提出一种功率模块驱动***及控制方法。该驱动***包括：主节点：数量为一，包括第一处理器，第二处理器；所述第一处理器被配置为产生功率驱动信号，第二处理器被配置为接收第一处理器产生的功率驱动信号，对其编码并发送；从节点单元：可与主节点进行数据通信，包括至少一个从节点，每个从节点均包括第三处理器和功率模块；第三处理器被配置为获取第二处理器编码发送的功率驱动信号，对其解码执行后，发给功率模块。该控制方法基于单光纤环网通信，改进信息传输方案实现功率模块的驱动控制，有效降低故障率，提高信息传输效率，利于高频化发展。

Description

功率模块驱动***及控制方法

技术领域

本发明属于电力电子控制领域，尤其涉及一种功率模块驱动***及控制方法。

背景技术

变流器是一种复杂的电力电子设备,其技术涉及电力电子技术、电子技术、控制技术、结构设计、电气设计等多学科,是一种多学科交叉产品。功率模块是变流器的核心部件,主要起到交流变直流或是直流变交流的重要作用，在变流器中承载高压电流的开关变换功能。

目前变流器的功率模块的驱动多采用纯模拟电路的方式实现，功率模块接收主控***信号，给驱动器提供控制信号；驱动器被动的接收控制信号指令并检测驱动故障、传递故障信息，以此实现功率模块的驱动控制。为提高信号控制的稳定性，现有功率模块多采用光纤通信来传输驱动和反馈信号，该通信方式尽管解决了抗干扰问题，但仍存在数据传输量低、驱动***故障率高，信息传输中同步控制、故障检测处理等可靠性低，以及信息传输效率低的问题，不符合大数据的设备健康管理趋势。

发明内容

本发明的目的在于提供一种功率模块驱动***及控制方法，该驱动***及控制方法基于单光纤环网通信，改进数据通信方案实现功率模块的驱动控制，有效降低故障率，提高信息传输效率，利于高频化发展。

为了实现上述目的，本发明提供了一种功率模块驱动***，包括

主节点：数量为一，包括第一处理器，第二处理器；所述第一处理器被配置为产生功率驱动信号，第二处理器被配置为接收第一处理器产生的功率驱动信号，对其编码并发送；

从节点单元：可与主节点进行数据通信，包括至少一个从节点，每个从节点均包括第三处理器和功率模块；第三处理器被配置为获取第二处理器编码发送的功率驱动信号，对其解码执行后，发给功率模块。

优选地，所述第一处理器的数量与从节点数量对应，每个第一处理器对应产生一个从节点功率模块的功率驱动信号，可传递至对应从节点的功率模块。

优选地，第二处理器包括中断模块，用于产生中断信号，所述第一处理器根据中断信号产生功率驱动信号，并将其发送至第二处理器。

优选地，所述主节点进一步包括主节点光纤接收接口及主节点光纤发射接口；

所述从节点进一步包括从节点光纤接收接口及从节点光纤发射接口；

若从节点数量为一：

则所述主节点光纤发射接口与从节点光纤接收接口连接，从节点光纤发射接口与主节点光纤接收接口连接；

若从节点数量为多个：

所述从节点单元包括首从节点、尾从节点和中间从节点，主节点光纤发射接口与首从节点光纤接收接口连接，首从节点光纤发射接口与和其相邻的中间从节点光纤接收接口连接；主节点光纤接收接口与尾从节点光纤发射接口连接，尾从节点光纤接收接口与和其相邻的中间从节点光纤发射接口连接；所述中间从节点光纤发射接口依次与相邻的中间从节点光纤接收接口连接。

优选地，所述第三处理器进一步被配置为：获取与其连接的前一节点传输的功率驱动信号，提取所述第三处理器所在从节点功率模块的功率驱动信号并解码，后加入自身的反馈信息，发送至与其相邻的下一节点。

优选地，所述第二处理器进一步被配置为获取第三处理器传输的数据信息，对其解码，并发送至第一处理器。

本发明还提供了一种功率模块驱动控制方法，该方法包括：

主节点第一处理器进行功率模块PWM调制算法的计算，产生功率驱动信号，发送给第二处理器；第二处理器接收功率驱动信号，对其编码并发送给从节点第三处理器；所述第三处理器接收功率驱动信号，对其解码，下发给功率模块，用于功率模块的驱动控制。

优选地，所述主节点与从节点单元之间通过光纤实现数据通信；

所述从节点单元内的从节点与从节点之间通过光纤实现数据通信；

所述数据通信采用曼彻斯特编码，其数据帧包括主节点收发标志位、所有从节点收发信息和数据收发校验位。

优选地，主节点第一处理器的数量与从节点数量对应，所述第一处理器产生功率驱动信号，发送至第二处理器，存入对应的从节点收发信息数据段中，并形成数据收发标志位，第二处理器进行编码发送。

优选地，若从节点数量为多个：

首从节点的第三处理器接收到第二处理器传输的功率驱动信号后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至相邻中间从节点；

中间从节点的第三处理器接收数据后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至下一个相邻从节点；

尾从节点的第三处理器接收数据后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至主节点；

主节点第二处理器接收数据后，分别从所有的从节点收发信息数据段中提取数据信息并解码，校验无误后，分别发送给对应的第一处理器。

优选地，第二处理器产生中断信号后，第一处理器根据该中断信号产生功率驱动信号，发送给第二处理器，第二处理器接收后编码发送给第三处理器；

第三处理器根据接收到的功率驱动信号产生中断信号，并更新数据帧，在未装载该中断信号前，实时更新功率驱动信号，装载该中断信号后，将功率驱动信号下发至功率模块，控制功率模块的驱动输出；

第三处理器将产生的中断信号编码发送，第二处理器接收该中断信号后，从更新后的数据帧内的所有从节点收发信息数据段中提取数据并解码，分别发送给对应的第一处理器，待第一处理器接收到数据后，根据该数据进行PWM调制计算，更新功率驱动信号。

与现有技术相比，本发明的优点和积极效果在于：

1、本发明中的数据通信采用曼彻斯特编码，且从节点之间的数据通信采用地址自增方式，在接收到主节点第二处理器发出的功率驱动信号后，自动从对应的数据段中提取数据解码，无论从硬件方面还是软件方面，都增加了从节点接入的便捷性和智能化，同时减少了接线，在一定程度上有助于故障率的降低；

2、本发明采用基于从节点的帧内数据段复用方式，提升了信息传输效率，有利于高频化发展。

附图说明

图1为本发明光纤通讯拓扑结构图；

图2为本发明实施例中主、从节点处理器配置结构图；

图3为本发明功率模块的结构示意图；

图4为本发明驱动***的状态机规划图；

图5为本发明驱动***的状态机流程图；

图6为本发明数据帧帧结构示意图；

图7为本发明以PWM参数为信息的信息传输框图；

图8为本发明以PWM参数为信息的信息传输示意图。

具体实施方式

以下，结合附图对本发明的具体实施方式进行进一步的描述。

在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”、“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。

本发明首先提供了一种功率模块驱动***，该***包括：

主节点：数量为一，包括第一处理器，第二处理器；所述第一处理器被配置为产生功率驱动信号，第二处理器被配置为接收第一处理器产生的功率驱动信号，对其编码并发送；

从节点单元：可与主节点进行数据通信，包括至少一个从节点，每个从节点均包括第三处理器和功率模块；第三处理器被配置为获取第二处理器编码发送的功率驱动信号，对其解码执行后，发给功率模块。

所述第一处理器的数量与从节点数量对应，每个第一处理器对应产生一个从节点功率模块的功率驱动信号，可传递至对应从节点的功率模块。参考图1、图2，示例性的，本实施例以主节点采用2个第一处理器，从节点单元采用2个从节点为例，对该***实施方式作出具体说明。所述从节点1的第三处理器采用FPGA1处理器，从节点2的第三处理器采用FPGA2处理器，主节点的第二处理器采用FPGA处理器，主节点2个第一处理器分别采用DSP1、DSP2处理器。参考图3，本发明实施例中，所述功率模块包括由4个桥臂组成的三相逆变单元和斩波单元，以及供电单元、4个驱动单元，所述4个驱动单元分别与4个桥臂内的IGBT开关管相连。所述控制供电单元为110V或24V的直流电源，为驱动单元供电；斩波单元实现直流母线过压斩波功能，用于主电路的过压保护，该功率模块为现有技术，因而不做过多赘述。

第二处理器包括中断模块，用于产生中断信号，所述第一处理器根据中断信号产生功率驱动信号，并将其发送至第二处理器。本实施例中，第二处理器产生的中断信号的频率为5kHz。

进一步的，所述主节点进一步包括主节点光纤接收接口及主节点光纤发射接口；

所述从节点进一步包括从节点光纤接收接口及从节点光纤发射接口；

若从节点数量为一：

则所述主节点光纤发射接口与从节点光纤接收接口连接，从节点光纤发射接口与主节点光纤接收接口连接；

若从节点数量为多个：

所述从节点单元包括首从节点、尾从节点和中间从节点，主节点光纤发射接口与首从节点光纤接收接口连接，首从节点光纤发射接口与和其相邻的中间从节点光纤接收接口连接；主节点光纤接收接口与尾从节点光纤发射接口连接，尾从节点光纤接收接口与和其相邻的中间从节点光纤发射接口连接；所述中间从节点光纤发射接口依次与相邻的中间从节点光纤接收接口连接。参考图2，从节点数量为2个，主节点光纤发射接口与从节点1光纤接收接口连接，从节点1光纤发射接口与从节点2光纤接收接口连接，从节点2光纤发射接口与主节点光纤接收接口，以此形成单环网光纤通信。

所述第三处理器进一步被配置为：获取与其连接的前一节点传输的功率驱动信号，提取第三处理器所在从节点功率模块的功率驱动信号并解码，后加入自身的反馈信息，发送至与其相邻的下一节点。

所述第二处理器进一步被配置为获取第三处理器传输的数据信息，对其解码，并发送至第一处理器。

参考图4、图5，该驱动***状态机规划具体包括上电、初始化、通信建立、待机、正常运行、数据上传、数据下发，掉电等模式状态，具体的：

初始化：主、从节点各自初始化内部变量后，进行参数配置，主节点进行故障自检。

通信建立：固定时间间隔进行通信握手，握手成功后主从节点进行基本信息交互，主节点对从节点的反馈信息进行故障判断。

待机：待机状态为各个状态切换的中枢环节，主节点进入待机状态后，下发配置帧对从节点进行配置，配置完毕后***进入待机通信状态，进一步进行校验、标志位检测等，判断故障，随时接受状态转换标志。

正常运行：待机模式下收到该状态标志位后，主节点进入该状态，对从节点进行配置，配置完成后，***进入正常通信进行数据包下发，下发回传后进行数据校验、故障判断，进一步进行状态判断；仍为该状态，则正常通信循环；状态改变，进行主从节点恢复，满足待机条件进入待机状态，进入待机状态再跳转至其他状态。

数据上传：待机状态下收到数据上传状态标志位后，主节点进入该状态，进行从节点配置，主节点下发数据上传请求，从节点应答并进行数据上传；上传完毕后，自动进入待机状态，此时对数据传输进行校验，有错误可重新请求上传。

数据下发：待机状态下收到数据下发状态标志位后，主节点进入该状态并进行从节点配置，主节点下发数据请求，从节点应答并按要求下发数据，下发完毕后，对数据进行校验，并提示下发情况；掉电后可重新上电，具备恢复模式或者救活模式。

该驱动***采用主从控制方式，由单光纤环网构成通信回路，通过高速串行光纤通信实现主节点与各子节点间的数据交换，从而完成功率模块的驱动，提高了***的可靠性，降低了故障率。

本发明进一步提供一种功率模块驱动控制方法，该方法包括：

主节点第一处理器进行功率模块PWM调制算法的计算，产生功率驱动信号，发送给第二处理器；第二处理器接收功率驱动信号，对其编码并发送给从节点第三处理器；所述第三处理器接收功率驱动信号，对其解码，下发给功率模块，用于功率模块的驱动控制。

进一步的，参考图1、图2，所述主节点与从节点单元之间通过光纤实现数据通信；

所述从节点单元内的从节点与从节点之间通过光纤实现数据通信；

所述数据通信采用曼彻斯特编码，其数据帧包括主节点收发标志位、所有从节点收发信息和数据收发校验位。参考图6，本实施例采用2个从节点，因而每一数据帧包含数据帧包括主节点收发标志位、从节点1收发信息、从节点2收发信息和数据收发校验位4部分。

进一步的，主节点第一处理器的数量与从节点数量对应，所述第一处理器产生功率驱动信号，发送至第二处理器，存入对应的从节点收发信息数据段中，并形成数据收发标志位，第二处理器进行编码发送。本实施例中，采用2个第一处理器DSP1、DSP2，2个从节点，因而具有2个第三处理器FPGA1、FPGA2。所述主节点第一处理器DSP1对从节点1的功率模块进行PWM调制算法的计算，产生功率驱动信号，发送至第二处理器FPGA；所述主节点第一处理器DSP2对从节点2的功率模块进行PWM调制算法的计算，产生功率驱动信号，发送至第二处理器FPGA；FPGA接收2个功率模块的功率驱动信号后，将其分别存入从节点1收发信息及从节点2收发信息的2个数据段中，并形成数据收发标志位，第二处理器FPGA对从节点1收发信息及从节点2收发信息两数据段中的数据信息进行编码发送。

进一步的，若从节点数量为多个：

首从节点的第三处理器接收到第二处理器传输的功率驱动信号后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至相邻中间从节点；

中间从节点的第三处理器接收数据后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至下一个相邻从节点；

尾从节点的第三处理器接收数据后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至主节点；

主节点第二处理器接收数据后，分别从所有的从节点收发信息数据段中提取数据信息并解码，校验无误后，分别发送给对应的第一处理器。

具体的，本实施例中，从节点1的第三处理器FPGA1接收到第二处理器FPGA传输的功率驱动信号后，从从节点1收发信息数据段中提取数据解码并进行数据校验，然后将从节点1的反馈信息载入从节点1收发信息数据段中，更新校验位，更新后的数据帧发送至从节点2。

从节点2的第三处理器FPGA2接收到第二处理器FPGA传输的功率驱动信号后，从从节点2收发信息数据段中提取数据解码并进行数据校验，然后将从节点2的反馈信息载入从节点2收发信息数据段中，更新校验位，更新后的数据帧发送至主节点。

主节点第二处理器FPGA接收数据后，分别从从节点1收发信息、从节点2收发信息数据段中提取数据信息并解码，校验无误后，分别发送给DSP1、DSP2。本实施例中，从节点的第三处理器还具有AD采集、接收驱动单元故障反馈信息、故障处理、快速保护等功能，AD采集主要包括采集所在从节点功率模块的直流电压，直流电流，三相输出电流，斩波单元输出电流，被控电机温度以及供电单元的电压。从节点的第三处理器具有故障自诊断及保护功能，当检测到故障后，可执行故障处理程序，进行快速保护，并将采集和接收的反馈信息等数据信息有选择的编码回传至主节点第二处理器。从节点第三处理器尽量多的进行数据采集，并有选择性的上传，具有自保护和切除功能，配合智能驱动，有利于设备智能诊断的实现，符合基于大数据的设备健康管理的趋势。

从节点收发信息数据段的数据通信协议祥见表1，其中，从节点接收信息(主节点发送信息)中：PWMTPR为PWM周期信息，PWMCMP1、2、3分别为三个IGBT桥臂的PWM调制信息，enPWM为三相逆变器使能标志，enCHP为斩波单元使能标志，CHPTPR为斩波周期信息，CHPCMP为斩波调制信息。从节点发送信息(主节点接收信息)中：Udc为直流母线电压，Idc为直流母线电流，Ia、Ib、Ic分别为三相输出电流，T1、T2、T3分别为从节点功率模块的桥臂1、桥臂2、桥臂3的温度，F_igbt1～8分别为8个IGBT故障反馈信号，INV_numb为从节点编号，Icto为斩波电流。从节点收发信息共有224位，接收和发送无效位进行补零处理。

表1主要数据通信协议表

进一步的，第二处理器产生中断信号后，第一处理器根据该中断信号产生功率驱动信号，发送给第二处理器，第二处理器接收后编码发送给第三处理器；

第三处理器根据接收到的功率驱动信号产生中断信号，并更新数据帧，在未装载该中断信号前，实时更新功率驱动信号，装载该中断信号后，将功率驱动信号下发至功率模块，控制功率模块的驱动输出；

第三处理器将产生的中断信号编码发送，第二处理器接收该中断信号后，从更新后的数据帧内的所有从节点收发信息数据段中提取数据并解码，分别发送给对应的第一处理器，待第一处理器接收到数据后，根据该数据进行PWM调制计算，更新功率驱动信号。

具体的，本实施例中，第一处理器产生的功率驱动信号包括PWM周期信息，第三处理器接收第二处理器编码发送的功率驱动信号后根据自身的计数频率开始计数，计数从0开始，递增计数，当计数值到达PWM周期值时，开始递减计数，到达0后，第三处理器产生中断信号，并更新数据帧。参考图7、图8，以从节点1的功率模块的驱动控制为例：

①主节点第二处理器FPGA持续产生5kHz的中断信号，DSP1根据该中断信号产生功率驱动信号；当检测到第三处理器FPGA1产生的中断信号后，DSP1进行根据FPGA1产生的中断信号进行PWM调制算法计算，生成功率驱动信号。

②DSP1将生成的功率驱动信号发送给FPGA，FPGA接收后编码发送给第三处理器FPGA1。

③第三处理器FPGA1在未装载自身产生的中断信号前，实时更新功率驱动信号，装载自身产生的中断信号后，将功率驱动信号下发至功率模块，控制功率模块的驱动输出。

④第三处理器FPGA1将自身产生的中断信号编码发送。

⑤第二处理器FPGA接收该中断信号后，从从节点1收发信息数据段中提取数据并解码发送，待第一处理器DSP1接收数据后，根据该数据进行PWM调制算法计算，更新功率驱动信号。

进一步的，为提高数据通信的可靠性，所述数据通信进一步还包括数据包丢包及故障数据处理，具体的：从节点单元与主节点之间通过光纤实现数据通信，继续参考图7，从节点1的FPGA1与主节点FPGA之间的光纤网络通信速率为5～20kHz可调，设光纤网络通信速率为20kHz时，则每50us发一包控制数据，PWM调制的开关频率为2kHz，即使倍频工作，也就是开关频率为4kHz时，也可保证FPGA1在装载每次功率驱动信号前，网络通信至少接收5包控制数据，可容许有多包数据丢包，或者校验错误。当开关频率更低，或者不倍频工作时，容错率将进一步提高。

主节点接收的数据主要为AD采集数据，示例性的，当PWM调制算法的执行周期为200us，首先可通过滑动窗口滤波的方法，去最大或最小数据，取剩余数据平均值，当错误数据为被去掉数据时，可自然允许丢包或者校验错误，当错误数据未被去掉时，说明数据还处于正常范围之内，可被接受。另外，还可通过提高通信速率或降低算法执行周期的方法，形成多次通信执行一次算法的情况，进一步提高容错率。

本发明提出的功率模块驱动控制方法，具有较好的控制效果，可有效保证驱动***的可靠、平稳运行，实现功率模块的驱动。

以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例应用于其它领域，但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。

Claims (11)

1.功率模块驱动***，其特征在于：包括：

主节点：数量为一，包括第一处理器，第二处理器；所述第一处理器被配置为产生功率驱动信号，第二处理器被配置为接收第一处理器产生的功率驱动信号，对其编码并发送；

从节点单元：可与主节点进行数据通信，包括至少一个从节点，每个从节点均包括第三处理器和功率模块；第三处理器被配置为获取第二处理器编码发送的功率驱动信号，对其解码执行后，发给功率模块。

2.如权利要求1所述的功率模块驱动***，其特征在于：所述第一处理器的数量与从节点数量对应，每个第一处理器对应产生一个从节点功率模块的功率驱动信号，可传递至对应从节点的功率模块。

3.如权利要求1所述的功率模块驱动***，其特征在于：第二处理器包括中断模块，用于产生中断信号，所述第一处理器根据中断信号产生功率驱动信号，并将其发送至第二处理器。

4.如权利1或2所述的功率模块驱动***，其特征在于：

所述主节点进一步包括主节点光纤接收接口及主节点光纤发射接口；

所述从节点进一步包括从节点光纤接收接口及从节点光纤发射接口；

若从节点数量为一：

则所述主节点光纤发射接口与从节点光纤接收接口连接，从节点光纤发射接口与主节点光纤接收接口连接；

若从节点数量为多个：

所述从节点单元包括首从节点、尾从节点和中间从节点，主节点光纤发射接口与首从节点光纤接收接口连接，首从节点光纤发射接口与和其相邻的中间从节点光纤接收接口连接；主节点光纤接收接口与尾从节点光纤发射接口连接，尾从节点光纤接收接口与和其相邻的中间从节点光纤发射接口连接；所述中间从节点光纤发射接口依次与相邻的中间从节点光纤接收接口连接。

5.如权利要求1所述的功率模块驱动***，其特征在于：所述第三处理器进一步被配置为：获取与其连接的前一节点传输的功率驱动信号，提取所述第三处理器所在从节点功率模块的功率驱动信号并解码，后加入自身的反馈信息，发送至与其相邻的下一节点。

6.如权利要求5所述的功率模块驱动***，其特征在于：所述第二处理器进一步被配置为获取第三处理器传输的数据信息，对其解码，并发送至第一处理器。

7.功率模块驱动控制方法，其特征在于，该方法包括：

主节点第一处理器进行功率模块PWM调制算法的计算，产生功率驱动信号，发送给第二处理器；第二处理器接收功率驱动信号，对其编码并发送给从节点第三处理器；所述第三处理器接收功率驱动信号，对其解码，下发给功率模块，用于功率模块的驱动控制。

8.如权利要求7所述的功率模块驱动控制方法，其特征在于：

所述主节点与从节点单元之间通过光纤实现数据通信；

所述从节点单元内的从节点与从节点之间通过光纤实现数据通信；

所述数据通信采用曼彻斯特编码，其数据帧包括主节点收发标志位、所有从节点收发信息和数据收发校验位。

9.如权利要求8所述的功率模块驱动控制方法，其特征在于：主节点第一处理器的数量与从节点数量对应，所述第一处理器产生功率驱动信号，发送至第二处理器，存入对应的从节点收发信息数据段中，并形成数据收发标志位，第二处理器进行编码发送。

10.如权利要求9所述的功率模块驱动控制方法，其特征在于：

若从节点数量为多个：

首从节点的第三处理器接收到第二处理器传输的功率驱动信号后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至相邻中间从节点；

中间从节点的第三处理器接收数据后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至下一个相邻从节点；

尾从节点的第三处理器接收数据后，从对应的从节点收发信息数据段中提取数据解码并进行数据校验，然后将自身的反馈信息载入该从节点收发信息数据段中，更新校验位，更新后的数据帧发送至主节点；

主节点第二处理器接收数据后，分别从所有的从节点收发信息数据段中提取数据信息并解码，校验无误后，分别发送给对应的第一处理器。

11.如权利要求10所述的功率模块驱动控制方法，其特征在于：

第二处理器产生中断信号后，第一处理器根据该中断信号产生功率驱动信号，发送给第二处理器，第二处理器接收后编码发送给第三处理器；

第三处理器根据接收到的功率驱动信号产生中断信号，并更新数据帧，在未装载该中断信号前，实时更新功率驱动信号，装载该中断信号后，将功率驱动信号下发至功率模块，控制功率模块的驱动输出；

第三处理器将产生的中断信号编码发送，第二处理器接收该中断信号后，从更新后的数据帧内的所有从节点收发信息数据段中提取数据并解码，分别发送给对应的第一处理器，待第一处理器接收到数据后，根据该数据进行PWM调制计算，更新功率驱动信号。

Images