CN104391756A - 基于多通道串行通讯的链式svg故障分级容错处理方法 - Google Patents

Abstract

本发明公开了一种基于多通道串行通讯的链式SVG故障分级容错处理方法，其特征在于，包括，S01,建立三级链式SVG故障容错处理装置；S02，链式SVG单元模块对自身故障的自动检测处理；S03，FPGA对多个链式SVG单元模块故障的并行处理；S04，DSP对故障统一处理；S05，重故障分级容错处理；S06，DSP发生死循环故障处理；S07，供电电源异常故障处理；本发明对基于多通道串行通讯的链式SVG故障进行分级处理，每级处理不同的故障，并进行容错，处理及时，效率高。

Description

基于多通道串行通讯的链式SVG故障分级容错处理方法

技术领域

本发明涉及SVG故障处理领域，尤其涉及一种基于多通道串行通讯的链式SVG故障分级容错方法，及其适用的级联链式功率变换***。

背景技术

中高压级联链式SVG(static var generator)***结构以及各部分协调稳定工作十分复杂。由于级联单元模块数目较多，***出现故障的概率也随之升高。以单元模块举例来说，若发生过压、过温等重故障，若保护不及时，将引起单个模块驱动器件致命性的损坏。若***出现过压过流等重故障，若保护策略不完善，将可能导致较多单元模块以及***其他配件严重损坏，造成重大经济损失。因此，中高压级联链式SVG***的故障保护设计极其重要；

现有技术中，对于链式SVG故障处理一般由中央处理器统一监测处理，监测之后，处理不及时，中央处理器数据处理繁重，容易产生错误。

发明内容

本发明的目的在于提出一种基于多通道串行通讯的链式SVG故障分级容错处理方法，该方法建立三级链式SVG故障容错处理装置，以DSP+FPGA作为核处理芯片，FPGA与多个单元模块利用高可靠串行通讯协议进行通信，采用两根单模光纤相连。将链式SVG***的不同故障类型分三级进行处理，每个等级对应的故障处理权限具有科学合理的优先级。并且充分考虑到DSP可能出现跑飞的故障，失去控制作用，增加了DSP与FPGA的同步握手信号，采用FPGA监测同步握手信号的机制来使得该装置具有容错能力。

一种基于多通道串行通讯的链式SVG故障分级容错处理方法，包括，

S01,建立三级链式SVG故障容错处理装置：三级链式SVG故障容错处理装置包括若干链式SVG单元模块、DSP和FPGA，连接DSP和FPGA，建立链式SVG故障分级容错处理的中央处理器；

FPGA实现多通道串行通讯任务；

FPGA与链式SVG单元模块进行光纤连接，均使用两根单模光纤连接，采用串行通讯协议，完成对单元故障的解码识别； 

FPGA通过数据总线以及IO口与DSP连接，进行命令与数据传输，由DSP实现链式SVG故障统一处理，建立三级故障容错处理装置；

S02，链式SVG单元模块对自身故障的自动检测处理为三级链式SVG故障容错处理装置的第三级：

自身故障的自动检测处理具体包括：链式SVG单元模块对通过光纤接收到的信号进行高低电平时长甄别，时长超过一帧数据时，信号恒为高或低，则为通讯故障； 链式SVG单元模块实时监测母线电压数据，当母线电压数据超过额定值时为单元过压；当监测IGBT工作电流超过额定工作电流时则为驱动故障；当监测IGBT工作温度大于设定温度时则为过温；监测到通讯故障、单元过压、驱动故障和过温，三级保护单元（链式SVG单元模块的保护单元）封锁输出，同时把故障按位形式通过串行光纤传输给第二级进行处理。。

S03，FPGA对多个链式SVG单元模块故障的并行处理位于链式SVG故障容错处理装置第二级：通过串行通讯协议对故障信息进行解码，当串行数据位变为1时则认为数据位的对应位有故障，对所有链式SVG单元模块的故障位检测汇总，任何一个单元故障位为1时，FPGA对故障位进行一帧时间滤波，已保证不是误读，当滤波后故障信息依旧在，对所有链式SVG单元模块发出封锁驱动脉冲命令，同时将故障信息上传至DSP；

S04，主控制器DSP对故障统一处理为链式SVG故障容错处理装置的第一级：FPGA通过IO口（输入输出接口）与DSP连接，设置DSP管脚为中断管脚，当FPGA的IO由低变高时，DSP进入中断，在中断中进行故障信息读取，封锁DSP发送给所有单元的数据，同时控制中间继电器分断SVG入线断路器，并给出报警信号，使故障指示灯闪烁。

S05，重故障分级容错处理：FPGA接收到SVG在运行中发生的***过流、过压故障时，由FPGA首先对装置发出封锁脉冲命令，同时DSP通过重故障中断处理，输出断路器跳闸命令，同时再次对所有单元发出封锁驱动脉冲命令；

S06，DSP发生死循环故障处理：FPGA通过检测DSP实时同步握手信号，判断DSP工作状态，若DSP发生死循环故障时，FPGA将对所有链式SVG单元模块发出封锁驱动脉冲命令并输出断路器跳闸命令；

S07，供电电源异常故障处理： FPGA对UPS和双路220V供电电源进行监测，若监测到供电电源异常，FPGA将对所有链式SVG单元模块发出封锁驱动脉冲命令并输出断路器跳闸命令。

由FPGA实现多通道串行通讯任务，FPGA与每个单元模块均采用两根单模光纤进行交互通讯。其可靠串行通讯协议包括同步码、起始位、地址位、有效信息以及校验位。其中，同步码采用特殊编码用于同步信号检测，且同步码还具有将每帧有效数据隔开的作用。起始位表征数据起始位置，地址位用于区分单元模块物理位置。从链式SVG单元模块输出至FPGA的有效信息包括单元状态以及单元故障自检信息，从FPGA输出至链式SVG单元模块的有效信息包括PWM以及脉冲封锁信号。校验位为CRC循环冗余校验结果。FPGA与单元遵循上述串行通讯协议进行编解码，实现多通道通信，对单元运行状态进行实时监测。

根据本发明的故障处理方法，链式SVG单元模块对自身故障的自检处理位于该故障容错处理装置的第三级，若发生如单元过压、过流、IGBT过温、驱动、通讯故障时，链式SVG单元模块首先自行封锁驱动脉冲，同时将故障信息按协议上传至主控制器FPGA。

根据本发明的故障处理方法，主控制器FPGA对多个单元模块故障的并行处理位于该故障容错处理装置的第二级，通过串行通讯协议对故障信息进行解码，确定对应单元发生故障时，首先对SVG***中所有链式SVG单元模块发出封锁驱动脉冲命令，同时将此故障信息上传至DSP。

主控制器DSP对故障统一处理位于该故障容错处理装置的第一级，FPGA将故障信号传输至DSP，DSP进入重故障中断处理，输出断路器跳闸命令同时再次对所有链式SVG单元模块发出封锁驱动脉冲命令。此外，DSP通过总线从FPGA读取并记录具体故障信息，用于人机界面故障查询。

主控制器FPGA检测到SVG在运行中发生的***过流、过压故障等，由FPGA首先对装置发出封锁脉冲命令，同时DSP进入重故障中断处理，发出跳闸命令同时再次对所有链式SVG单元模块发出封锁驱动脉冲命令。

主控制器FPGA通过检测DSP实时同步握手信号，判断DSP工作状态，若DSP跑飞时，FPGA检测到同步信号丢失后，将对所有单元模块发出封锁驱动脉冲命令并发出断路器跳闸命令。由于DSP可能存在跑飞状态，当DSP跑飞后，整个***将处于失控状态。由于DSP处于故障处理的第一级，DSP跑飞后将无法处理任何故障，因此添加FPGA对DSP的同步握手十分必要。FPGA此时可替代DSP，变为故障处理的第一级，具有封锁脉冲和跳闸权限。此处添加的同步握手机制，使得该故障处理装置具备容错能力，也大大提高了装置的可靠性。

主控制器FPGA对UPS以及供电电源进行监测，若监测到供电电源异常，FPGA将对所有单元模块发出封锁驱动脉冲命令并发出断路器跳闸命令。

与现有技术相比，本发明包括以下有益效果：

1、由于链式SVG中由于单元数量多，故障率高，本发明对基于多通道串行通讯的链式SVG故障进行分级处理，每级处理不同的故障，并进行容错，处理及时，效率高，同时重故障、DSP发生死循环、供电电源异常均进行了分级容错处理，能够分级容错处理各种故障，故障处理效率高，分级处理响应速度快；SVG单元、FPGA、DSP分级协作，故障处理分级清楚，处理响应策略简单效率高，FPGA、DSP协同控制作为本发明链式SVG故障分级容错处理装置的中央处理器，将故障处理分流，不同的故障处理动作明确，故障容错处理准确性高。

2、，第三级保护在单元故障产生时能及时对故障进行处理。

3、第三级故障处理减轻了中央处理器二级，一级的其他功能处理时间。

4、第二级的故障汇总分类使如干单元故障顺序排列，故障类型与位置清晰，二级保护使所有单元脉冲都能同时封锁，不会使设置产生连锁损坏。

5、第一级的统一处理以及连接液晶屏显示使用户知道设备的运行状态和故障信息。

附图说明

图1是本发明基于多通道串行通讯的链式SVG故障分级容错处理方法流程图；

图2三级链式SVG故障容错处理装置示意图；

图3是串行通讯协议示意图；

图4是10KV链式SVG拓扑结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细描述。

以10KV 每相12 链级联链式SVG***为例，给出本发明具体实施方式示例。

如图1所示，一种基于多通道串行通讯的链式SVG故障分级容错处理方法，包括以下步骤，

S01,建立三级链式SVG故障容错处理装置：三级链式SVG故障容错处理装置包括若干链式SVG单元模块、DSP和FPGA，三级链式SVG故障容错处理装置如图2所示，连接DSP和FPGA，建立链式SVG故障分级容错处理的中央处理器；

FPGA实现多通道串行通讯任务；

FPGA与链式SVG单元模块进行光纤连接，均使用两根单模光纤连接，采用串行通讯协议，完成对单元故障的解码识别； 

FPGA通过数据总线以及IO口与DSP连接，进行命令与数据传输，由DSP实现链式SVG故障统一处理，建立三级故障容错处理装置；

S02，链式SVG单元模块对自身故障的自动检测处理为三级链式SVG故障容错处理装置的第三级：

自身故障的自动检测处理具体包括：链式SVG单元模块对通过光纤接收到的信号进行高低电平时长甄别，时长超过一帧数据时，信号恒为高或低，则为通讯故障； 链式SVG单元模块实时监测母线电压数据，当母线电压数据超过额定值时为单元过压；当监测IGBT工作电流超过额定工作电流时则为驱动故障；当监测IGBT工作温度大于设定温度时则为过温；监测到通讯故障、单元过压、驱动故障和过温，三级保护单元（链式SVG单元模块的保护单元）封锁输出，同时把故障按位形式通过串行光纤传输给第二级进行处理。

S03，FPGA对多个链式SVG单元模块故障的并行处理位于链式SVG故障容错处理装置第二级：通过串行通讯协议对故障信息进行解码，当串行数据位变为1时则认为数据位的对应位有故障，对所有链式SVG单元模块的故障位检测汇总，任何一个单元故障位为1时，FPGA对故障位进行一帧时间滤波，已保证不是误读，当滤波后故障信息依旧在，对所有链式SVG单元模块发出封锁驱动脉冲命令，同时将故障信息上传至DSP；

S04，主控制器DSP对故障统一处理为链式SVG故障容错处理装置的第一级：FPGA通过IO口与DSP连接，设置DSP管脚为中断管脚，当FPGA的IO由低变高时，DSP进入中断，在中断中进行故障信息读取，封锁DSP发送给所有单元的数据，同时控制中间继电器分断SVG入线断路器，并给出报警信号，使故障指示灯闪烁。

S05，重故障分级容错处理：FPGA接收到SVG在运行中发生的***过流、过压故障时，由FPGA首先对装置发出封锁脉冲命令，同时DSP通过重故障中断处理，输出断路器跳闸命令，同时再次对所有单元发出封锁驱动脉冲命令；

S06，DSP发生死循环故障处理：FPGA通过检测DSP实时同步握手信号，判断DSP工作状态，若DSP发生死循环故障时，FPGA将对所有链式SVG单元模块发出封锁驱动脉冲命令并输出断路器跳闸命令；

S07，供电电源异常故障处理： FPGA对UPS和双路220V供电电源进行监测，若监测到供电电源异常，FPGA将对所有链式SVG单元模块发出封锁驱动脉冲命令并输出断路器跳闸命令。

由FPGA实现多通道串行通讯任务，FPGA与每个单元模块均采用两根单模光纤进行交互通讯。如图3所示，其可靠串行通讯协议包括同步码、起始位、地址位、有效信息以及校验位。其中，同步码可采用特殊编码用于同步信号检测，且同步码还具有将每帧有效数据隔开的作用。起始位表征数据起始位置，地址位用于区分单元模块物理位置。从链式SVG单元模块输出至FPGA的有效信息包括单元状态以及单元故障自检信息，从FPGA输出至链式SVG单元模块的有效信息包括PWM以及脉冲封锁信号。校验位为CRC循环冗余校验结果。FPGA与单元遵循上述串行通讯协议进行编解码，实现多通道通信，对单元运行状态进行实时监测。

10KV级联链式SVG***其基本拓扑结构如图4所示，每相由12个独立的H桥单元模块串联构成。主控制器以DSP+FPGA为核处理器，其中DSP选用TI F28335，FPGA选用Altera EP3C25F484，单元模块控制器中采用EP3C35Q240作为核芯片。如本例中，三相共有36个单元模块，因此主控制器与单元模块共采用36*2=72根单模光纤相连，一共形成36路串行通信通道。DSP与FPGA直接采用数据与地址总线相连，此外还增加了同步握手信号以及重故障中断硬件连线。主控器FPGA与单元模块的通讯格式按照如图3的通讯格式，从单元模块发送至FPGA数据格式为：取十六进制数据bc52作为同步码，连续发送两个16bit bc52进行同步；设置4bit地址位，用于区分单元位置；有效信息中包含8bit单元电压，4bit故障状态为，每bit分别代表过压、过流、过温、驱动故障；校验位共包含16bit的CRC冗余校验码。

从主控FPGA发送至单元模块的数据格式为：取十六进制数据bc52作为同步码，连续发送两个16bit bc52进行同步；设置4bit地址位，用于区分单元位置；有效信息共12bit，每4bit分别代表上桥壁IGBT驱动信号、下桥壁IGBT驱动信号、单元封锁信号；校验位共包含16bit的CRC冗余校验码。

按照上述通讯协议约定，上下行数据每一个数据帧包含64bit，设置其传输速率为10M，因此传输每一个数据帧的时间为12.8us。

假设在***运行过程中，举例A相第3个单元发生直流母线过压故障。在单元模块控制板判断到A3过压故障后，首先封锁A3单元的驱动脉冲，同时将该故障信息上传至主控。主控FPGA通过解码获知A3单元过压故障，在排除误判等因素确定故障信息后，将对***所有单元发出脉冲封锁命令。同时主控FPGA通过硬件连线将该故障输出至DSP故障中断引脚，DSP在进入故障中断后首先发出跳闸断电和脉冲封锁命令，随后进入故障查询阶段。通过地址与数据总线向FPGA查询对应故障单元信息，并对故障信息进行滤波后存储，便于人机界面显示。同时FPGA对所有单元故障信息的处理是并行机制，因此任一单元或多个单元同时故障，均不会影响FPGA的准确判断。

上述设置将单元模块故障自检设定在故障处理的第三级，将主控制器FPGA设定在故障处理的第二级，将主控制器DSP设定在故障处理的第一级。因此，在对单元模块故障的处理时，本故障处理装置严格按照分级顺序动作。

然而链式SVG运行过程中除单元故障外，还可能会出现许多***级故障，常规的故障如过压、过流故障，其他配件如变压器、风机、CT/PT故障等等，均属于***级故障。当主控制器FPGA检测到***故障时，由FPGA首先对装置发出封锁脉冲命令，同时DSP进重故障中断，发出跳闸命令同时再次对所有单元发出封锁驱动脉冲命令。以此来实现对***级故障的处理与保护。

为防止DSP出现跑飞导致***失控，主控制器FPGA与DSP之间设置硬件连线，DSP输出固定频率的同步信号至FPGA，FPGA通过检测DSP实时同步握手信号，判断DSP运行状态，若DSP跑飞时，FPGA将检测到同步信号丢失后，对所有单元模块发出封锁驱动脉冲命令并发出断路器跳闸命令。此时FPGA替代DSP，变为故障处理的第一级，具有封锁脉冲和跳闸断电权限。

为防止主控制器供电电源出现异常掉电或者供电不稳等故障，导致FPGA与DSP均无法正常运行，进而***失控。利用FPGA工作频率高，对信号电平变化沿检测反应灵敏的特点，采用FPGA对主控制器（FPGA+DSP）供电电源进行监控，若监测到供电电源异常，FPGA将对所有单元模块发出封锁驱动脉冲命令以及切断断路器跳闸命令。

本领域内的技术人员可以对本发明进行改动或变型的设计但不脱离本发明的思想和范围。因此，如果本发明的这些修改和变型属于本发明权利要求及其等同的技术范围之内，则本发明也意图包含这些改动和变型在内。

Claims (3)

1.一种基于多通道串行通讯的链式SVG故障分级容错处理方法，其特征在于， 包括，

S01,建立三级链式SVG故障容错处理装置：连接DSP和FPGA，建立链式SVG故障分级容错处理的中央处理器；

所述FPGA用于实现多通道串行通讯任务；

所述FPGA与链式SVG单元模块进行光纤连接，采用串行通讯协议，完成对单元故障的解码识别；

FPGA通过数据总线和IO口与DSP连接，进行命令与数据传输，故障由FPGA汇总分类传输给DSP，由DSP实现链式SVG故障动作；

S02，链式SVG单元模块对自身故障的自动检测处理为所述三级链式SVG故障容错处理装置的第三级：

所述自身故障的自动检测处理具体包括：链式SVG单元模块对通过光纤接收到的信号进行高低电平时长甄别，时长超过一帧数据时，信号恒为高或低，则为通讯故障；链式SVG单元模块实时监测母线电压数据，当母线电压数据超过额定值时为单元过压；当监测IGBT工作电流超过额定工作电流时则为驱动故障；当监测IGBT工作温度大于设定温度时则为过温；监测到所述通讯故障、单元过压、驱动故障和过温时，三级保护单元封锁输出，同时把故障按位形式通过串行光纤传输给第二级进行处理；

S03，FPGA对多个链式SVG单元模块故障的并行处理位于链式SVG故障容错处理装置第二级：通过串行通讯协议对故障信息进行解码，当串行数据位变为1时则判定所述数据位的对应位有故障，对所有链式SVG单元模块的故障位检测汇总，任何一个单元故障位为1时，FPGA对所述故障位进行一帧时间滤波，当滤波后故障信息依旧在，对所有链式SVG单元模块发出封锁驱动脉冲命令，将所述故障信息上传至DSP；

S04，DSP对故障统一处理为所述链式SVG故障容错处理装置的第一级：FPGA通过IO口与DSP连接，设置DSP管脚为中断管脚，当FPGA的IO由低变高时，DSP进入中断，在中断中进行故障信息读取，封锁DSP发送给所有单元的数据，同时控制中间继电器分断SVG入线断路器，并给出报警信号；

S05，重故障分级容错处理：FPGA接收到SVG在运行中发生的***过流、过压故障时，由FPGA首先对装置发出封锁脉冲命令，同时DSP通过重故障中断处理，输出断路器跳闸命令，同时再次对所有单元发出封锁驱动脉冲命令；

S06，DSP发生死循环故障处理：FPGA通过检测DSP实时同步握手信号，判断DSP工作状态，若DSP发生死循环故障时，FPGA将对所有链式SVG单元模块发出封锁驱动脉冲命令并输出断路器跳闸命令；

S07，供电电源异常故障处理： FPGA对UPS和双路220V供电电源进行监测，若监测到供电电源异常，FPGA将对所有链式SVG单元模块发出封锁驱动脉冲命令并输出断路器跳闸命令。

2.根据权利要求1所述的一种基于多通道串行通讯的链式SVG故障分级容错处理方法，其特征在于， 

S01所述串行通讯协议包括同步码、起始位、地址位、有效信息以及校验位；所述同步码采用特殊编码用于同步信号检测，所述同步码将每帧有效数据隔开；所述起始位表征数据起始位置，地址位用于区分单元模块物理位置；从链式SVG单元模块输出至FPGA的有效信息包括单元状态以及单元故障自检信息，从FPGA输出至链式SVG单元模块的有效信息包括PWM以及脉冲封锁信号；校验位为CRC循环冗余校验结果；

FPGA与链式SVG单元模块遵循串行通讯协议进行编解码，实现多通道通信，对单元运行状态进行实时监测。

3.根据权利要求1所述的一种基于多通道串行通讯的链式SVG故障分级容错处理方法，其特征在于， S01所述FPGA与若干链式SVG单元模块进行光纤连接，均使用两根单模光纤连接。