CN111736058B - 适用于芯片测试***的测试平台 - Google Patents
适用于芯片测试***的测试平台 Download PDFInfo
- Publication number
- CN111736058B CN111736058B CN202010557687.4A CN202010557687A CN111736058B CN 111736058 B CN111736058 B CN 111736058B CN 202010557687 A CN202010557687 A CN 202010557687A CN 111736058 B CN111736058 B CN 111736058B
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- circuit
- tested
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 138
- 239000000523 sample Substances 0.000 claims abstract description 18
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000005259 measurement Methods 0.000 description 11
- 230000001413 cellular effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000001179 sorption measurement Methods 0.000 description 8
- 238000004804 winding Methods 0.000 description 6
- 238000005457 optimization Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 210000003437 trachea Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种适用于芯片测试***的测试平台,包括:承片台,其上设置待测试芯片;至少一测试座,装设于所述承片台上;转接板,电性连接于所述测试座及测试电路;其中,所述待测芯片根据驱动信号进行动作后,所述测试座通过探针或键合线电性连接于所述待测芯片,所述测试电路通过所述转接板采集测量所述待测芯片的电性能参数。
Description
技术领域
本发明属于半导体器件测试技术领域,具体地说,特别涉及一种适用于芯片测试***的测试平台。
背景技术
半导体器件的芯片内部为多元胞并联结构,现有的测试平台往往是将芯片压接到管壳或进行封装后再测试,各元胞的阴极和阳极连接在同一电极上外电路连接,测试得到的是所有元胞总电压电流特性。但由于工艺不均匀性以及封装的非对称性,不同元胞之间的电流并不是均匀分配的,元胞纵向结构和横向分布对外特性的影响相互耦合在一起,无法准确判断失效时的内部机理。
因此,亟需开发一种克服上述缺陷的适用于芯片测试***的测试平台。
发明内容
针对上述问题,本发明提供一种一种适用于芯片测试***的测试平台,其中,包括:
承片台,其上设置待测试芯片;
至少一测试座,装设于所述承片台上;
转接板,电性连接于所述测试座及测试电路;
其中,所述待测芯片根据驱动信号进行动作后,所述测试座通过探针或键合线电性连接于所述待测芯片,所述测试电路通过所述转接板采集测量所述待测芯片的电性能参数。
上述的测试平台,其中,所述承片台包括:
下台板;
上台板,通过至少一支撑件装设于所述下台板上;
承片单元,装设于所述下台板上且位于所述上台板及所述下台板之间。
上述的测试平台,其中,所述承片单元包括:
底座,装设于所述下台板上;
内承片单元,装设于所述底座上;
外承片单元,装设于所述内承片单元上;
加热单元,所述内承片单元包括第一部分及第二部分,所述第二部分通过连接件装设于所述第一部分上,所述第一部分及第二部分之间具有间隙,加热单元设置与所述间隙中。
上述的测试平台,其中,所述第二部分的顶部开设有凹槽。
上述的测试平台,其中,所述第二部分的中心部开设有至少一吸附孔,所述吸附孔通过气管连接气泵。
上述的测试平台,其中,还包括:
图像采集单元,实时采集所述待测芯片的图像信息;
图像显示单元,电性连接与所述图像采集单元,所述图像显示单元接收并显示所述图像信息。
上述的测试平台,其中,还包括驱动板,电性连接于所述待测芯片,所述驱动板输出所述驱动信号。
上述的测试平台,其中,所述待测芯片包括至少一元胞,所述转接板包括:
至少一电路调整模块,一一对应地电性连接于所述元胞,所述电路调整模块用以调整所述元胞与所述测试电路的连接方式;
至少一电流放大模块,一一对应地电性连接于所述电路调整模块,所述电流放大模块还电性连接于所述测试电路,所述测试电路通过所述电路调整模块及所述电流放大模块对应地采集获取所述元胞的电性能参数。
上述的测试平台,其中,所述电流放大模块为线圈,所述线圈的一端电性连接于所述电路调整模块,所述线圈的另一端电性连接于所述测试电路,所述线圈分两层布设于所述转接板上。
上述的测试平台,其中,所述电路调整模块为电容、电阻及电感中的一者或组合。
综上所述,本发明相对于现有技术其功效在于,本发明的测试平台可以实现多单元并联结构芯片的元胞级别测试,可以直接测试芯片中的单个或多个元胞。具有多个单元并联结构的芯片优化可以从两个角度进行,一是单个元胞掺杂及结构的优化,二是整个芯片上元胞的横向分布优化。而元胞级别测试不再受到封装的限制,可以将元胞纵向结构特性和横向分布特性解耦,从而使测试结果对芯片优化具有更直接的指导意义。
本平台集成了转接板和驱动板,结合承片台和测试座等结构,十分便利得实现了芯片元胞与外部测试电路连接,且可以将整个外部测试电路布置在上下台板之间,减小整体杂散参数。同时,转接板中的电路调整模块可以灵活调整部分测试电路,绕圈的布线结构也解决了元胞测试中的小电流测量问题,使得该平台非常适合于芯片的元胞级别测试,增强了平台的适用性。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明测试平台的结构示意图;
图2为承片台的结构示意图;
图3为承片台第二部分的结构示意图;
图4为转接板与元胞连接的示意图;
图5为转接板布线的结构示意图。
其中,附图标记为;
承片台:1;
下台板:11;
上台板:12;
承片单元:13;
支撑件:14;
底座:131;
内承片单元:132;
第一部分:1321
第二部分:1322
外承片单元:133;
加热单元:134;
测试座:2;
转接板:3;
电路调整模块:31;
电流放大模块:32;
驱动板:4;
凹槽:n;
吸附孔:K;
气管: G;
螺母:LM;
螺柱:LZ;
螺孔:LK;
测量孔:CK;
图像采集单元:5;
图像显示单元:6;
测试电路:T。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等,均为开放性的用语,即意指包含但不限于。
关于本文中的“多个”包括“两个”及“两个以上”。
请参照图1,图1为本发明测试平台的结构示意图。如图1所示,本发明的适用于芯片测试***的测试平台包括:承片台1、至少一测试座2及转接板3;承片台1其上设置待测试芯片;至少一测试座2装设于所述承片台1上;转接板3电性连接于所述测试座2及测试电路T;其中,所述待测芯片根据驱动信号进行动作后,所述测试座2通过探针或键合线电性连接于所述待测芯片,所述测试电路T通过所述转接板采集所述待测芯片的电性能参数。其中,在本实施例中,承片1台用于放置待测芯片、驱动板4和转接板3,待测芯片上的单个或多个元胞可以通过探针或者键合线的方式连接到转接板3,再从转接板3 引线接入测试电路T。
转接板3起到了连接待测芯片与测试电路T的作用,在多元胞测试时,多个元胞的电极可以分别引出到转接板3,再从转接板接入测试电路T,这样可以单独测量各元胞的电流。同时,通过改变转接板上连接的元器件可以灵活调整测试电路,比如多元胞测量时,在回路中加入不平衡电感、电阻,模拟实际电流并不均匀分配的过程。另外,转接板也有信号传输功能,可以对经过转接板各节点的电位、电流进行测量,并输出测量结果。
在本发明的一实施例中,测试座2为探针座,探针座吸附在上台板上12,可以多维度灵活调整探针位置,采用探针方式连接,探针座用于固定探针,并在探针接触电极时给针尖施加压力,保证针尖与电极的接触。
请参照图2及图3,图2为承片台的结构示意图,图3为承片台第二部分的的结构示意图。如图2及图3所示,所述承片台1包括:下台板11、上台板 12及承片单元13;上台板12通过至少一支撑件14装设于所述下台板上11;承片单元13装设于所述下台板11上且位于所述上台板12及所述下台板11之间。
需要说明的是,在本实施例中,为了减小测试平台对测试电路的影响,需要尽可能减小换流回路的杂散电感,因此优选的将承片单元13及转接板3集中在上、下台板之间,使得待测芯片与转接板集中在上、下台板之间,减小整体回路面积,紧凑型的布置可以减小回路杂散电感。
在本发明的另一实施例中,测试平台包括驱动板4,驱动板4电性连接于所述待测芯片,所述驱动板4输出所述驱动信号,本发明的测试平台也可将将承片单元13、驱动板4及转接板3集中在上、下台板之间,从而更进一步地减小整体回路面积,紧凑型的布置可以减小回路杂散电感。
进一步地,所述承片单元13包括:底座131、内承片单元132、外承片单元133及加热单元134;底座131装设于所述下台板11上,其中,在本实施例中,底座131用于将内外承片单元与下台板11连接,材料选用绝缘材料;内承片单元132装设于所述底座131上;外承片单元133装设于所述内承片单元132 上;所述内承片单元132包括第一部分1321及第二部分1322,所述第二部分 1322通过连接件135装设于所述第一部分1321上,所述第一部分1321及第二部分1322之间具有间隙,加热单元134设置与所述间隙中,第一部分1321及第二部分1322等电位,第一部分1321及第二部分1322材料为金属导电材料,加热单元134用于加热待测芯片,从而使得本测试平台可以在不同温度下进行实验测试,其中在本实施例中,以加热单元134为加热片对待测芯片进行加热为较佳的实施方式,但本发明并不以此为限。
再进一步地,所述第二部分1322的顶部开设有凹槽n,其中,上半部分顶部用于放置芯片,通过凹槽的设计使得第二部分可兼容四英寸和六英寸的待测芯片;第一部分与底座和外承片单元连接,第一部分1321上设置有螺柱LZ,通过螺柱LZ可以从引出承片台电位。
其中,在本实施例中,所述第二部分1322的中心部开设有至少一吸附孔K,所述吸附孔K通过气管G连接气泵,具体地说,第二部分1322的中心处设置为真空吸附孔,在上面放置芯片时,真空吸附孔通过气管G与气泵连接,使待测芯片阳极金属层与内承片单元紧密接触,保持等电位。
另外,外承片单元133与第二部分1322通过螺母LM固定连接,材料选用绝缘材料。外承片单元133的顶部开设与驱动板及转接板相匹配的螺孔LK,用于固定驱动板4和转接板3。
又进一步地,测试平台还包括:图像采集单元5和图像显示单元6,图像采集单元5实时采集所述待测芯片的图像信息;图像显示单元6电性连接与所述图像采集单元5,所述图像显示单元6接收并显示所述图像信息。
具体地说,在本实施例中,图像采集单元5为显微镜,图像显示单元6为显示器,为了保证探针或键合线与元胞电极连接的准确性,需要借助显微镜及显示器。显示器还可以用于观察实验过程中待测芯片的表面状态。
请参照图4及图5图4为转接板与元胞连接的示意图;图5为转接板布线的结构示意图。如图4及图5所示,所述待测芯片包括至少一元胞,所述转接板3包括:至少一电路调整模块31及至少一电流放大模块32,至少一电路调整模块31一一对应地电性连接于所述元胞,所述电路调整模块31用以调整所述元胞与所述测试电路T的连接方式;至少一电流放大模块32一一对应地电性连接于所述电路调整模块31,所述电流放大模块32还电性连接于所述测试电路T,所述测试电路T通过所述电路调整模块31及所述电流放大模块32对应地采集获取所述元胞的电性能参数。
其中,所述电流放大模块31为线圈,所述线圈的一端电性连接于所述电路调整模块,所述线圈的另一端电性连接于所述测试电路,所述线圈分两层布设于所述转接板上,图5中的虚线部分和实线部分组成线圈,虚线部分和实线部分分别代表两个部分处于不同层。在回路中,电流放大模块对电流没有放大作用,但在测试过程中,可以使得电流测量结果为实际值的数倍,实现对小电流的测量,减小测试过程中噪声的影响,提高测试结果准确性。
其中,所述电路调整模块32为导线、电容、电阻及电感中的一者或组合。
需要说明的是,对上述转接板中的电流测量功能进一步详细说明。
在进行测试时,往往需要对被测芯片的阳阴极电压、阳阴极电流、门极电流、门极电压等外特性进行测试。需要特殊说明的是电流的测量,该测试***是针对元胞级别测试,电压测量与普通测试差别不大,但由于器件是多元胞并联结构,单元胞测试时回路电流较小,往往只在几安培至几十安培量级。电流测量可以采用罗氏线圈、霍尔传感器、分流电阻器等方式,分流电阻器响应快,但需要将电阻接入电路,在检测高频电流时不可避免地会影响被测波形。而罗氏线圈响应速度可以基本满足半导体器件测试需求,适合测量高频电流信号,但测量小电流时误差较大,且会引入干扰信号。
为了解决电流测量问题,可以在转接板中增加绕圈布线的结构。以图5所示实施例对该结构进行详细描述。图5中所画为转接板电流测量部分的布线示意图,芯片的阴极和门极通过键合线或者探针引出到转接板,在转接板中将走线设计成绕圈的结构,该部分走线一端与芯片连接,另一端与主回路相连。实际测试时,用罗氏线圈穿过测量孔CK,即可测得5倍实际电流,使测量结果更加精准,并减小干扰信号的影响。当然绕圈布线的圈数可以根据实际测试电流大小而定,实施例中的圈数适用于实际电流为10安左右量级时的情况。
转接板有以下三个功能:
1、实现芯片和测试电路的电性连接;
2、通过改变转接板上连接的元器件可以灵活调整测试电路;
3、通过绕圈布线结构,增加小电流测量功能;
下面以多元胞并联时表现芯片、转接板、测试电路三者之间连接关系的框图,对转接板功能进行详细介绍。
转接板包括电路调整模块和电流电流放大模块,两者为串联连接关系,转接板一侧通过元胞连接端口连接芯片上的元胞,另一侧连接测试电路。
电流电流放大模块没有特殊的元器件,只是增加了绕圈布线的结构,该结构在电路中可视为导线,即电路调整模块与测试电路实际等效于直接短路连接。电路调整模块可以接入不同参数的电容、电阻或电感,特别的,通常接入电阻和电感元件。电路调整模块若不接入元器件,即两端直接短路,那么相当于直接实现了芯片和测试电路的短路连接;若电路调整模块接入元器件,且每个调整模块元器件参数相同,则该模块模拟了平衡条件下管壳和回路的杂散参数;若每个电路调整模块接入的元器件参数不相同,则模拟了非平衡条件下,由于在芯片上位置不同导致各个元胞引出时不同的杂散参数。每个元胞连接端口都配有电路调整模块和电流电流放大模块,元胞连接端口个数不限于2个。
以下通过一具体实施例说明本发明测试平台的工作流程如下:
以GCT芯片的开通关断测试为例。首先,确保元胞与测试电路连接良好,可以通过显微镜观察探针表面接触状况,借用万用表等设备检查回路连接状况。然后驱动板上电,使芯片处于稳定的初始状态。驱动上电后若一切正常,测试电路开始上电,随后由驱动板输出开通和关断信号,控制GCT芯片在开通,并导通一段时间后关断。测试过程中,可以用罗氏线圈通过转接板的测量孔测量各元胞的电流,同时也可以用其他测量设备测量阳极电压、门极电压等参数,并输入示波器观测。测试过程中,还可以通过显微镜及显示器套件,记录被测元胞表面状态的变化。最后主回路下电,驱动下电,测试结束。
综上所述,本发明的测试平台可以实现多单元并联结构芯片的元胞级别测试,使得元胞级别测试不再受到封装的限制,可以将元胞纵向结构特性和横向分布特性解耦,从而使测试结果对芯片优化具有更直接的指导意义。同时,本平台集成了转接板和驱动板,结合承片台和测试座等结构,十分便利得实现了芯片元胞与外部测试电路连接,且可以将整个外部测试电路布置在上下台板之间,减小整体杂散参数。另外,转接板中的电路调整模块可以灵活调整部分测试电路,绕圈的布线结构也解决了元胞测试中的小电流测量问题,使得该平台非常适合于芯片的元胞级别测试,增强了平台的适用性。
尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种适用于芯片测试***的测试平台,其特征在于,包括:
承片台,其上设置待测试芯片;
至少一测试座,装设于所述承片台上;
转接板,电性连接于所述测试座及测试电路;
其中,所述待测试 芯片根据驱动信号进行动作后,所述测试座通过探针或键合线电性连接于所述待测试 芯片,所述测试电路通过所述转接板采集测量所述待测试 芯片的电性能参数;
所述待测试 芯片包括至少一元胞,所述转接板包括:至少一电路调整模块,一一对应地电性连接于所述元胞,所述电路调整模块用以调整所述元胞与所述测试电路的连接方式。
2.如权利要求1所述的测试平台,其特征在于,所述承片台包括:
下台板;
上台板,通过至少一支撑件装设于所述下台板上;
承片单元,装设于所述下台板上且位于所述上台板及所述下台板之间。
3.如权利要求2所述的测试平台,其特征在于,所述承片单元包括:
底座,装设于所述下台板上;
内承片单元,装设于所述底座上;
外承片单元,装设于所述内承片单元上;
加热单元,所述内承片单元包括第一部分及第二部分,所述第二部分通过连接件装设于所述第一部分上,所述第一部分及第二部分之间具有间隙,加热单元设置于所述间隙中。
4.如权利要求3所述的测试平台,其特征在于,所述第二部分的顶部开设有凹槽。
5.如权利要求3所述的测试平台,其特征在于,所述第二部分的中心部开设有至少一吸附孔,所述吸附孔通过气管连接气泵。
6.如权利要求1-5中任一项所述的测试平台,其特征在于,还包括:
图像采集单元,实时采集所述待测试 芯片的图像信息;
图像显示单元,电性连接于所述图像采集单元,所述图像显示单元接收并显示所述图像信息。
7.如权利要求1-5中任一项所述的测试平台,其特征在于,还包括驱动板,电性连接于所述待测试 芯片,所述驱动板输出所述驱动信号。
8.如权利要求6所述的测试平台,其特征在于,所述转接板还包括:
至少一电流放大模块,一一对应地电性连接于所述电路调整模块,所述电流放大模块还电性连接于所述测试电路,所述测试电路通过所述电路调整模块及所述电流放大模块对应地采集获取所述元胞的电性能参数。
9.如权利要求8所述的测试平台,其特征在于,所述电流放大模块为线圈,所述线圈的一端电性连接于所述电路调整模块,所述线圈的另一端电性连接于所述测试电路,所述线圈分两层布设于所述转接板上。
10.如权利要求8所述的测试平台,其特征在于,所述电路调整模块为电容、电阻及电感中的一者或组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010557687.4A CN111736058B (zh) | 2020-06-18 | 2020-06-18 | 适用于芯片测试***的测试平台 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010557687.4A CN111736058B (zh) | 2020-06-18 | 2020-06-18 | 适用于芯片测试***的测试平台 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111736058A CN111736058A (zh) | 2020-10-02 |
CN111736058B true CN111736058B (zh) | 2021-08-10 |
Family
ID=72649715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010557687.4A Active CN111736058B (zh) | 2020-06-18 | 2020-06-18 | 适用于芯片测试***的测试平台 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111736058B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112684317B (zh) * | 2020-12-08 | 2022-08-05 | 清华大学 | 一种压接式半导体芯片测试平台及测试方法 |
CN115236483A (zh) * | 2022-06-17 | 2022-10-25 | 长鑫存储技术有限公司 | 一种测试设备、失效分析方法和测试*** |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104614658A (zh) * | 2015-01-28 | 2015-05-13 | 山东华翼微电子技术股份有限公司 | 利用多通道探针卡对高频芯片晶圆测试的方法 |
CN204832267U (zh) * | 2015-08-14 | 2015-12-02 | 万高(杭州)科技有限公司 | 一种芯片测试平台 |
CN106291301A (zh) * | 2015-06-08 | 2017-01-04 | 京元电子股份有限公司 | 半导体组件压力测试装置及其测试设备 |
CN108627753A (zh) * | 2018-05-11 | 2018-10-09 | 西安交通大学 | 一种基于米勒平台时延的igbt在线状态监测方法与测量*** |
KR101959484B1 (ko) * | 2018-10-17 | 2019-03-18 | 주식회사 아이프리시전 | 마이크로 led 특성 측정 장치 및 그 측정 방법 |
CN110018405A (zh) * | 2018-01-04 | 2019-07-16 | 京元电子股份有限公司 | 半导体元件测试载盘及其测试装置与设备 |
CN110927546A (zh) * | 2018-09-20 | 2020-03-27 | 清华大学 | 一种晶闸管元胞特性测试方法 |
CN110954803A (zh) * | 2019-11-21 | 2020-04-03 | 合肥科威尔电源***股份有限公司 | 一种半导体器件测试***及其测试方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8614787B2 (en) * | 2010-05-12 | 2013-12-24 | Intermolecular, Inc. | High throughput quantum efficiency combinatorial characterization tool and method for combinatorial solar test substrates |
-
2020
- 2020-06-18 CN CN202010557687.4A patent/CN111736058B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104614658A (zh) * | 2015-01-28 | 2015-05-13 | 山东华翼微电子技术股份有限公司 | 利用多通道探针卡对高频芯片晶圆测试的方法 |
CN106291301A (zh) * | 2015-06-08 | 2017-01-04 | 京元电子股份有限公司 | 半导体组件压力测试装置及其测试设备 |
CN204832267U (zh) * | 2015-08-14 | 2015-12-02 | 万高(杭州)科技有限公司 | 一种芯片测试平台 |
CN110018405A (zh) * | 2018-01-04 | 2019-07-16 | 京元电子股份有限公司 | 半导体元件测试载盘及其测试装置与设备 |
CN108627753A (zh) * | 2018-05-11 | 2018-10-09 | 西安交通大学 | 一种基于米勒平台时延的igbt在线状态监测方法与测量*** |
CN110927546A (zh) * | 2018-09-20 | 2020-03-27 | 清华大学 | 一种晶闸管元胞特性测试方法 |
KR101959484B1 (ko) * | 2018-10-17 | 2019-03-18 | 주식회사 아이프리시전 | 마이크로 led 특성 측정 장치 및 그 측정 방법 |
CN110954803A (zh) * | 2019-11-21 | 2020-04-03 | 合肥科威尔电源***股份有限公司 | 一种半导体器件测试***及其测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111736058A (zh) | 2020-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2546668B1 (en) | Probe apparatus | |
CN111736058B (zh) | 适用于芯片测试***的测试平台 | |
US8159245B2 (en) | Holding member for inspection, inspection device and inspecting method | |
JP2014025761A (ja) | プローブカード、及び検査装置 | |
KR20110086046A (ko) | 정전 척의 검사방법 및 정전 척 장치 | |
EP1788401A1 (en) | Method and apparatus for testing electrical characteristics of object under test | |
CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
CN212965280U (zh) | 适用于芯片测试***的测试平台 | |
CN117517914A (zh) | 背漏极mosfet晶圆动态参数测试结构及方法 | |
US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
US7355431B2 (en) | Test arrangement including anisotropic conductive film for testing power module | |
CN113341360B (zh) | 用于芯片测试的射频校准装置及其校准方法 | |
CN214427506U (zh) | 一种pcb级电流传感器 | |
CN114076860B (zh) | 一种用于半桥型功率模块的电压检测装置 | |
CN203037746U (zh) | 用于两单元73毫米功率器件模块电容的测试装置 | |
CN221303459U (zh) | 非标封装dc-dc转换器的电参数测试电路及测试夹具 | |
JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
US20220113346A1 (en) | Testing an integrated capacitor | |
CN217385596U (zh) | 一种多路igbt动态测试夹具 | |
CN212693958U (zh) | 一种霍尔芯片老化测试装置 | |
US20230207401A1 (en) | Analog sense points for measuring circuit die | |
CN217116490U (zh) | 一种pcb板及探针卡 | |
CN213041950U (zh) | 可配置的半导体器件i-v特性测试装置 | |
CN113156216B (zh) | 用于半桥模块寄生电感校准测试的测试装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |