CN113341360B - 用于芯片测试的射频校准装置及其校准方法 - Google Patents

用于芯片测试的射频校准装置及其校准方法 Download PDF

Info

Publication number
CN113341360B
CN113341360B CN202110597170.2A CN202110597170A CN113341360B CN 113341360 B CN113341360 B CN 113341360B CN 202110597170 A CN202110597170 A CN 202110597170A CN 113341360 B CN113341360 B CN 113341360B
Authority
CN
China
Prior art keywords
test
interface
radio frequency
test interface
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110597170.2A
Other languages
English (en)
Other versions
CN113341360A (zh
Inventor
康承乾
陈谷颖
卢旭坤
袁俊
辜诗涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Leadyo Ic Testing Co ltd
Original Assignee
Guangdong Leadyo Ic Testing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Leadyo Ic Testing Co ltd filed Critical Guangdong Leadyo Ic Testing Co ltd
Priority to CN202110597170.2A priority Critical patent/CN113341360B/zh
Publication of CN113341360A publication Critical patent/CN113341360A/zh
Application granted granted Critical
Publication of CN113341360B publication Critical patent/CN113341360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种用于芯片测试的射频校准装置及其校准方法，用于测量测试机至探针之间的校准值，其中射频校准装置包括第一基板和第一电路板。第一基板包括多个第一下接触盘和与多个第一下接触盘对应导通的多个第一上接触盘，多个第一下接触盘被配置为与各探针对应接触。多个第一上接触盘焊接在第一电路板，第一电路板设置有多个第一测试接口，多个第一测试接口分别与多个第一上接触盘电性连接，多个第一测试接口被配置为与测试机或测试仪器连接。本发明射频校准装置采用简单结构即可完成测量，有效降低制作成本，还能减少***误差。

Description

用于芯片测试的射频校准装置及其校准方法
技术领域
本发明涉及射频测量技术领域，尤其涉及一种用于芯片测试的射频校准装置及其校准方法。
背景技术
通常在射频芯片的测试前，需要对射频通路进行校准。然而现有的校准方式由于仪器的外接线缆均为同轴线缆，因此校准的层次仅仅能达到测试机接口到承载板(LoadBoard)的水平。并未考虑到承载板中射频走线、夹具及其探针的性能对射频通路的影响，尤其是探针在不同频点下的驻波比的很大差异对于测试的准确度有很大的影响。对此，在一些高端射频芯片的测试中，常常需要采用更高端的配套承载板与探针来减少影响，但效果并不理想，***引起的较大且无法估计的***误差仍未消除，且更换高端测试用具造成的测试成本依旧很大。
发明内容
本发明的目的在于提供一种用于芯片测试的射频校准装置，不仅制作成本低，还能减少***误差。
本发明的另一目的在于提供一种射频校准装置的校准方法，能够减少***误差。
为实现上述目的，本发明提供一种用于芯片测试的射频校准装置，用于测量测试机至探针之间的校准值，其包括：
第一基板，所述第一基板包括多个第一下接触盘和与多个所述第一下接触盘对应导通的多个第一上接触盘，多个所述第一下接触盘被配置为与各探针对应接触；
第一电路板，多个所述第一上接触盘焊接在所述第一电路板，所述第一电路板设置有多个第一测试接口，多个所述第一测试接口分别与多个所述第一上接触盘电性连接，多个所述第一测试接口被配置为与测试机或测试仪器连接。
较佳地，所述第一基板为陶瓷基板，所述陶瓷基板通过制作过孔、抛光减薄、双面覆铜、刻蚀后形成，所述陶瓷基板上的多个过孔处相应地形成有所述第一上接触盘和所述第一下接触盘。
较佳地，所述第一基板的尺寸与待测芯片的尺寸相当。
较佳地，所述第一测试接口为RF线缆接口。
较佳地，所述射频校准装置还包括第二基板，所述第二基板包括第二下接触盘和与所述第二下接触盘对应导通的第二上接触盘，所述第二下接触盘连接有第二测试接口，所述第二上接触盘焊接在所述第一电路板；
所述第一电路板还设有第三测试接口，所述第三测试接口与所述第二上接触盘电性连接；
所述第二测试接口和所述第三测试接口被配置为与测试机或测仪仪器连接。
较佳地，所述射频校准装置还包括第二基板和第二电路板；
所述第二基板包括第二下接触盘和与所述第二下接触盘对应导通的第二上接触盘，所述第二下接触盘连接有第二测试接口，所述第二上接触盘焊接在所述第二电路板；
所述第二电路板设有第三测试接口，所述第三测试接口与所述第二上接触盘电性连接；
所述第二测试接口和所述第三测试接口被配置为与测试机或测仪仪器连接。
较佳地，所述第二测试接口和所述第三测试接口为RF线缆接口。
较佳地，所述第一测试接口、所述第二测试接口、所述第三测试接口以及所述测试机的测试接口相同或者造成大致相同的测试误差。
为了实现上述另一目的，本发明提供一种如上所述的射频校准装置的校准方法，其包括：
将所述射频校准装置连接至探针，多个所述第一测试接口、所述第二测试接口和所述第三测试接口分别连接至测试机或测试仪器；
测试机发送激励至各探针，测量所述第一测试接口的输出信号大小以获取初始校准值；
测试机发送激励至所述第二测试接口和所述第三测试接口之一者，测量所述第二测试接口和所述第三测试接口之另一者的输出信号大小以获取补偿值；
根据所述初始校准值和所述补偿值得到补偿后校准值。
较佳地，所述校准方法还包括利用分类机模拟真实芯片测试的环境去压住所述射频校准装置。
与现有技术相比，本发明射频校准装置将多个与各探针对应接触的第一下接触盘集成在同一第一基板，并通过多个第一上接触盘将第一基板与第一电路板连接，多个第一测试接口分别与对应的第一上接触盘电性连接，形成多个测试通路。在进行射频校准时，将射频校准装置安装在底座(Socket)上，即可将各第一下接触盘与各个探针对应接触，同时将多个第一测试接口分别与测试机或测试仪器连接，当测试机发送激励至各探针时，即可通过与各第一测试接口连接的测试机或测试仪器测量输出数值。由此可知，本发明射频校准装置采用简单结构即可完成测量，有效降低制作成本，还能减少***误差。
附图说明
图1是本发明实施例射频校准装置的结构示意图。
图2是本发明实施例射频校准装置的侧视图。
图3是本发明另一实施例的侧视图。
图4是本发明实施例射频校准装置的校准方法的流程示意图。
具体实施方式
为了详细说明本发明的技术内容、构造特征，以下结合实施方式并配合附图作进一步说明。
在本发明的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为便于描述本发明和简化描述，因而不能理解为对本发明保护内容的限制。
请参阅图1和图2，本发明提供一种用于芯片测试的射频校准装置，用于测量测试机至探针之间的校准值，其包括第一基板1和第一电路板2。第一基板1包括多个第一下接触盘11和与多个第一下接触盘11对应导通的多个第一上接触盘12，多个第一下接触盘11被配置为与各探针对应接触。多个第一上接触盘12焊接在第一电路板2，第一电路板2设置有多个第一测试接口21，多个第一测试接口21分别与多个第一上接触盘12电性连接，多个第一测试接口21被配置为与测试机或测试仪器连接。
本发明射频校准装置将多个与各探针对应接触的第一下接触盘11集成在同一第一基板1，并通过多个第一上接触盘12将第一基板1与第一电路板2连接，多个第一测试接口21分别与对应的第一上接触盘12电性连接，形成多个测试通路。在进行射频校准时，将射频校准装置安装在底座(Socket)上，即可将各第一下接触盘11与各个探针对应接触，同时将多个第一测试接口21分别与测试机或测试仪器连接，当测试机发送激励至各探针时，即可从第一测试接口21测量输出数值。由此可知，本发明射频校准装置采用简单结构即可完成测量，有效降低制作成本，还能减少***误差。
具体地，各探针设置在底座(Socket)上，底座的底部连接有承载板(Load Board)，承载板与各探针导通，且承载板设置有与测试机或测试仪器连接的测试接口。当测试机发送激励至各探针时，从第一测试接口21测量的输出数值涵盖承载板中射频走线、底座及其探针对射频通路造成的误差。
下面，以具体实施例为例并结合附图对本发明射频校准装置进行详细说明。
请参阅图1和图2，在一些实施例中，第一基板1为陶瓷基板，陶瓷基板通过制作过孔、抛光减薄、双面覆铜、刻蚀后形成，陶瓷基板上的多个过孔13处相应地形成有第一上接触盘12和第一下接触盘11。
通过上述技术手段，采用先进的工业制程，较好地将第一上接触盘12和第一下接触盘11配置在第一基板1，能够减少元件间的损耗，使测量更加精确。
在一些实施例中，第一基板1的尺寸与待测芯片的尺寸相当。通过上述技术手段，有利于第一基板1固定在底座的测试区，使各第一下接触盘11更好地与对应的探针接触，更好地达到模拟待测芯片的效果。
在一些实施例中，第一测试接口21为RF线缆接口。通过上述技术手段，有利于减少线材带来的误差，同时增加装置的实用性，可与市面上较多的测试机或测试仪器连接使用。
在一些实施例中，射频校准装置还包括第二基板3，第二基板3包括第二下接触盘31和与第二下接触盘31对应导通的第二上接触盘32，第二下接触盘31连接有第二测试接口33，第二上接触盘32焊接在第一电路板2。第一电路板2还设有第三测试接口22，第三测试接口22与第二上接触盘32电性连接。第二测试接口33和第三测试接口22被配置为与测试机或测仪仪器连接。
在使用过程当中，将测试机或测试仪器分别与第二测试接口33和第三测试接口22连接，当测试机发送激励至第二测试接口33和第三测试接口22之一者，便可测量第二测试接口33和第三测试接口22之另一者的输出信号大小，即可测量出装置的补偿值。
通过上述技术手段，第二测试接口33至第三测试接口22之间构建测量该装置补偿值的通路，通过与测试机或测试仪器连接可直接测量，简单且便捷，提高了测试效率。
另外，第二基板3可采取与第一基板1的形状、材料及大小相似的基板，当然第二基板3也可以与第一基板1结构不一致，在此不作限定。
请参阅图1和图3，在一些实施例中，射频校准装置还包括第二基板3和第二电路板4。第二基板3包括第二下接触盘31和与第二下接触盘31对应导通的第二上接触盘32，第二下接触盘31连接有第二测试接口33，第二上接触盘32焊接在第二电路板4。第二电路板4设有第三测试接口22，第三测试接口22与第二上接触盘32电性连接。第二测试接口33和第三测试接口22被配置为与测试机或测仪仪器连接。
进一步地，第二测试接口33和第三测试接口22为RF线缆接口。通过上述技术手段，有利于减少线材带来的误差，同时增加装置的实用性，可与市面上较多的测试机或测试仪器连接使用。
进一步地，第一测试接口21、第二测试接口33和第三测试接口22相同或者造成大致相同的测试误差。通过上述技术手段，有利于更加准确地利用第二测试接口33、第三测试接口22以及第二基板3等来获取补偿值以补偿射频校准装置自身引起的***误差。
请参阅图4，本发明还提供一种上述射频校准装置的校准方法，其包括以下步骤：
S1、将射频校准装置连接至探针，多个第一测试接口21、第二测试接口33和第三测试接口22分别连接至测试机或测试仪器。
具体地，探针设置在底座(Socket)的测试区中，射频校准装置与测试区连接。底座的底部连接有承载板(Load Board)，承载板与各探针导通，且承载板设置有与测试机或测试仪器连接的测试接口，测试机或测试仪器与承载板的测试接口连接以发送激励。
S2、测试机发送激励至各探针，测量第一测试接口21的输出信号大小以获取初始校准值。
S3、测试机发送激励至第二测试接口33和第三测试接口22之一者，测量第二测试接口33和第三测试接口22之另一者的输出信号大小以获取补偿值。
具体地，补偿值是为了补偿装置自身引起的***误差。
S4、根据初始校准值和补偿值得到补偿后校准值。
具体地，补偿后校准值为初始校准值与补偿值的差值。
通过上述方法，能够快速得出测试机至探针之间的校准值，而且能够利用补偿值对射频校准装置的自身误差进行修正，有利于在低成本下极大改善射频产品测试时的校准。
进一步地，校准方法还包括利用分类机(Handler)模拟真实芯片测试的环境去压住射频校准装置。
通过上述方法，能够达到更好地模拟待测芯片的效果，增加测试的可靠性。
以上所揭露的仅为本发明的较佳实例而已，不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，均属于本发明所涵盖的范围。

Claims (10)

1.一种用于芯片测试的射频校准装置，用于测量测试机至探针之间的校准值，其特征在于，包括：
第一基板，所述第一基板包括多个第一下接触盘和与多个所述第一下接触盘对应导通的多个第一上接触盘，多个所述第一下接触盘被配置为与各探针对应接触；
第一电路板，多个所述第一上接触盘焊接在所述第一电路板，所述第一电路板设置有多个第一测试接口，多个所述第一测试接口分别与多个所述第一上接触盘电性连接，多个所述第一测试接口被配置为与测试机或测试仪器连接；
所述探针设置在底座的测试区中，所述射频校准装置与所述测试区连接，所述底座的底部连接有承载板，所述承载板与各探针导通，且所述承载板设置有与所述测试机或所述测试仪器连接的测试接口，所述测试机或所述测试仪器与所述承载板的测试接口连接以发送激励。
2.如权利要求1所述的射频校准装置，其特征在于，所述第一基板为陶瓷基板，所述陶瓷基板通过制作过孔、抛光减薄、双面覆铜、刻蚀后形成，所述陶瓷基板上的多个过孔处相应地形成有所述第一上接触盘和所述第一下接触盘。
3.如权利要求1所述的射频校准装置，其特征在于，所述第一基板的尺寸与待测芯片的尺寸相当。
4.如权利要求1所述的射频校准装置，其特征在于，所述第一测试接口为RF线缆接口。
5.如权利要求1所述的射频校准装置，其特征在于，
还包括第二基板，所述第二基板包括第二下接触盘和与所述第二下接触盘对应导通的第二上接触盘，所述第二下接触盘连接有第二测试接口，所述第二上接触盘焊接在所述第一电路板；
所述第一电路板还设有第三测试接口，所述第三测试接口与所述第二上接触盘电性连接；
所述第二测试接口和所述第三测试接口被配置为与测试机或测仪仪器连接。
6.如权利要求1所述的射频校准装置，其特征在于，
还包括第二基板和第二电路板；
所述第二基板包括第二下接触盘和与所述第二下接触盘对应导通的第二上接触盘，所述第二下接触盘连接有第二测试接口，所述第二上接触盘焊接在所述第二电路板；
所述第二电路板设有第三测试接口，所述第三测试接口与所述第二上接触盘电性连接；
所述第二测试接口和所述第三测试接口被配置为与测试机或测仪仪器连接。
7.如权利要求5或6所述的射频校准装置，其特征在于，所述第二测试接口和所述第三测试接口为RF线缆接口。
8.如权利要求5或6所述的射频校准装置，其特征在于，所述第一测试接口、所述第二测试接口、所述第三测试接口以及所述测试机的测试接口相同或者造成相同的测试误差。
9.一种如权利要求5或6所述的射频校准装置的校准方法，其特征在于，包括：
将所述射频校准装置连接至探针，多个所述第一测试接口、所述第二测试接口和所述第三测试接口分别连接至测试机或测试仪器；
测试机发送激励至各探针，测量所述第一测试接口的输出信号大小以获取初始校准值；
测试机发送激励至所述第二测试接口和所述第三测试接口之一者，测量所述第二测试接口和所述第三测试接口之另一者的输出信号大小以获取补偿值；
根据所述初始校准值和所述补偿值得到补偿后校准值。
10.如权利要求9所述的射频校准装置的校准方法，其特征在于，还包括：
利用分类机模拟真实芯片测试的环境去压住所述射频校准装置。
CN202110597170.2A 2021-05-28 2021-05-28 用于芯片测试的射频校准装置及其校准方法 Active CN113341360B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110597170.2A CN113341360B (zh) 2021-05-28 2021-05-28 用于芯片测试的射频校准装置及其校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110597170.2A CN113341360B (zh) 2021-05-28 2021-05-28 用于芯片测试的射频校准装置及其校准方法

Publications (2)

Publication Number Publication Date
CN113341360A CN113341360A (zh) 2021-09-03
CN113341360B true CN113341360B (zh) 2023-05-30

Family

ID=77472050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110597170.2A Active CN113341360B (zh) 2021-05-28 2021-05-28 用于芯片测试的射频校准装置及其校准方法

Country Status (1)

Country Link
CN (1) CN113341360B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116466286A (zh) * 2023-02-09 2023-07-21 苏州联讯仪器股份有限公司 一种用于芯片测试的校准***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266267A (zh) * 2007-03-16 2008-09-17 联发科技股份有限公司 用于确定输出到比较器的输入电压值的方法及光驱动电路
CN110572223A (zh) * 2019-10-12 2019-12-13 成都华兴汇明科技有限公司 射频基带一体化终端自动测试***的校准方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7532014B2 (en) * 2006-08-08 2009-05-12 Credence Systems Corporation LRL vector calibration to the end of the probe needles for non-standard probe cards for ATE RF testers
CN103809100B (zh) * 2014-03-07 2016-03-09 上海华虹宏力半导体制造有限公司 晶圆自动测试***
US10345418B2 (en) * 2015-11-20 2019-07-09 Teradyne, Inc. Calibration device for automatic test equipment
CN110299950B (zh) * 2018-03-22 2022-05-06 中兴通讯股份有限公司 一种射频通道校正方法和装置
CN111162154B (zh) * 2020-03-05 2020-12-04 华引芯（武汉）科技有限公司 紫外发光元件及全无机封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266267A (zh) * 2007-03-16 2008-09-17 联发科技股份有限公司 用于确定输出到比较器的输入电压值的方法及光驱动电路
CN110572223A (zh) * 2019-10-12 2019-12-13 成都华兴汇明科技有限公司 射频基带一体化终端自动测试***的校准方法

Also Published As

Publication number Publication date
CN113341360A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
US8907694B2 (en) Wiring board for testing loaded printed circuit board
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
JP2008082734A (ja) 電気的接触装置、高周波測定システムおよび高周波測定方法
CN113341360B (zh) 用于芯片测试的射频校准装置及其校准方法
US20130021052A1 (en) Wafer prober integrated with full-wafer contacter
JP2009270835A (ja) 半導体部品の検査方法及び装置
CN101009268A (zh) 基板及其电测方法
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
US6483331B2 (en) Tester for semiconductor device
US20080061812A1 (en) Component-attach test vehicle
CN115144805A (zh) 一种用于射频开关芯片测试的在线快速校准方法
JP2005315775A (ja) 片面移動式プローブを用いた４端子検査方法及び４端子検査用治具
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
US20050270057A1 (en) Test arrangement including anisotropic conductive film for testing power module
CN217116490U (zh) 一种pcb板及探针卡
JPH1144709A (ja) プローブカード
KR20140120815A (ko) 프로브 조립체 및 프로브 기판
KR20030004474A (ko) 적층 부품의 캘리브레이션용 소자 및 그의 제조 방법과그를 이용한 고주파 특성 측정 방법
US11761983B2 (en) Probe card integrated with a hall sensor
CN217360012U (zh) 一种高密度晶圆测试的探针卡
CN114006661B (zh) 检测装置
CN215728605U (zh) 探测装置
KR20070010972A (ko) 소켓과 컨택터
US20240125881A1 (en) Power calibration adapter, measurement application system, method
CN114745843A (zh) 一种pcb板及探针卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant