CN111724734B - 基于老化制程的硅基oled残影延缓装置及方法 - Google Patents
基于老化制程的硅基oled残影延缓装置及方法 Download PDFInfo
- Publication number
- CN111724734B CN111724734B CN202010609150.8A CN202010609150A CN111724734B CN 111724734 B CN111724734 B CN 111724734B CN 202010609150 A CN202010609150 A CN 202010609150A CN 111724734 B CN111724734 B CN 111724734B
- Authority
- CN
- China
- Prior art keywords
- aging
- silicon
- oled
- relay
- based oled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种基于老化制程的硅基OLED残影延缓装置及方法，方法包括：老化阶段1：FPGA向硅基OLED发送视频信号，同时PMIC向电源引脚VDDP施加老化正电压，向电源引脚COM施加老化负电压；老化阶段2：FPG停止向硅基OLED发送视频信号，依次执行如下操作：操作1)控制OLED正偏；操作2)控制硅基OLED反偏；操作3)控制硅基OLED关闭；将操作1)、操作2)及操作3)定义为老化小循环，在操作3)结束后，进入操作1)，当老化小循环的执行次数达到次数阈值一后，进入老化阶段1；将老化阶段1及老化阶段2定义为老化大循环，老化大循环的执行次数达到次数阈值二，则硅基OLED的老化制成结束。使像素驱动电路的MOS处于连续变化的高压差，降低Vgs迟滞效应，从延缓残影效果。
Description
技术领域
本发明属于OLED器件技术领域，更具体地，本发明涉及一种基于老化制程的硅基OLED残影延缓装置及方法。
背景技术
硅基OLED是一种新型显示屏幕，其具有更高亮度、更高对比度。可以很好的使用在VR、AR设备里面。考虑TFT滞回效应以及OLED器件结构寿命、劣化，在高亮度应用场景下，产品显示一段时间后，再切换到低亮画面，人眼会看到很严重的残影现象，影响产品性能。
发明内容
本发明提供一种基于老化制程的硅基OLED残影延缓装置，旨在延缓硅基OLED残影现象的出现。
为了实现上述目的，本发明采取的技术方案为：一种基于老化制程的硅基OLED残影延缓装置，所述装置包括：
与硅基OLED通讯连接的FPGA，PMIC与老化控制电路连接，老化控制电路与硅基OLED的电源引脚连接，其中，老化控制电路如图2所示，该老化控制电路包括：
继电器K1及驱动继电器K1的MOSFET管Q1，Q1的栅极与FPGA连接，继电器K1的两个常开触点与硅基OLEDD的电源引脚VDDP-IN、VDDP-OUT连接；
继电器K2及驱动继电器K2的MOSFET管Q2，Q2的栅极与FPGA连接，继电器K2的两个常开触点与硅基OLED的电源引脚AVDD5-IN、AVDD5-OUT连接；
继电器K3及驱动继电器K3的MOSFET管Q3，Q3的栅极与FPGA连接，继电器K3的两个常开触点与硅基OLED的电源引脚AVDD/DVDD-IN、AVDD/DVDD-OUT引脚连接；
继电器K4及驱动继电器K4的MOSFET管Q4，Q4的栅极与FPGA连接，继电器K4的两个常开触点与硅基OLED的电源引脚COM-IN、COM-OUT引脚连接；
继电器K5及驱动继电器K5的MOSFET管Q5，Q5的栅极与FPGA连接，继电器K5的两个常开触点与硅基OLED的电源引脚VBH-IN、VBH-OUT引脚连接。
为了实现上述目的，本发明采取的技术方案为：一种基于老化制程的硅基OLED残影延缓方法，所述方法具体包括如下步骤：
老化阶段1：FPGA向硅基OLED发送视频信号，同时PMIC向电源引脚VDDP施加大于标准正电压的老化正电压，向电源引脚COM施加大于标准老化负电压的老化负电压；
老化阶段2：FPGA停止向硅基OLED发送视频信号，依次执行如下操作：
操作1)控制OLED正偏-OLED屏点亮，正偏电压为老化阶段1中的老化正电压；
操作2)控制硅基OLED反偏-OLED屏熄屏，反偏电压为硅基OLED击穿电压的70％；
操作3)控制硅基OLED关闭；
将操作1)、操作2)及操作3)定义为老化小循环，在操作3)结束后，进入操作1)，即进入下一个老化小循环，当老化小循环的执行次数达到次数阈值一后，进入老化阶段1，即进入下一个老化大循环；
将老化阶段1及老化阶段2定义为老化大循环，老化大循环的执行次数达到次数阈值二，则硅基OLED的老化制成结束。
进一步的，硅基OLED的正偏时长为85％T，硅基OLED的反偏时长为5％T，硅基OLED的关闭时长为10％T。
本发明提供的基于老化制程的硅基OLED残影延缓方法具有如下有益技术效果：在工厂端的老化制程，利用硅基OLED器件特性，在老化阶段，使OLED器件两端正负电压差进行翻转，精确计算正导通与反截止各自的时间来达到老化的目的，从而减少OLED器件的残影的现象，使像素驱动电路的MOS处于连续变化的高压差，降低Vgs迟滞效应，从延缓残影效果。
附图说明
图1为本发明实施例提供的基于老化制程的硅基OLED残影延缓装置结构示意图；
图2为本发明实施例提供的老化控制电路图；
图3为本发明实施例提供的基于老化制程的硅基OLED残影延缓方法流程图；
图4为本发明实施例提供的上电时序图；
图5为本发明实施例提供的关电时序图。
具体实施方式
下面对照附图，通过对实施例的描述，对本发明的具体实施方式作进一步详细的说明，以帮助本领域的技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
图1为本发明实施例提供的基于老化制程的硅基OLED残影延缓装置结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。
该装置包括：
与硅基OLED通讯连接的FPGA，PMIC与老化控制电路连接，老化控制电路与硅基OLED的电源引脚连接，其中，老化控制电路如图2所示，该老化控制电路包括：
继电器K1及驱动继电器K1的MOSFET管Q1，Q1的栅极与FPGA连接，继电器K1的两个常开触点与硅基OLEDD的电源引脚VDDP-IN、VDDP-OUT连接；
继电器K2及驱动继电器K2的MOSFET管Q2，Q2的栅极与FPGA连接，继电器K2的两个常开触点与硅基OLED的电源引脚AVDD5-IN、AVDD5-OUT连接；
继电器K3及驱动继电器K3的MOSFET管Q3，Q3的栅极与FPGA连接，继电器K3的两个常开触点与硅基OLED的电源引脚AVDD/DVDD-IN、AVDD/DVDD-OUT引脚连接；
继电器K4及驱动继电器K4的MOSFET管Q4，Q4的栅极与FPGA连接，继电器K4的两个常开触点与硅基OLED的电源引脚COM-IN、COM-OUT引脚连接；
继电器K5及驱动继电器K5的MOSFET管Q5，Q5的栅极与FPGA连接，继电器K5的两个常开触点与硅基OLED的电源引脚VBH-IN、VBH-OUT引脚连接。
图3为本发明实施例提供的基于老化制程的硅基OLED残影延缓方法流程图，该方法具体包括：
老化阶段1：FPGA向硅基OLED发送视频信号，同时PMIC向电源引脚VDDP施加大于标准正电压的老化正电压，向电源引脚COM施加大于标准老化负电压的老化负电压；
标准正电压是硅基OLED正常显示时的电源引脚VDDP的电压，标准负电压是硅基OLED正常显示时的电源引脚COM的电压；一般情况下，老化负电压及老化正电压对应的电流是硅基OLED正常显示电流的2倍左右。
FPGA完成硅基OLED初始化，并完成硅基OLED的上电，上电过程按照设定的上电时序进行，如参照图4，在上电完成后，基于表1来配置电源引脚，老化阶段1的产品点亮，Control_0～Control_4的电平信如表1：
表1老化阶段1，Control_0～Control_4的电平信号表
| Control_0高电平 | MOSFET Q0导通 | 继电器K1导通 |
| Control_1高电平 | MOSFET Q1导通 | 继电器K2导通 |
| Control_2高电平 | MOSFET Q2导通 | 继电器K3导通 |
| Control_3高电平 | MOSFET Q3导通 | 继电器K4导通 |
| Control_4高电平 | MOSFET Q4导通 | 继电器K5导通 |
在本发明实施例中，表2为某一产品的电流设置，对于老化电压的设定依据流经OLED电流为正常显示的2倍，电压依据实际工程设定。
表2正常显示及老化阶段1的老化显示的对比表
完成老化阶段1后，基于设定的关电时序进行关电操作，关电时序如图5所示，在关电操作完毕后，基于表3来配置电源引脚，为实施硅基OLED正偏做准备，OLED正偏-OLED屏点亮：COM端电压为负值，Control_0～Control_4的电平信号如表3：
表3 OLED正偏，Control_0～Control_4的电平信号表
| Control_0低电平 | MOSFET Q0截止 | 继电器K1截止 |
| Control_1低电平 | MOSFET Q1截止 | 继电器K2截止 |
| Control_2低电平 | MOSFET Q2截止 | 继电器K3截止 |
| Control_3高电平 | MOSFET Q3导通 | 继电器K4导通 |
| Control_4低电平 | MOSFET Q4截止 | 继电器K5截止 |
老化阶段2：FPGA停止向硅基OLED发送视频信号，依次执行如下操作：
操作1)控制硅基OLED正偏，正偏电压为老化阶段1中的老化正电压，正偏时长为85％T；
操作1结束后，基于表4来配置电源接口，准备实施操作2)，即控制OLED反偏：COM端电压为正值，Control_0～Control_4的电平信号如表4：
表4 OLED反偏，Control_0～Control_4的电平信号表
| Control_0低电平 | MOSFET Q0截止 | 继电器K1截止 |
| Control_1低电平 | MOSFET Q1截止 | 继电器K2截止 |
| Control_2低电平 | MOSFET Q2截止 | 继电器K3截止 |
| Control_3高电平 | MOSFET Q3导通 | 继电器K4导通 |
| Control_4低电平 | MOSFET Q4截止 | 继电器K5截止 |
操作2)控制硅基OLED反偏-OLED屏熄屏，反偏电压为硅基OLED击穿电压的70％，反偏时长为5％T，如周期T设定为3s。
操作3)控制硅基OLED关闭，关闭时长为10％T，硅基OLED关闭，Control_0～Control_4的电平信号如表5：
表5 OLED关闭，Control_0～Control_4的电平信号
| Control_0低电平 | MOSFET Q0截止 | 继电器K0截止 |
| Control_1低电平 | MOSFET Q1截止 | 继电器K1截止 |
| Control_2低电平 | MOSFET Q2截止 | 继电器K2截止 |
| Control_3低电平 | MOSFET Q3截止 | 继电器K3截止 |
| Control_4低电平 | MOSFET Q4截止 | 继电器K4截止 |
将操作1)、操作2)及操作3)定义为老化小循环，在操作3)结束后，进入操作1)，即进入下一个老化小循环，当老化小循环的执行次数达到次数阈值一后，进入老化阶段1，即进入下一个老化大循环；
将老化阶段1及老化阶段2定义为老化大循环，老化大循环的执行次数达到次数阈值二，则硅基OLED的老化制成结束。
本发明提供的基于老化制程的硅基OLED残影延缓方法具有如下有益技术效果：在工厂端的老化制程，利用硅基OLED器件特性，在老化阶段，使OLED器件两端正负电压差进行翻转或，精确计算正导通与反截止各自的时间来达到老化的目的，从而减少OLED器件的残影的现象，使像素驱动电路的MOS处于连续变化的高压差，降低Vgs迟滞效应，从延缓残影效果。
上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。
Claims (1)
1.一种基于老化制程的硅基OLED残影延缓方法，其特征在于，基于老化制程的硅基OLED残影延缓装置包括：
与硅基OLED通讯连接的FPGA，PMIC与老化控制电路连接，老化控制电路与硅基OLED的电源引脚连接，其中，该老化控制电路包括：
继电器K1及驱动继电器K1的MOSFET管Q1，Q1的栅极与FPGA连接，继电器K1的两个常开触点与硅基OLEDD的电源引脚VDDP-IN、VDDP-OUT连接；
继电器K2及驱动继电器K2的MOSFET管Q2，Q2的栅极与FPGA连接，继电器K2的两个常开触点与硅基OLED的电源引脚AVDD5-IN、AVDD5-OUT连接；
继电器K3及驱动继电器K3的MOSFET管Q3，Q3的栅极与FPGA连接，继电器K3的两个常开触点与硅基OLED的电源引脚AVDD/DVDD-IN、AVDD/DVDD-OUT引脚连接；
继电器K4及驱动继电器K4的MOSFET管Q4，Q4的栅极与FPGA连接，继电器K4的两个常开触点与硅基OLED的电源引脚COM-IN、COM-OUT引脚连接；
继电器K5及驱动继电器K5的MOSFET管Q5，Q5的栅极与FPGA连接，继电器K5的两个常开触点与硅基OLED的电源引脚VBH-IN、VBH-OUT引脚连接；
基于老化制程的硅基OLED残影延缓装置的硅基OLED残影延缓方法具体包括如下步骤：
老化阶段1：FPGA向硅基OLED发送视频信号，同时PMIC向电源引脚VDDP施加大于标准正电压的老化正电压，向电源引脚COM施加大于标准老化负电压的老化负电压；
老化阶段2：FPGA停止向硅基OLED发送视频信号，依次执行如下操作：
操作1)控制OLED正偏-OLED屏点亮，正偏电压为老化阶段1中的老化正电压；
操作2)控制硅基OLED反偏-OLED屏熄屏，反偏电压为硅基OLED击穿电压的70％；
操作3)控制硅基OLED关闭；
将操作1)、操作2)及操作3)定义为老化小循环，在操作3)结束后，进入操作1)，即进入下一个老化小循环，当老化小循环的执行次数达到次数阈值一后，进入老化阶段1，即进入下一个老化大循环；
将老化阶段1及老化阶段2定义为老化大循环，老化大循环的执行次数达到次数阈值二，则硅基OLED的老化制成结束；
硅基OLED的正偏时长为85％T，硅基OLED的反偏时长为5％T，硅基OLED的关闭时长为10％T，T为老化阶段2的老化周期。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010609150.8A CN111724734B (zh) | 2020-06-29 | 2020-06-29 | 基于老化制程的硅基oled残影延缓装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010609150.8A CN111724734B (zh) | 2020-06-29 | 2020-06-29 | 基于老化制程的硅基oled残影延缓装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111724734A CN111724734A (zh) | 2020-09-29 |
| CN111724734B true CN111724734B (zh) | 2022-05-17 |
Family
ID=72571897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010609150.8A Active CN111724734B (zh) | 2020-06-29 | 2020-06-29 | 基于老化制程的硅基oled残影延缓装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111724734B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3562522B2 (ja) * | 2002-01-15 | 2004-09-08 | 株式会社デンソー | 有機ｅｌ素子の製造方法 |
| JP4480989B2 (ja) * | 2003-11-28 | 2010-06-16 | オプトレックス株式会社 | 有機ｅｌ表示装置 |
| JP4455165B2 (ja) * | 2004-05-28 | 2010-04-21 | オプトレックス株式会社 | 有機ｅｌ表示装置用基板および有機ｅｌ表示装置 |
| KR20060016588A (ko) * | 2004-08-18 | 2006-02-22 | 엘지전자 주식회사 | 일렉트로-루미네센스 표시 패널의 구동 방법 및 장치 |
| KR100853540B1 (ko) * | 2007-02-01 | 2008-08-21 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그의 에이징 방법 |
| CN108877710B (zh) * | 2018-07-03 | 2020-12-08 | 京东方科技集团股份有限公司 | 栅极开态电压提供单元、方法、显示驱动模组和显示装置 |
| CN110459153A (zh) * | 2019-06-10 | 2019-11-15 | 惠科股份有限公司 | 一种显示面板的老化测试电路、老化测试方法和显示装置 |
| CN111192556B (zh) * | 2019-12-10 | 2021-11-19 | 华为技术有限公司 | 控制电源芯片提供电压的方法和装置 |
-
2020
- 2020-06-29 CN CN202010609150.8A patent/CN111724734B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111724734A (zh) | 2020-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107610651B (zh) | 像素电路、像素电路的驱动方法和显示面板 | |
| CN111462685B (zh) | 一种像素驱动电路及其驱动方法、显示面板和显示装置 | |
| CN118212880A (zh) | 像素电路、显示面板及其驱动方法和显示装置 | |
| US20200043411A1 (en) | Power off method of display device, and display device | |
| CN108428434B (zh) | 像素电路、有机发光显示面板及显示装置 | |
| WO2016078188A1 (zh) | 液晶显示面板及其驱动方法 | |
| CN102881255A (zh) | 主动式有机发光二极管电路及其操作方法 | |
| CN103500556A (zh) | 一种像素电路及其驱动方法、薄膜晶体管背板 | |
| US11854458B2 (en) | Driving circuit connecting first control voltage terminal and second voltage control terminal, driving method, shift register and display device | |
| CN210896557U (zh) | 一种像素补偿电路、显示基板及显示装置 | |
| US20200035154A1 (en) | Method of compensating amoled pixel difference | |
| CN104464618A (zh) | Amoled驱动装置及驱动方法 | |
| CN104867454A (zh) | 用于amoled分区驱动的控制电路及控制方法 | |
| CN109658879B (zh) | 显示器的驱动电压补偿方法及电路 | |
| CN107040738B (zh) | 消除信号功能模块启动上电时电压和电流超标的电路 | |
| CN111724734B (zh) | 基于老化制程的硅基oled残影延缓装置及方法 | |
| CN105427818A (zh) | 栅极驱动电路及其阵列基板 | |
| CN115050321A (zh) | 像素电路、像素电路驱动方法及显示装置 | |
| CN101369403B (zh) | 改善开机闪烁的漏极放电装置和方法 | |
| CN104217668A (zh) | 显示面板测试装置及方法 | |
| CN106898302B (zh) | 像素电路控制单元、驱动方法、像素电路和显示装置 | |
| CN202332227U (zh) | 一种阵列基板控制电路、阵列基板和液晶面板 | |
| CN213123730U (zh) | 发光扫描信号线驱动电路、显示面板及电子设备 | |
| US11733806B2 (en) | Driving method, gate drive unit and display touch device | |
| CN203085137U (zh) | 一种像素电路、有机电致发光显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |