CN111711457A - 一种通过多通道并行分段解调方式提高解调宽带的方法 - Google Patents

一种通过多通道并行分段解调方式提高解调宽带的方法 Download PDF

Info

Publication number
CN111711457A
CN111711457A CN202010466843.6A CN202010466843A CN111711457A CN 111711457 A CN111711457 A CN 111711457A CN 202010466843 A CN202010466843 A CN 202010466843A CN 111711457 A CN111711457 A CN 111711457A
Authority
CN
China
Prior art keywords
demodulation
frequency
signal
path
bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010466843.6A
Other languages
English (en)
Inventor
郭连平
田雨
曾浩
蒋俊
王猛
叶芃
田书林
王厚军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010466843.6A priority Critical patent/CN111711457A/zh
Publication of CN111711457A publication Critical patent/CN111711457A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0014—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0032—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage with analogue quadrature frequency conversion to and from the baseband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0039—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明公开了一种通过多通道并行分段解调方式提高解调宽带的方法，基于零中频结构，先设置正交解调时各路射频本振信号的频率、低通滤波器的截止频率和ADC采样率，然后将输入信号进行多路正交解调，使每一路输出模拟基带复信号，通过ADC进行双通道采样后，得到多路数字基带复信号，最后对多路基带复信号进行合并，实现解调带宽的扩展。

Description

一种通过多通道并行分段解调方式提高解调宽带的方法
技术领域
本发明属于无线通信技术领域，更为具体地讲，涉及一种通过多通道并行分段解调方式提高解调宽带的方法。
背景技术
现代无线通信技术中已经发展出两种变频方案即超外差和零中频方案，本质上都是把射频信号变频为便于处理的中频信号，区别在于处理的中频信号频率不同。
一级混频的超外差结构如图1所示。超外差方案首先利用带通滤波器对输入的射频信号滤波，经过低噪声放大和镜像抑制滤波后，再利用本振信号与输入信号混频，将输入信号下变频为预先设定好的信号频率，经过滤波选择后，供后续模数转换进行采样。该方法一是具有较大的接收动态范围；二是具有很高的邻道选择性和接收灵敏度；三是与零中频方案相比，不需要复杂的直流消除电路；四是由于该方法一般会用到一级或多级中频混频以抑制镜像频率，所以硬件电路复杂且集成度不高；五是该方法会用到很多比较昂贵，体积较大的滤波器；六是会消耗较大的功率。总体来说，超外差接收机集成难度大、动态范围大，一般情况下广泛适用于频率高和信号弱的远距离通信。
零中频接收机结构如图2所示。零中频方案首先将输入的射频信号经过低噪声放大器和衰减器进行幅度调理，经过射频滤波器进行滤波，再将射频信号和与之频率相同的本振信号混频直接变频到零频信号，经过基带的滤波之后，供后续电路进行采样。零中频架构在典型的相位/幅度调制中，需要正交的I和Q两路信号，I路和Q路信号在相位上的变化代表着两个边带，两个边带分别含有不同信息，同时IQ信号的存在便于数字信号处理。
零中频方案优势在于一是采用相同采样率的模数转换器芯片时，带宽是超外差架构的两倍。二是架构简单、体积小，有利于集成化设计。随着近年来通信***复杂度的提高和本项目高中频带宽、高集成度的设计需求，零中频方案可较好解决上述问题。
在图3所示的零中频RF接收基本框图中，设输入射频信号为x(t)＝cos(2πfRFt),复本振信号为xL(t)＝cos(2πfLt)-jsin(2πfLt)，两通路上低通滤波器的截止频率为BW/2，模数转换器ADC的采样率为fs且fs≥BW。设ADC采样输出信号为x(n)，则x(n)可以表示为：
x(n)＝(cos(2πfIFn/fs)+sin(2πfIFn/fs))/2
其中，基带信号频率fIF＝fRF-fL且|fIF|≤BW/2。由于fIF可正可负，因此只要改变本振信号频率fL，就可以实现将输入射频信号中fL±BW/2频率范围内信号直接正交下变频至基带，输出复信号x(n)。换言之，利用图3中所示结构，可实现将输入射频信号以fL为中心频率(或载波频率)，频率范围为BW的信息(或调制信号)直接正交解调至基带，且基带频率范围为[-BW/2,BW/2]，其中BW称之为图3所示结构的解调带宽。解调带宽越宽，意味着可一次性采集并分析的频率范围越宽，所获得的信息也越多，同时也可以极大提升对于某些瞬态信号的观测能力。
国内外一些主要的芯片制造产商都推出了工作于不同频率范围和具有不同解调带宽的正交解调芯片，大多数都具有图3所示的内部结构(不包含ADC)。然而实际应用中可能存在解调芯片无法同时满足频率范围和解调带宽需求的情况。
发明内容
本发明的目的在于克服现有技术的不足，提供一种通过多通道并行分段解调方式提高解调宽带的方法，基于零中频结构，通过多解调芯片并行分段解调的方式实现解调带宽扩展。
为实现上述发明目的，本发明一种通过多通道并行分段解调方式提高解调宽带的方法，其特征在于，包括以下步骤：
(1)、设置正交解调时各路射频本振信号的频率fLk；
设输入信号x(t)的中心频率范围为fL±BW/2，将整个解调范围fL±BW/2平均划分为M等分，即每个通路解调BW/M的带宽，那么输入至M路窄解调带宽的正交解调芯片的射频本振信号频率fLk满足：
fLk＝fL+(2k+1-M)BW/2M
其中，k＝0,1,2,…,M-1，M为偶数；BW为解调带宽；
(2)、设置低通滤波器的截止频率为BW/2M，ADC采样率为fs且fs≥BW；
(3)、将输入信号x(t)输入至M路窄解调带宽的正交解调芯片，与M路射频本振信号xLk(t)＝exp(j2πfLkt)进行正交解调，再将每一路解调后的信号通过低通滤波器的滤波处理，使每一路低通滤波器均输出频率范围为[-BW/2M,BW/2M]的模拟基带复信号xk(t)；
(4)、将每一路模拟基带复信号xk(t)通过ADC进行双通道采样，得到M路数字基带复信号xk(n)；
(5)、将每一路数字基带复信号xk(n)与对应的数字复本振yLk(n)＝exp(jωLkn)进行数字复混频，然后将复混频输出信号的实部、虚部对应相加，得到采样率为fs，有效信号带宽为BW的数字复信号；
其中，数字复本振的频率ωLk满足：
Figure BDA0002512943950000031
本发明的发明目的是这样实现的：
本发明一种通过多通道并行分段解调方式提高解调宽带的方法，基于零中频结构，先设置正交解调时各路射频本振信号的频率、低通滤波器的截止频率和ADC采样率，然后将输入信号进行多路正交解调，使每一路输出模拟基带复信号，通过ADC进行双通道采样后，得到多路数字基带复信号，最后对多路基带复信号进行合并，实现解调带宽的扩展。
同时，本发明一种通过多通道并行分段解调方式提高解调宽带的方法还具有以下有益效果：
(1)、本发明采用多通道并行分段解调方式极大地降低了对正交解调芯片解调带宽的要求；
(2)、本发明通过混频的方式扩展频率范围，从而解决了解调芯片工作频率范围无法满足要求；
(3)、本发明通过多个具有相同解调带宽的解调芯片并行解调的方式来实现宽带扩展，从而解决了解调带宽无法满足要求。
附图说明
图1是一级混频的超外差结构原理图；
图2是零中频接收机结构原理图；
图3是零中频RF接收基本框图；
图4是本发明一种通过多通道并行分段解调方式提高解调宽带的原理框图图；
图5是两路并行解调电路仿真结构框图；
图6是通道0解调结果输出图；
图7是通道1解调结果输出图；
图8是通道0数字复混频结果输出图；
图9是通道1数字复混频结果输出图；
图10是输入频率2.6kHz，本振频率2.2kHz时***总解调输出图；
图11是输入频率1.8kHz，本振频率2.2kHz时***总解调输出图；
图12是输入频率2.1kHz，本振频率2.2kHz时***总解调输出图；
图13是输入频率2.4kHz，本振频率2.2kHz时***总解调输出图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
实施例
图4是本发明一种通过多通道并行分段解调方式提高解调宽带的原理框图图。
在本实施例中，如图4所示，采用M(M为偶数)路窄解调带宽正交解调芯片并行解调的方式实现解调宽带扩展，具体包括以下步骤：
S1、设置正交解调时各路射频本振信号的频率fLk；
设输入信号x(t)的中心频率范围为fL±BW/2，将整个解调范围fL±BW/2平均划分为M等分，即每个通路解调BW/M的带宽，那么输入至M路窄解调带宽的正交解调芯片的射频本振信号频率fLk满足：
fLk＝fL+(2k+1-M)BW/2M
其中，k＝0,1,2,…,M-1，M为偶数；BW为解调带宽；
S2、设置低通滤波器的截止频率为BW/2M，ADC采样率为fs且fs≥BW；
在本实施例中，需要实现将fL±BW/2频率范围直接下变频至基带[-BW/2,BW/2]，由于芯片解调带宽限制，可利用如图4的多路正交解调结构，将整个解调范围fL±BW/2平均划分为M等分，即每个通路解调BW/M的带宽，各路解调所对应的原始射频信号频率范围为fLk±BW/2M，这就需要恰当地设置图4中所示的各路射频本振信号频率fLk。根据上述要求，各路射频本振信号频率fLk与***中心频率fL(即单路解调的射频本振频率)的关系可表示为：
fLk＝fL+(2k+1-M)BW/2M
其中，k＝0,1,2,...,M-1。
例如，当M＝4时，由上式可知，各路本振信号频率可表示为fLk＝fL+(2k-3)BW/8(k＝0,1,2,3)，而4路解调器对应的射频信号频率范围分别为[fL-BW/2,fL-BW/4]、[fL-BW/4,fL]、[fL,fL+BW/4]和[fL+BW/4,fL+BW/2]，即总的频率范围为[fL-BW/2,fL+BW/2]，正好是***所要求的中心频率为fL，解调带宽为BW的解调频率范围。
S3、将输入信号x(t)输入至M路窄解调带宽的正交解调芯片，与M路射频本振信号xLk(t)＝exp(j2πfLkt)进行正交解调，再将每一路解调后的信号通过低通滤波器的滤波处理，使每一路低通滤波器均输出频率范围为[-BW/2M,BW/2M]的模拟基带复信号xk(t)；
S4、将每一路模拟基带复信号xk(t)通过ADC进行双通道采样，得到M路数字基带复信号xk(n)；
在本实施例中，如图4所示，各路解调通路分别将对应的原始射频信号中fLk±BW/2M频率范围完成正交解调后，均输出频率范围为[-BW/2M,BW/2M]的模拟基带复信号xk(t)，再经过ADC采样后(每个通路为双通道采样，即两个ADC分别对复信号实部和虚部进行同步采样，采样率为fs且fs≥BW)得到数字基带复信号xk(n)。
S5、数字基带复信号xk(n)的有效带宽为BW/M，而实际***所需要的有效带宽为BW，因此需要在FPGA内部对M个有效带宽为BW/M的基带复信号进行合并以实现解调带宽的扩展，具体过程为：
将每一路数字基带复信号xk(n)与对应的数字复本振yLk(n)＝exp(jωLkn)进行数字复混频，然后将复混频输出信号的实部、虚部对应相加，得到采样率为fs，有效信号带宽为BW的数字复信号；
其中，数字复本振的频率ωLk满足：
ωLk＝2π(2k+1-M)BW/2Mfs
＝π(2k+1-M)BW/Mfs
复混频的目的是将xk(n)对应的频率范围[-BW/2M,BW/2M]恢复至采用宽解调带宽对直接输入信号进行解调(本振为fL，解调范围fL±BW/2)并以fs对解调输出基带信号采样得到频率范围，即[(2k+M)BW/2M,(2k+2-M)BW/2M]，带宽为BW/M。将多个数字混频结果相加，即可以得到采样率为fs，有效信号带宽为BW的数字复信号。
基于以上分析可知，本发明采用多片窄解调带宽的正交解调芯片以并行解调的方式实现解调带宽的扩展，极大地降低了对正交解调芯片解调带宽的要求。
接下来以两通道(M＝2)并行解调为例，并结合Simulink仿真来对本发明进行验证。
如图5所示，采用两通道并行解调结构，即两路400Hz解调带宽正交解调实现800Hz正交解调带宽。设置***本振为2200Hz，两个子通道的解调本振频率为(2200+200(2k-1))Hz(k＝0，1)，即通道0解调本振频率为2.0kHz，通道1解调本振为2.4kHz。两个通道解调输出有效带宽均为[-200Hz，200Hz]。由于本振信号的不同，两个正交解调通道所处理的输入信号频率范围也不相同，但带宽同为400Hz，即通道0处理频率范围为[1800，2200]Hz，二通道1处理频率范围为[2200，2600]Hz。***总的处理频率范围为[1800，2600]Hz，正好是单路正交解调对应于本振2.2kHz，解调带宽800Hz所处理的频率范围。
两路基带信号中的四个子信号截止频率均为200Hz，后续ADC采样率理论上只需要满足奈奎斯特采样定理即可，如500Hz采样率。但由于最终所实现的解调带宽为800Hz，即最终两路合成得到的复信号其实部和虚部截止频率均为400Hz，如果ADC采用500Hz，则在FPGA中对两路数字基带信号进行合成之前，需要先对其进行两倍插值，否则无法得到800Hz解调结果。为简单起见，此处设置ADC采样率为1kHz。
采样完成之后，对通道0基带信号，实现以数字本振频率为2π(-200)/1000的复混频，将其频率范围由[-200，200]Hz搬移至[-400，0]Hz；对通道1基带信号，实现以数字本振频率为2π(200)/1000的复混频，将其频率范围由[-200，200]Hz搬移至[0，400]Hz。将两个数字复混频结果相加，即可以得到频率范围[-400，400]Hz的800Hz解调结果。
设置输入信号频率为2.6kHz，以本振2.2kHz，解调带宽800Hz进行正交解调，得到的信号频率应为400Hz。图6为通道0解调结果输出，由于2.6kHz在通道0解调范围外，故通道0无信号输出。图7为通道1解调结果输出，由于2.6kHz在通道1解调范围内，且通道1本振频率为2.4kHz，因此通道1解调输出复信号频率为200Hz。图8为通道0以数字本振频率2π(-200)/1000复混频后输出结果，其有效频率范围搬移至[-400，0]Hz。图9为通道1以数字本振频率2π(200)/1000复混频后输出结果，其有效频率范围搬移至[0，400]Hz，且输入频率2.6kHz对应频率为400Hz。图10为两路基带信号复混频后相加所得信号，即***总正交解调输出，可以看到有效频率范围为[-400，400]Hz，且输入信号2.6kHz对应的解调输出频率为400Hz。
图11为输入信号频率为1.8kHz时***解调输出频谱，输出频率为1.8kHz-2.2kHz＝-400Hz。
图12为输入信号频率为2.1kHz时***解调输出频谱，输出频率为2.1kHz-2.2kHz＝-100Hz。
图13为输入信号频率为2.4kHz时***解调输出频谱，输出频率为2.4kHz-2.2kHz＝200Hz。
综上，***在不同输入频率信号下均能实现解调，且提高解调宽带。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种通过多通道并行分段解调方式提高解调宽带的方法，其特征在于，包括以下步骤：
(1)、设置正交解调时各路射频本振信号的频率fLk；
设输入信号x(t)的中心频率范围为fL±BW/2，将整个解调范围fL±BW/2平均划分为M等分，即每个通路解调BW/M的带宽，那么输入至M路窄解调带宽的正交解调芯片的射频本振信号频率fLk满足：
fLk＝fL+(2k+1-M)BW/2M
其中，k＝0,1,2,…,M-1；BW为解调带宽；
(2)、设置低通滤波器的截止频率为BW/2M，ADC采样率为fs且fs≥BW；
(3)、将输入信号x(t)输入至M路窄解调带宽的正交解调芯片，与M路射频本振信号xLk(t)＝exp(j2πfLkt)进行正交解调，再将每一路解调后的信号通过低通滤波器的滤波处理，使每一路低通滤波器均输出频率范围为[-BW/2M,BW/2M]的模拟基带复信号xk(t)；
(4)、将将每一路模拟基带复信号xk(t)通过ADC进行双通道采样，得到M路数字基带复信号xk(n)；
(5)、将每一路数字基带复信号xk(n)与对应的数字复本振yLk(n)＝exp(jωLkn)进行数字复混频，然后将复混频输出信号的实部、虚部对应相加，得到采样率为fs，有效信号带宽为BW的数字复信号；
其中，数字复本振的频率ωLk满足：
Figure FDA0002512943940000011
CN202010466843.6A 2020-05-28 2020-05-28 一种通过多通道并行分段解调方式提高解调宽带的方法 Pending CN111711457A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010466843.6A CN111711457A (zh) 2020-05-28 2020-05-28 一种通过多通道并行分段解调方式提高解调宽带的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010466843.6A CN111711457A (zh) 2020-05-28 2020-05-28 一种通过多通道并行分段解调方式提高解调宽带的方法

Publications (1)

Publication Number Publication Date
CN111711457A true CN111711457A (zh) 2020-09-25

Family

ID=72536954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010466843.6A Pending CN111711457A (zh) 2020-05-28 2020-05-28 一种通过多通道并行分段解调方式提高解调宽带的方法

Country Status (1)

Country Link
CN (1) CN111711457A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112702098A (zh) * 2020-12-28 2021-04-23 中国科学院大学 基于fpga的中频数字波束形成方法
CN113992487A (zh) * 2021-09-18 2022-01-28 电子科技大学 一种基于soc的可配模拟解调方法
CN116087892A (zh) * 2023-04-10 2023-05-09 中山大学 一种fmcw-sar干扰方法、电子设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694557A (zh) * 2012-06-12 2012-09-26 成都林海电子有限责任公司 基于cpci接口的多通道解调信号处理平台
GB2543786A (en) * 2015-10-27 2017-05-03 Univ Dublin Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
CN109660305A (zh) * 2018-11-16 2019-04-19 上海无线电设备研究所 一种对多通道接收机幅度、相位校正及补偿方法
CN110880944A (zh) * 2018-08-21 2020-03-13 河南蓝信科技有限责任公司 一种多通道应答器报文传输装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694557A (zh) * 2012-06-12 2012-09-26 成都林海电子有限责任公司 基于cpci接口的多通道解调信号处理平台
GB2543786A (en) * 2015-10-27 2017-05-03 Univ Dublin Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
CN110880944A (zh) * 2018-08-21 2020-03-13 河南蓝信科技有限责任公司 一种多通道应答器报文传输装置及方法
CN109660305A (zh) * 2018-11-16 2019-04-19 上海无线电设备研究所 一种对多通道接收机幅度、相位校正及补偿方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
刘艳茹: "并行ADC采样通道失配误差的一种实时估计及校正方法研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 *
邱渡裕 等: "基于并行结构的随机等效时间采样技术研究与实现", 《仪器仪表学报》 *
黄欣 等: "基于FPGA的软件无线电宽带多通道数字接收技术", 《科学技术与工程》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112702098A (zh) * 2020-12-28 2021-04-23 中国科学院大学 基于fpga的中频数字波束形成方法
CN112702098B (zh) * 2020-12-28 2023-07-04 中国科学院大学 基于fpga的中频数字波束形成方法
CN113992487A (zh) * 2021-09-18 2022-01-28 电子科技大学 一种基于soc的可配模拟解调方法
CN113992487B (zh) * 2021-09-18 2022-10-28 电子科技大学 一种基于soc的可配模拟解调方法
CN116087892A (zh) * 2023-04-10 2023-05-09 中山大学 一种fmcw-sar干扰方法、电子设备和存储介质
CN116087892B (zh) * 2023-04-10 2023-06-16 中山大学 一种fmcw-sar干扰方法、电子设备和存储介质

Similar Documents

Publication Publication Date Title
US8249538B2 (en) Offset direct conversion receiver
CN111711457A (zh) 一种通过多通道并行分段解调方式提高解调宽带的方法
EP1336246B1 (en) Direct conversion receiver
US7817979B2 (en) Systems and methods for DC offset correction in a direct conversion RF receiver
KR101050667B1 (ko) 무선 통신 시스템 및 그 시스템에서의 사용을 위한 무선디지털 수신기
CN101257465B (zh) 信号转换的方法、正交解调器及零中频接收机
JP2003509909A (ja) 角度変調ｒｆ信号に対する位相補間受信機
JP4836041B2 (ja) Ｒｆ信号をサンプリングするための方法及び装置
US20180183636A1 (en) Methods and apparatus for efficient low-if receivers
CN110034771B (zh) 多载波基站接收器
CN212392875U (zh) 一种带直流失调校正的直接变频接收机装置
US20070213021A1 (en) Frequency modulation radio receiver including a noise estimation unit
US7310388B2 (en) Direct conversion receiver and receiving method
US7751303B2 (en) Demodulation circuit for use in receiver using if directing sampling scheme
JP2005518757A (ja) ３ｇ無線受信機
JP4338526B2 (ja) ３ｇ無線受信機
US9287912B2 (en) Multimode receiver with complex filter
Noor et al. Direct conversion receiver for radio communication systems
Nezami Performance assessment of baseband algorithms for direct conversion tactical software defined receivers: I/Q imbalance correction, image rejection, DC removal, and channelization
CN115833957B (zh) 一种零中频接收机iq不平衡的校正方法
WO2022054398A1 (ja) 受信機
Rahman et al. Dual-mode receiver architecture for Bluetooth and IEEE 802.11 b standards
GB2345230A (en) Image rejection filters for quadrature radio receivers
CN110518908B (zh) 基于施密特正交化来消除iq两路信号相位误差的方法
Luy Software configurable receivers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200925