CN111707923A - 热暴露期间电气测试用印制电路板测试试样及其试验方法 - Google Patents
热暴露期间电气测试用印制电路板测试试样及其试验方法 Download PDFInfo
- Publication number
- CN111707923A CN111707923A CN201911224807.2A CN201911224807A CN111707923A CN 111707923 A CN111707923 A CN 111707923A CN 201911224807 A CN201911224807 A CN 201911224807A CN 111707923 A CN111707923 A CN 111707923A
- Authority
- CN
- China
- Prior art keywords
- plated
- patterns
- vias
- test
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2817—Environmental-, stress-, or burn-in tests
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明涉及热暴露期间电气测试用印制电路板测试试样及其试验方法,包含双面或多层基板,多个镀覆孔/导通孔形成于基板内或贯穿基板;第一组线路图形与镀覆孔/导通孔的一个子集互联,第二组线路图形与镀覆孔/导通孔的另一不同子集互联;第一和第二组多个线路图形连接到连接点;第二组多个线路图形中一个用于测量温度,两个用于测量校准/偏移;测试网可选择性地包含菊花链测试网,菊花链的电阻测量是通过使用连接点连接第一或第二组线路图形中的一个,两个线路图形连接到菊花链的每一面,将4线开尔文电桥测量***的每2根导线连接到菊花链的第一面和第二面来获取。本发明能够从一个测试网中收集单个或多个镀覆孔/导通孔的测量或电阻数据。
Description
技术领域
本发明涉及热暴露期间进行电气测试的印制电路板(PCB)测试试样及其试验方法,具体指含有孔矩阵(排列组合)的印制电路板测试试样,且这些孔可以通过有限数量的测试网路进行电气测量。
背景技术
对双面或多层印制电路板(PCB)上的镀覆孔/导通孔(如:通孔、盲孔、埋孔、叠孔)进行电气测试以发现电气可靠性的电气试验,需要将经过特殊设计的测试试样置于热循环环境中,该环境以循环方式依次将它们暴露在冷热极限温度中,导致镀覆孔/导通孔随着每个热循环中而发生膨胀和收缩。过去,在热循环期间感测由镀覆孔/导通孔破裂或开裂引起的电气失效需要制作一个测试试样,该测试试样由电气测试网组成,该电气测试网包含多个镀覆孔/导通孔形成“菊花链”图形。该菊花链测试网中的多个镀覆孔/导通孔通过铜线图形进行连接,其中铜线图形在镀覆孔/导通孔两面交替,连续地经过两个镀覆孔/导通孔。然后,使用4线开尔文电桥测量***测量镀覆孔/导通孔的菊花链测试网的电阻,以此来观察热循环中特定温度下其电阻是否改变。在特定温度下,菊花链测试网的电阻增加表明测试网中镀覆孔/导通孔在破裂或开裂中。由于镀覆孔中的铜体积明显大于菊花链中将镀覆孔连在一起的导线铜的体积,因此菊花链限于探测这些破裂或开裂的晚期阶段。菊花链测试网无法以电气方式辨别出测试网的不同/多个镀覆孔/导通孔中的破裂或开裂程度。热循环过程中,4线开尔文电桥测量***在指定温度下检测到菊花链的电阻增加,表明由于破裂或开裂,某个/一些/全部镀覆孔/导通孔中铜的体积已经减少到一定程度,使得孔中铜的体积和菊花链中连接孔的导线中铜的体积之间的差异已经不足以防止开裂被探测出。探测菊花链,会看到在破裂或开裂起始点后的某个不确定的时间,镀覆孔/导通孔中的铜破裂或开裂的迹象。
为了探测镀覆孔/导通孔的破裂或开裂的起始点,唯一的办法是放弃使用菊花链网,而使用4线开尔文测量***来测量测试网中单个镀覆孔/导通孔在给定温度下的电阻变化。测试PCB测试试样中单个镀覆孔/导通孔网与测试镀覆孔/导通孔构成的菊花链网不同,前者能在镀覆孔/导通孔一开始破裂或开裂时就检测到。该方法的缺点是:由于每个测试网仅提供一个镀覆孔/导通孔的信息,该方法的缺点是很难对统计上足够显著数量的镀覆孔/导通孔进行测试,而菊花链测试网则能够从一个测试网中收集多个镀覆孔/导通孔的电阻数据。
发明内容
因此,为了解决上述现有测试试样的一处或多处不足之处,需要对热传输中电气试验中所用到的印制电路板测试试样进行改进。
根据本发明的一个方面,提供了一种含镀覆孔/导通孔矩阵(排列组合)的PCB测试试样,矩阵(排列组合)中镀覆孔/导通孔的电阻可以使用一组有限的测试网路来测量,以增加从上述这组有限的测试网路可获得的电阻测试的数据。
根据本发明的另一个方面,提供了一种PCB测试试样,其具有七至十六个测试网组成的矩阵(排列组合),每个测试网包含一个镀覆孔/导通孔或由镀覆孔/导通孔组成的菊花链。这些镀覆孔/导通孔可以用一组有限的测试网路来测量,该测试网路通常测试不在一个矩阵(排列组合)配置中的4个菊花链测试网。
根据本发明的另一方面,提供了一种热暴露期间电气测试用的印制电路板测试试样。该测试试样包括一个具有一层或多层导电层的基板,其中导电层在第一面和与第一面的反面第二面之间延伸。该测试试样还包括一组多个镀覆孔/导通孔,所述镀覆孔/导通孔形成于测试试样的基板内,或延伸穿过整个基板并从镀覆孔/导通孔的第一面A面延伸至镀覆孔/导通孔的第二面B面。测试试样还包括界定(构成)第二个图形的第二组多个线路图形,第二组多个线路图形每个图形在镀覆孔/导通孔的第二面上和含有多个镀覆孔/导通孔的不同子集互联,第二个图形与第一个不同。测试试样还包含在基板内部或表面限定的连接器图形,第一组和第二组线路图形连接到连接器图形上的多个连接点。通过使用连接点,将4线开尔文电桥测量***的2根导线连接到镀覆孔/导通孔的第一面上一组多个线路图形的其中一个,并将一面4线开尔文电桥测量***的另2根导线连接到第二面第二组多个线路图形的其中一个,其中这两个图形通过上述镀覆孔/导通孔连接,以此来测量每个镀覆孔/导通孔的电阻。
根据本发明的另一方面,提供了一种热暴露期间电气测试用的印制电路板测试试样。该测试试样包括一个具有一层或多层导电层的基板,其中导电层在第一面和与第一面的反面第二面之间延伸。测试试样还包括一组多个镀覆孔/导通孔,其中含有七到十六个镀覆孔/导通孔,这些孔或形成于测试试样基板内,或穿过测试试样整个基板从镀覆孔/导通孔第一面的第一表面延伸到镀覆孔/导通孔第二面的第二表面。测试试样还包括界定第一个图形的第一组多个线路图形,第一个图形包含第一面四个线路图形,每个图形与镀覆孔/导通孔第一面的四个镀覆孔/导通孔互联。测试试样还包括界定第二个图形的第二组多个线路图形,第二个图形含第二面四个线路图形,其中每个图形都与镀覆孔/导通孔第二面的镀覆孔/导通孔互联。第二个图形和第一个不同。其中十六个镀覆孔/导通孔的每一个孔与导通孔第一面的一个线路图形和导通孔第二面的一个线路图形连接。测试试样还包括限定在基板内的含二十个连接点的连接器图形,第一组和第二组多个线路图形连接到连接器图形的二十个连接点上。通过使用连接点,将4线开尔文电桥测量***的2根导线连接到第一面上一组多个线路图形的其中一个,并将一面4线开尔文电桥测量***的另2根导线连接到第二面第二组多个线路图形的其中一个,其中这两个图形通过上述镀覆孔/导通孔连接,以此来测量十六个镀覆孔/导通孔中每个孔的电阻。
根据本发明的另一个方面,提供了一种制作热暴露期间电气测试用的印制电路板测试试样的方法。该方法包括生成一块含有一层或多层导电层并在第一面和与第一面相对的第二面之间延伸的基板,并在基板内形成多个镀覆孔/导通孔,使这些孔从镀覆孔/导通孔第一面的第一表面贯穿通过测试试样基板并延伸到镀覆孔/导通孔第二面的第二表面。该方法还包括以第一个图形形成第一组多个线路图形,其中第一组线路图形的每个图形与基板第一面多个镀覆孔/导通孔的一个子集互联,并以第二个图形形成第二组多个线路图形,第二组图形和第一组不同。第二组多个线路图形的每个图形和镀覆孔/导通孔第二面的多个导通孔的另一个不同的子集互联。该方法还包括在基板中提供具有多个连接点的连接器图形,第一组和第二组多个线路图形连接到这组连接点上。通过使用连接点,将4线开尔文电桥测量***的2根导线连接到镀覆孔/导通孔第一面上与孔相连的一组多个线路图形的其中一个,另2根导线连接到第二面上与孔相连一组多个线路图形的其中一个,其中这两个图形通过上述镀覆孔/导通孔连接,以此来测量每个镀覆孔/导通孔的电阻。
根据本发明的另一方面,提供了一种热暴露期间电气测试用的印制电路板测试试样。该测试试样包括一个具有一层或多层导电层的基板,其中导电层在第一面和与第一面的反面第二面之间延伸。测试试样还包括一组多个镀覆孔/导通孔,这些孔或形成于测试试样基板内,或从镀覆孔/导通孔第一面A面的第一表面贯穿过测试试样的整块基材延伸到镀覆孔/导通孔第二面B面的第二表面。测试试样还包括定义第一组图形的第一组多个线路图形,其中这组的每一个图形与多个镀覆孔/导通孔的一个子集在镀覆孔/导通孔的第一面互联。测试试样还包括定义第二图形的第二组多个线路图形,其中这组的每一个图形与多个镀覆孔/导通孔的另一个不同子集在镀覆孔/导通孔的第二面互联,第二组图形不同于第一组图形。测试试样还包括限定在基板内部或基板表面的连接器图形。第一组和第二组多个线路图形连接到连接器图形的多个连接点。通过使用连接点,将4线开尔文电桥测量***的2根导线连接到镀覆孔/导通孔第一面上与孔相连的一组多个线路图形的其中一个,另2根导线连接到第二面上与孔相连一组多个线路图形的其中一个,其中这两个图形通过上述镀覆孔/导通孔连接,以此来测量每个镀覆孔/导通孔的电阻。
根据本发明的另一方面,提供了一种热暴露期间电气测试用的印制电路板测试试样。该测试试样包括一个具有一层或多层导电层的基板,其中导电层在第一面和与第一面的反面第二面之间延伸。测试试样还包括一组多个镀覆孔/导通孔,其中含有七个镀覆孔/导通孔,这些孔或形成于测试试样基板内,或从镀覆孔/导通孔第一面的第一表面贯穿过测试试样整个基板延伸到镀覆孔/导通孔第二面的第二表面。测试试样还包括定义第一个图形的第一组多个线路图形,第一个图形包含第一面四个线路图形,这四个图形中每个图形与镀覆孔/导通孔第一面的至少镀覆孔/导通孔互联。测试试样还包括定义第二个图形的第二组多个线路图形,第二个图形含第二面四个线路图形,这四个线路图形中每个图形都与镀覆孔/导通孔第二面的至少镀覆孔/导通孔互联。第二个图形和第一个不同,其中七个镀覆孔/导通孔的每一个孔与导通孔第一面的一个线路图形和导通孔第二面的一个线路图形连接。测试试样还包括限定在基板内的含二十个连接点的连接器图形,第一组和第二组多个线路图形连接到连接器图形的二十个连接点上。通过使用连接点,将4线开尔文电桥测量***的2根导线连接到第一面上一组多个线路图形的其中一个,并将一面4线开尔文电桥测量***的另2根导线连接到第二面第二组多个线路图形的其中一个,其中这两个图形通过上述镀覆孔/导通孔连接,以此来测量七个镀覆孔/导通孔中每个孔的电阻。
根据本发明的另一方面,提供了一种测试测试试样的方法。该方法包括将测试试样置入测试设备中,使流体温度变化到第一温度,将测试试样暴露于第一温度下的流体中,使流体温度变化到第二温度,并将测试试样暴露于第二温度下的流体中。
根据本发明的另一方面,提供了一种测试测试试样的方法。该方法包括将测试试样置入测试设备,使测试试样稳定在第一个温度,在第一温度下测量测试试样的第一次电阻,使测试试样稳定在不同于第一温度的第二温度,在第二温度下测量测试试样的第二次电阻,并根据这一次或两次的电阻测量的电阻判定测试试样的失效与否。
附图说明
图1是测试试样100或一块多层PCB测试试样内部基材层的第一面A面的图解视图。
图2是图1的测试试100或一块多层PCB测试试样内部基材层的第二面B面的一个图解视图。
图3是图1-2叠加在一起后,经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)两面上的一排线路图形T的一个视图,层压后的PCB测试试样基材S的第二面上的线路图形T如虚线所示。线路图形T上集成后的圆形焊盘P(1-16)附在并完成了印制孔/导通孔H(1-16)的A面。线路图形T的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由C1-C20焊盘组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了4线桥开尔文测量***到测试试样100的连接。
图4是图1-2经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第二面上线路图形T1-T4的一个视图。这些线路图形T上集成后的圆形焊盘P(1-16)附在并完成了印制孔/导通孔H(1-16)的B面。线路图形T1-T4上的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了4线桥开尔文测量***到测试试样100的连接。
图5是图1-2经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第一面上线路图形T5-T10的一个视图。这些线路图形T上集成的圆形焊盘P(1-16)附在并完成了印制孔/导通孔H(1-16)的A面。线路图形T5-T8上的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由焊盘C1-C20组成。线路图形T9-T10上的每根导线都以连接器图形30的4个焊盘C结尾,其中图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了4线桥开尔文测量***和测试试样100之间的连接。
图6是经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)叠加在一起后两面上线路图形的一个视图,其中层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的线路图形在第二面。
图7是图6经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第一面A面上线路图形T5-T10和TDCA的一个视图。这些线路图形T上集成的圆形焊盘P(1-46)附在并完成了相关印制孔/导通孔的A面。线路图形T5-T8上的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由焊盘C1-C20组成。线路图形T9-T10上的每根导线都以连接器图形30的4个焊盘C结尾,其中图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了4线桥开尔文测量***和每个测试试样之间的连接。与TDCA线路图形相关联的焊盘P(16-46)附在并完成了相关镀覆孔/导通孔的A面。线路图形TDCA把A面(例如19&20)上的镀覆孔/导通孔对相连,然后依次与相邻相连的孔对(如21&22)连接在一起,从而形成一个菊花链网络,其中线路图形TDCB(如20&21)在B面。
图8是图6经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第二面B面上线路图形T1-T4和TDCB的一个视图,B面是A面的另一面。这些线路图形T上集成的圆形焊盘P(1-46)附在并完成了相关印制孔/导通孔的B面。线路图形T1-T4上的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了与4线桥开尔文测量***之间的连接。与TDCB线路图形相关联的焊盘P(16-46)附在并完成了相关镀覆孔/导通孔的B面。线路图形TDCB把B面(例如22&23)上的镀覆孔/导通孔对相连,然后依次与相邻相连的孔对(如24&25)连接在一起,从而形成一个菊花链网络,其中线路图形TDCA(如23&24)在A面。
图9是测试试样100”或一个多层PCB测试试样内层基材层的第一面A面的视图。
图9A是图9中测试试样100”或一个多层PCB测试试样内层基材层的第二面B面的视图。
图9B是测试试样100”上一排列线路的一个视图,其中层压后的PCB测试试样的基材S(例如一块多层PCB测试试样的外层或内层)的两面上的线路图形T叠加在一起,层压后的PCB测试试样基材S的第二面上的线路图形T如虚线所示。线路图形T上集成后的圆形焊盘P(1-7)附在并完成了印制孔/导通孔H(1-7)的A面。线路图形T的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了4线桥开尔文测量***到测试试样100”的连接。
图10是经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第一面上线路图形T1-T4的一个视图。这些线路图形T上集成的圆形焊盘P(1-7)附在并完成了印制孔/导通孔H(1-7)的A面。线路图形T1-T4上的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了4线桥开尔文测量***到测试试样100”的连接。
图11是经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第二面上线路图形T5-T10的一个视图。这些线路图形上集成的圆形焊盘P(1-7)附在并完成了印制孔/导通孔H(1-7)的B面。线路图形T5、T6、T8、T9上的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了4线桥开尔文测量***到测试试样100”的连接。
图12是测试试样100”’的一个视图,其中层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的两面上的线路图形叠加在一起,层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第二面上的线路图形如虚线所示。
图13是测试试样100”’中经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第一面A面上线路图形T1-T4和TDCA的一个视图。这些线路图形T上集成的圆形焊盘P(1-41)附在并完成了相关印制孔/导通孔的A面。线路图形T1-T4上的每根导线都以连接器图形30的2个焊盘C结尾,其中图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了与4线桥开尔文测量***之间的连接。与TDCA线路图形相关联的焊盘P(8-41)附在并完成了相关镀覆孔/导通孔的A面。线路图形TDCA把A面(例如23&24)上的镀覆孔/导通孔对相连,然后依次与相邻相连的孔对(如25&26)连接在一起,从而形成一个菊花链网络,其中线路图形TDCB在B面。
图14是测试试样100”’经过层压后的PCB测试试样基材S(例如一块多层PCB测试试样的外层或内层)的第一面A面的另一面第二面B面上线路图形T5-T10和TDCB的视图。这些线路图形T上集成的圆形焊盘P(1-41)附在并完成了相关印制孔/导通孔的B面。线路图形T5、T6、T8、T9上的每根导线都以连接器图形30的2个焊盘C结尾,其中连接器图形30由焊盘C1-C20组成。线路图形T7、T10上的每根导线都以连接器图形30的4个焊盘C结尾,其中连接器图形30由焊盘C1-C20组成。连接器图形30中每个焊盘C都与一个镀覆通孔相关联,方便了4线桥开尔文测量***到测试试样的连接。与TDCB线路图形相关联的焊盘P(8-41)附在并完成了相关镀覆孔/导通孔的B面。线路图形TDCB把B面上的镀覆孔/导通孔对(例如24&25)相连,然后依次与相邻相连的孔对(如26&27)连接在一起,从而形成一个菊花链网络,其中线路图形TDCA在A面。
图15测试试样的一个试验方法的流程框图。
图16测试试样的另一个试验方法的流程框图。
图17测试试样的另一个试验方法的流程框图。
图18测试试样的另一个试验方法的流程框图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易被本领域人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
图1-2显示了热暴露电气测试用的印制电路板(PCB)测试试样100或一块多层PCB测试试样的内层。热暴露测试包括了让测试试样100暴露于温度循环中(如极低温和极高温),例如让一种流体(如空气)在不同温度时通过测试试样100并通过连接器图形感应测试试样100上不同部件的电阻值。
测试试样100可使用与生产成品印制板相同的工艺进行制作,可在基材S上制作镀通孔/导通孔H(盲孔、埋孔、叠层孔、通孔)、制作多层导电层、制作使用焊盘与镀覆孔/导通孔H各面连接的线路图形(例如用铜或其他导电材料制作生成的)。
继续引用图1-2,测试试样100上有一排列十六个镀覆孔/导通孔H(H1-H16),或延伸贯穿整个测试试样100,或在一块多层测试试样A面(第一面)到测试试样的反面B面(第二面)之间延伸,或测试试样100的内层之间延伸。测试试样100上布有大量的线路图形T,镀覆孔/导通孔每面上的线路图形T通过贯穿了其上焊盘P的镀覆孔/导通孔H相连,如图3-5所示。测试试样100上有一个连接器图形30,其上含有用于电气接触的多个镀覆孔/导通孔连接点C,例如线路图形T连接的终端连接的20个连接点(C1,C2,C3,C4,C5,...C18,C19,C20)。
从基材S的A面所看到的线路图形T和从基材S的反面B面所看到的有区别。A面上每个线路图形中的焊盘P连接到一组不同的镀覆孔/导通孔H,而在B面上每个线路图形中的焊盘P则连接到不同组的镀覆孔/导通孔H,且每个焊盘P通过一个镀覆孔/导通孔连接了基材S的A面的一个线路图形和B面的一个线路图形。
如图4所示,在测试试样100的B面,一个线路图形T1及其相关联的焊盘P(P1-P4)连接相关联镀覆孔/导通孔H(H1-H4)的其中一面并终止于连接点C1和C2,线路图形T2及其焊盘P(P5-P8)连接相关联镀覆孔/导通孔H(H5-H8)的其中一面并终止于连接点C5和C6,线路图形T3及其焊盘P(P9-P12)连接镀覆孔/导通孔H(H9-H12)的其中一面并终止于连接点C13和C14,线路图型T4及其焊盘P(P13-P16)连接相关联镀覆孔/导通孔H(H13-H16)的其中一面并终止于连接点C17和C18。线路图形T1-T4及其焊盘P(P1-P16)通过一个大面积水平的通道(如与测试试样100的上边缘和/或下边缘大致延伸平行的通道)连接B面上的镀覆孔/导通孔H(H1-H16)的一面。
如图5所示,在基材S的A面,一个线路图形T5及其焊盘P(P1、P5、P9和P13)连接了相关联的镀覆孔/导通孔H(H1、H5、H9、H13)的其中一面并终止于连接点C3和C4,一个线路图形T6及其焊盘P(P2、P6、P10和P14)连接了相关联镀覆孔/导通孔H(H2、H6、H10和H14)的其中一面并终止于连接点C7和C8,一个线路图形T7及其焊盘P(P3、P7、P11和P15)连接了相关联镀覆孔/导通孔H(H3、H7、H11和H15)的其中一面并终止于连接点C15和C16,一个线路图形T8及其焊盘P(P4、P8、P12和P16)连接了相关联镀覆孔/导通孔H(H4、H8、H12和H16)的其中一面并终止于连接点C19和C20。线路图形T5-T8及其焊盘P(P1-P16)通过一个大角度偏斜的通道(如与测试试样100的上边缘和/或下边缘呈现非平行非垂直角度延伸的通道)连接了相关联镀覆孔/导通孔H(H1-H16)连接了A面上的相关联镀覆孔/导通孔H(H1-H16)的一面。
线路图形T9不连接任何被测镀覆孔/导通孔并终止于连接点C9、C10和C11,和C12,且可用于计算基材S的A面表面的温度。铜导体随着温度变化电阻也有规律地出现变化。因此线路T9可以通过测量该电路(如线路T9)在测试试样100在热循环的校准或热暴露中在不同温度下的阻值,使得产生一个A面的电阻和温度的关系曲线,从而计算出与该电路相关的基材S的A面的表面温度。
线路图形T10在线路图形T6和线路图形T9之间延伸。电路图形T10的电阻可以通过连接开尔文电桥测量***的两根线(电极)到测试试样100的连接点C7和C8(线路图形T6的终端点)、另两根电线(电极)到测试试样100的连接点C9和C10(线路图形T9的终点)获取。线路图形T10的测量通常在任何特定温度下都是一样的,并且可以使用开尔文电桥测量***(如仪表/转换/互连***的部件偏移)来提供一个与镀覆孔/导通孔电阻测量范围近似的的参考电阻值(如校准用阻值),以此来评估由镀覆孔/导通孔阻值测量的一致性和偏移。该参考电阻值可用于监测和补偿在热暴露过程中测试试样100的网络在开尔文测量***中的电气偏移。测试试样100在热暴露中,因为焊盘P中的孔或导通孔H可能有破裂或开裂,造成测试网络在特定温度下的测量阻值增高。尽管线路图形T10的参考阻值在特定温度时应当保持一致,但开尔文电桥测量***的一个或多个部件可能会对温度和其他环境变化敏感,从而造成线路图形T10在特定温度下再次做电阻测量时出现偏移。很便利地,测量***可以使用特定温度(如对一个镀覆孔/导通孔进行电阻测试时)下线路图形T10的电阻测量值的变化来有利地进行偏移补偿。
在相关线路图形上焊盘P(P1-P16)中的一个或多个镀覆孔/导通孔H(H1-H16)可以选择在一个或多个特征上有不同,比如使用测试试样100进行评估的PCB结构中的孔径、焊盘直径、线宽、栅格尺寸和连接次序等。
测试试样100提供了一组测试用的由连接器图形30上20个单个的连接点C1-C20组成的矩阵,可以进行与焊盘P(P1-P16)关联的每个镀覆孔/导通孔H(H1-H16)的单独的电阻测量。为了对一个镀覆孔/导通孔H进行电阻测量,测试时4电桥测量***中的2个电桥附加连接到测试网络中与孔H相连的的A面线路图形相关的终端点,另外2根电桥附加到测试网路中孔与H相连的B面线路图形相关的终端点。例如,为了测量与焊盘P1相关联的镀覆孔/导通孔H1的电阻值,开尔文电桥测量***的2根电极连接到测试试样100上的连接点C1和C2,以此形成开尔文电桥测试电路的一面(如孔线路图形T1在B面);另2根电极连接到了测试试样100上的连接点C3和C4,以此形成开尔文电桥测试电路的第二面(孔线路图形T5在A面)。开尔文电桥测量***的电极与这些连接点C1、C2、C3和C4的连接把与P1相关联的镀覆孔/导通孔H1从其余的镀覆孔/导通孔中分离出来,这样仅有镀覆孔/导通孔H1的阻值得到测量。因为与焊盘P1相关联的镀覆孔/导通孔H1是镀覆孔/导通孔H1任一面上两个测量图形(如通过线路图形T1和T5限定的结构)的公共孔,因此当开尔文电桥测量***的电极连接到测试试样100上的连接点C1、C2时,另2根电极连接到测试试样100的连接点C3、C4时,测量的是镀覆孔/导通孔H1的电阻值,很便利地,每个镀覆孔/导通孔网络通过测试试样100的A面的一个单个线路图形T连接到连接器图形T30的两个连接点C上,并通过测试试样100B面的一个单个的线路图形T连接了连接器图形30的两个不同的连接点C上,更多内容如下所述。
下表1标示了图5所示的测试试样100的测量方案。特别是,表1列出了把4电桥(如电极)开尔文电桥测量***中的2根线桥连接到测试试样100的A面线路图形的的连接器图形30中的连接点C、以及把另2根线桥连接到B面线路图形上的连接器图形30中的连接点C、用于测试(如测量电阻值)由一个镀覆孔/导通孔H组成的每个网络、温度网络和校准/偏移网络。
表1—PCB测试试样100的测量方案
在图1-5中的测试试样100中,每十六个镀覆孔/导通孔连接到一个单独的测试网路。另外提供的两个测试网路用于测量表面温度和校准/偏移(通过线路图形T9和T10),如上所述。很便利的是,基材S上的线路图形T(如A面的线路图形T1-T4和B面的线路图形T5-T8)的布线可以通过仅仅20个连接点(如C1-C20)让这十六个镀覆孔/导通孔中的每个孔和两个参考导线(用于表面温度和校准/偏移)得到测量。因此,测试试样100使用仅需要20个连接点就可以进行测量的一个20个网络的组合,以此增加了热暴露中测试试样100的电气测试网路的数据量,如果不使用该矩阵的情况下,通常只能检测4条菊花链测试网路。
在使用中,测试试样100上的连接器图形30附连在热暴露和电气测试设备的连接***中。设备中的连接***与测试试样100上的连接器图形30进行连接。设备可以用一个矩阵切换开关,方便从测试试样100上由连接点C构成的与每个测试矩阵网路相关联的4个测试图形输入点到开尔文电桥测量***的4个输入点之间的连接。(如4电桥开尔文测量***中2根线连接到与基材S的A面一个线路图形连接在一起的测试试样100的2个连接点C,并把另2根线连接到与基材S的B面一个线路图形连接在一起的测试试样100的2个连接点C)因此,该排列切换开关的操作使得4电桥开尔文测量***的4个输入点连接到了4个连接点C(2个与基材S的A面的一个线路图形连接,2个与基材S的B面的一个线路图形连接),以此来测量包含一个镀覆孔/导通孔(如16镀覆孔/导通孔中的其中一个)的一个网络。测试试样100在设备中接受热暴露并检测该测试试样100(如每个镀覆孔/导通孔)的电气可靠性。在热暴露和电气试验中,由于热暴露而在孔或导通孔上的产生的应力,可以造成一个或多个镀覆孔/导通孔破裂或开裂、在特定温度下的电阻测量值上升。因此,通过在热暴露过程中在一特定温度下对每个镀覆孔/导通孔的电阻值进行测量,可以采集每个镀覆孔/导通孔的可靠性数据。
图6-8为一个测试试样100’的示意图。测试试样100’的一些特征和图1-5中的测试试样100的特征相似。因此,用来标示测试试样100’上各个部件的参考编号和用来标示图1-5中测试试样100中的相应部件是相同的,除了在编号后增加了一个’符号。因此,图1-5中测试试样100的各种特征的结构和描述的理解也适用于图6-8中测试试样100’的相应特征。
测试试样100’和测试图形100的区别在于线路图形T4’的形状上,并且在测试试样100’中包括了与线路图形TDCA和TDCB相互连接的上述镀覆孔/导通孔菊花链,线路图形TDCA由T12、T14、T16、T18、T20、T22、T24、T26、T28、T30、T32、T34、T36、T38和T40线路段确定,每个线路段连接A面的两个镀覆孔。线路图形TDCB由T11、T13、T15、T17、T19、T21、T23、T25、T27、T29、T31、T33、T35、T37和T39线路段确定,每个线路段连接B面的两个镀覆孔。测试试样100’上A面线路图形TDCA的线路段和B面线路图形TDCB互相交替,生成了一个互连的镀覆孔/导通孔菊花链。该菊花链的终端点(焊盘P16和P17)通过线路图形T8和T4终止于连接点C17、C18、C19和C20。在热暴露过程中,该菊花链在特定温度下的所测的电阻用于评估菊花链中三十一个孔的组合电阻可靠性。
下表2标示了图6-8中所示测试试样100’的测量方案。
特别是,表2列出了把4电桥(如电极)开尔文电桥测量***中的2根线桥连接到测试试样100’A面线路图形中连接器图形30的连接点C、以及把另2根线桥连接到B面线路图形上的连接器图形30中的连接点C、用于测试(如测量电阻值)由一个镀覆孔/导通孔H组成的每个网络、温度网络和校准/偏移网络。
表2—PCB测试试样100’的测量方案
因此,测试试样100’的镀覆孔/导通孔菊花链(DC)提供了一个测试网路,取代了在基材S上与焊盘P16相关联的测试网路,如上表2所示。尽管测试试样100’用一个31个镀覆孔/导通孔的菊花链测试网路取代了一个单孔镀覆孔/导通孔测试网路(如孔/导通孔H16),该技术说明其中一点认可了测试试样100’的基材S可以包含另外的菊花链测试网路,这些网络可以是不同数量和尺寸的镀覆孔/导通孔,每个网络可以在测试试样100’的基材S线路图形中取代其他的单孔镀覆孔/导通孔测试网路。因此,该测试试样100’可包括菊花链和单孔镀覆孔/导通孔测试网路的任一组合。
图9-11为一个测试试样100”的示意图。测试试样100”的一些特征和图1-5中的测试试样100的特征相似。因此,用来标示测试试样100”上各个部件的参考编号和用来标示图1-5中测试试样100中的相应部件是相同的,除了在编号后增加了一个”符号。因此,图1-5中测试试样100的各种特征的结构和描述的理解也适用于下图9-11中测试试样100”的相应特征,除了下述部分。图9显示了测试试样100”的A面的示意图,图9A显示了测试试样100”的B面的示意图(如测试试样100”的B面是A面的反面)。
继续引用图9-11,测试试样100”上有一排列七个镀覆孔/导通孔H(H1-H7),或延伸贯穿了整个测试试样100”,或在一块多层测试试样A面(第一面)到测试试样的反面B面(第二面)之间延伸,或在测试试样100”的内层延伸。测试试样100”布有大量的线路图形T,通过贯穿了镀覆孔/导通孔的两面上的线路图形T中焊盘P的多个镀覆孔/导通孔相连。测试试样100”上有一个连接器图形30,其上带有用于电气接触的多个镀覆孔/导通孔连接点C,例如线路图形T终端点连接的20个连接点(如C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C13、C1、C15、C16、C17、C18、C19、C20)。
从基材S的A面所看到的线路图形T和从基材S的反面B面所看到的有区别。焊盘P有一个镀覆孔/导通孔连接到A面上众多线路图形中的一个和B面上众多线路图形中的一个。
如图10所示,在测试试样100”的A面,一个线路图形T1及其相关联焊盘P1连接了相关联镀覆孔/导通孔H1的其中一面并终止于连接点C1和C2,线路图形T2及其焊盘P(P2-P3)连接了相关联镀覆孔/导通孔H(H2-H3)的其中一面并终止于连接点C5和C6,线路图形T3及其焊盘P(P4-P5)连接了镀覆孔/导通孔H(H4-H5)并终止于连接点C13和C14,线路图型T4及其焊盘P(P6-P7)连接了相关联镀覆孔/导通孔H(H6-H7)并终止于连接点C17和C18。线路图形T1-T4及其焊盘P(P1-P7)通过一个大面积水平通道(如与测试试样100”的上边缘和/或下边缘大致延伸平行的通道)选择性地连接A面上的镀覆孔/导通孔H(H1-H7)。
参考图11,在基材S的B面,一个线路图形T5及其焊盘P(P1-P2)连接了相关联镀覆孔/导通孔H(H1-H2)的其中一面并终止于连接点C3和C4,一个线路图形T6及其焊盘P(P3-P4)连接了相关联镀覆孔/导通孔H(H3-H4)的其中一面并终止于连接点C7和C8,一个线路图形T8及其焊盘P(P5-P6)连接了相关联镀覆孔/导通孔H(H5-H6)的其中一面并终止于连接点C15和C16,一个线路图形T9及其焊盘P(P7)连接了相关联镀覆孔/导通孔H(H7)的其中一面并终止于连接点C19和C20。线路图形T5、T6、T8、T9及其及其焊盘P(P1-P7)通过一个与A面上不同的通道连接了B面上的相关联镀覆孔/导通孔H(H1-H7)。
线路图形T7不和任何被测镀覆孔/导通孔连接并终止于连接点C7、C8、C11和C12,且可用于计算基材S的B面的温度。铜导体随着时间变化电阻也有规律地出现变化。因此线路T7可以通过以通过测量该电路(如线路T7)在测试试样100”在热循环的校准或热暴露中在不同温度下的阻值,使得产生一个B面的电阻和温度的关系曲线,从而计算出与该电路相关的基材S的B面的表面温度。
线路图形T10从T7上延伸出来。线路图形T10的电阻可以通过连接开尔文电桥测量***的两根线(电极)到测试试样100”的连接点C9和C10以及连接另两根电线(电极)到测试试样100”的连接点C11和C12获取。线路图形T10的测量通常在任何特定温度下都是一样的,并且可以使用开尔文电桥测量***(如仪表/转换/互连***的部件偏移)来提供一个与镀覆孔/导通孔电阻测量范围近似的的参考电阻值(如用于校准的值),以此评估的镀覆孔/导通孔组成的阻值测量的一致性和偏移。该参考电阻值可用于监测和补偿在热暴露过程中测试试样100”的通道在开尔文测量***中的电气偏移。测试试样100”在热暴露中,因为焊盘P中的孔或导通孔H可能有破裂或开裂,造成测试网路在特定温度下的测量阻值增高。尽管线路图形T10的参考阻值在特定温度时应当保持一致,但是开尔文电桥测量***的一个或多个部件可能会对温度和其他环境变化敏感,从而造成线路图形T10在特定温度下再次做电阻测量时出现偏移。很便利地,测量***可以使用特定温度(如对一个镀覆孔/导通孔实施电阻测试时)下线路图形T10的电阻测量值的变化来进行偏移补偿。
在相关线路图形上焊盘P(P1-P7)中的一个或多个镀覆孔/导通孔H(H1-H7)可以选择性地在一个或多个特征上有不同,比如使用测试试样100”进行评估的PCB结构中的孔径、焊盘直径、线宽、栅格尺寸和连接次序等。在其他特征上,镀覆孔/导通孔H(H1-H7)可以在孔类型(如通孔、盲孔、埋孔、叠孔)和基材S的内层或外层上有不同。
测试试样100”提供了一组测试用的由连接器图形30上20个单个的连接点C1-C20组成的组合矩阵,可以进行相关焊盘P(P1-P7)上每个镀覆孔/导通孔H(H1-H7)的单独的电阻测量。为了对一个镀覆孔/导通孔H进行电阻测量,测试时4电桥开尔文测量***中的2个电桥附加连接到与测试网路中孔H相连的A面线路图形的相关终端点上,另外2根电桥附加到测试网路中与孔H相连的的B面线路图形相关的终端点上。例如,为了测量与焊盘P1相关联的镀覆孔/导通孔H1的电阻值,开尔文电桥测量***的2根电极连接到测试试样100”上的连接点C1和C2,以此形成开尔文电桥测试电路的一面(如A面上的孔线路图形T1);而另2根电极连接到了测试试样100”上的连接点C3和C4,以此形成开尔文电桥测试电路的第二面(如B面上的孔线路图形T5)。开尔文电桥测量***的电极与这些连接点的C1、C2、C3和C4的连接把与P1相关联的镀覆孔/导通孔H1从其余的镀覆孔/导通孔中分离出来,这样仅有镀覆孔/导通孔H1的阻值得到测量。因为与焊盘P1相关联的镀覆孔/导通孔H1是镀覆孔/导通孔H1任一面上两个测量图形(如通过线路图形T1和T5限定的结构)的公共孔,因此当开尔文电桥测量***的电极连接到测试试样100”上的连接点C1、C2、另2根电极连接到连接点C3、C4时,测量的是镀覆孔/导通孔H1的电阻值,很便利地,每个镀覆孔/导通孔通道通过测试试样100”的A面的一个单个线路图形T连接到连接器图形T30的两个连接点C上,并通过测试试样100”的B面的一个单个的线路图形T连接到连接器图形30的2个不同的连接点C上,更多内容如下所述。
下表3标示了图9-11所示的测试试样100”的测量方案。特别是,表3列出了把4电桥(如电极)开尔文电桥测量***中的2根线桥连接到测试试样100”A面线路图形的的连接器图形30中的连接点C、以及把另2根线桥(如电极)连接到B面线路图形上的连接器图形30中的连接点C、用于测试(如测量电阻值)由一个镀覆孔/导通孔H组成的每个网络、温度网络和校准/偏移网络。
表3—PCB测试试样100的测量方案
在图9-11中的测试试样100”中,每七个镀覆孔/导通孔连接到一个单独的测试网路。另外提供的两个测试网路用于测量表面温度和校准/偏移(通过孔线路图形T7和T10),如上所述。很便利的是,基材S上的线路图形T(如A面的线路图形T1-T4和B面的线路图形T6、T8、T9)的排线可以通过仅仅20个连接点(如C1-C20)让这七个镀覆孔/导通孔的每个孔和两个参考导线(用于表面温度和校准/偏移)得到测量。因此,测试试样100使用仅需要20个连接点就可以测量的一个9通道的矩阵,增加了比热暴露中测试试样100”更多的电气测试网路数据量,如果不使用该矩阵的情况下,通常只能检测4条菊花链测试网路。
在使用中,测试试样100上的连接器图形30附连在热暴露和电气测试设备的连接***中。设备中的连接***与测试试样100上的连接器进行连接。设备可以用一个矩阵(排列组合)切换开关,方便测试试样100上连接点C构成的每个测试网路相关联的4个测试图形输入点与开尔文电桥测量***的4个输入点之间的连接。(如4电桥开尔文测量***中2根线连接到与基材S的A面一个线路图形连接在一起的测试试样100的2个连接点C,并把另2根线连接到与基材S的B面一个线路图形连接在一起的测试试样100的2个连接点C)因此,该排列矩阵(排列组合)切换开关的操作使得4电桥开尔文测量***的4个输入点连接到了4个连接点C(2根线与基材S的A面的一个线路图形连接,2根线与基材S的B面的一个线路图形连接),以此来测量包含一个镀覆孔/导通孔(如七个镀覆孔/导通孔中的其中一个)的一个网络。测试试样100”在设备中接受热暴露并检测该测试试样100”(如每个镀覆孔/导通孔)的电气可靠性。在热暴露和电气试验中,由于热暴露在孔或导通孔上的产生的应力,可以造成一个或多个镀覆孔/导通孔破裂或开裂、在特定温度下的电阻测量值上升。因此,通过在热暴露过程中在一特定温度下对每个镀覆孔/导通孔的电阻值进行测量,可以采集每个镀覆孔/导通孔的可靠性数据。
图12-14为一个测试试样100”’的示意图。测试试样100”’的一些特征和图9-11中的测试试样100”的特征相似。因此,用来标示测试试样100”’上各个部件的参考编号和用来标示图9-11中测试试样100”中的相应部件是相同的,除了在编号后增加了一个’符号。因此,图9-11中测试试样100的各种特征的结构和描述的理解也适用于图12-14中测试试样100”’的相应特征。
测试试样100”’和测试图形100”的区别在线路图形T5’的性状,并且在测试试样100”’中包括了与线路图形TDCA和TDCB相互连接的一个镀覆孔/导通孔菊花链,线路图形TDCA由T12、T14、T16、T18、T20、T22、T24、T26、T28、T30、T32、T34、T36、T38、T40、T42和T44线路段确定,每个线路段连接A面的两个镀覆孔。线路图形TDCB由T11、T13、T15、T17、T19、T21、T23、T25、T27、T29、T31、T33、T37、T41和T43线路段确定,每个线路段连接B面的两个镀覆孔。测试试样100”’上A面线路图形TDCA的线路段和B面线路图形TDCB互相交替,生成了一个互连的镀覆孔/导通孔的菊花链。该菊花链(DC)的终端点(焊盘P8和P9)通过线路图形T1和T5终止于连接点C1、C2、C3和C4。在热暴露过程中,该菊花链在特定温度下的所测的电阻用于评估菊花链中三十四孔组合的电阻可靠性。
下表4标示了图12-14所示的测试试样100”’的测量方案。特别是,表4列出了把4电桥(如电极)开尔文电桥测量***中的2根线桥连接到测试试样100”’的A面线路图形的的连接器图形30中的连接点C、以及把另2根线桥连接到B面线路图形上的连接器图形30中的连接点C、用于测试(如测量电阻值)由一个镀覆孔/导通孔H组成的每个网络、菊花链(DC)、温度网络和校准/偏移网络。
表4—PCB测试试样100”’的测量方案
因此,测试试样100”’的镀覆孔/导通孔菊花链(DC)提供了一个测试网路,取代了与基材S上焊盘P1相关联的测试网路,如上表4所示。尽管测试试样100”’用一个34个镀覆孔/导通孔的菊花链(DC)测试网路取代了一个单孔镀覆孔/导通孔测试网路(如孔/导通孔H1),该技术说明中其中一点是认可了测试试样100’的基材S可以包含另外的菊花链测试网路,这些网络可以是不同数量和尺寸的镀覆孔/导通孔,每个网络可以在测试试样100”’的基材S线路图形中取代其他的单孔镀覆孔/导通孔测试网路。因此,该测试试样100”’可包括菊花链和单镀覆孔/导通孔测试网路的任一组合。
测试方法
图15-18是对测试试样100、100’、100”、100”’进行测试的不同方法的示意图。
图15显示了对测试试样100、100’、100”、100”’进行测试的方法200A。该方法包含210A把一块或多块测试试样100、100’、100”、100”’置入测试设备中(如测试设备箱内)、220A在测试箱内时监测测试试样100、100’、100”、100”’的电气特征(如使用上述的4电桥测量***)、230A把测试试样100、100’、100”、100”’置于一个低温条件下(如大约在0摄氏度和-65摄氏度之间的一个温度),240A然后把测试试样100、100’、100”、100”’置于一个高温条件下(如大约在85摄氏度和260摄氏度之间的一个温度)。测试试样100、100’、100”、100”’可以在低温条件和高温条件之间进行循环(如经过预设的循环数或预设的时间)。在某些情况中,测试试样100、100’、100”、100”’可能会在测试设备的不同箱体之间进行,其中一个箱体进行低温条件而另一个箱体进行高温条件。在某些情况下,温度条件可以由一个空气-到-空气的环境中提供。在另一些情况下,温度条件可以由一个液体-到-液体的环境中提供。
图16显示了对测试试样100、100’、100”、100”’进行测试的方法200B。该方法包含210A把一块或多块测试试样100、100’、100”、100”’置入测试设备中(如测试设备箱内)、220B让测试试样100、100’、100”、100”’在第一个预设温度下稳定、230B在第一个预设温度下测量测试试样的第一次电阻(如使用上述的4电桥测量***)、240B让测试试样100、100’、100”、100”’在第二个预设温度下稳定、250B在第二个预设温度下测量测试试样的第二次电阻(如使用上述的4电桥测量***)、260B确定测试试样100、100’、100”、100”’从第二个电阻达到第一个电阻的第一个持续时间,270B确定测试试样100、100’、100”、100”’从第一个电阻达到第二个电阻的第二个持续时间、280B把测试试样100、100’、100”、100”’在第一个预设温度和第二个预设温度之间进行循环、290B可选性地对测试试样100、100’、100”、100”’进行监测或判定失效。在某些情况下,测试试样100、100’、100”、100”’保留在一个箱体内并暴露于流通在箱体内的流体中,同时该箱体可能处于第一个预设温度、第二个预设温度等的条件下。在某些情况下,该流体为压缩后的干燥空气。
图17显示了对测试试样100、100’、100”、100”’进行测试的方法200C。该方法包含210C把一块或多块测试试样100、100’、100”、100”’置入测试设备中(如测试设备箱内)、220C让测试试样100、100’、100”、100”’温度变化直到达到第一个预设温度、230C在预设温度下测量测试试样的第一次电阻(如使用上述的4电桥测量***)、240C让测试试样100、100’、100”、100”’达到预设温度的相应温度电阻值、250C让测试试样100、100’、100”、100”’温度变化并驻留从而使得它们达到预设温度。在某些情况下,测试试样100、100’、100”、100”’保留在一个箱体内并暴露于流通在箱体内的流体中,该箱体可能处于第一个预设温度、第二个预设温度等的条件中。在某些情况下,该流体为压缩后的干燥空气。
图18显示了对测试试样100、100’、100”、100”’进行测试的方法200D。该方法包含210D把一块或多块测试试样100、100’、100”、100”’置入测试设备中(如测试设备箱内)、220D让流体温度变化直到达到第一个预设温度或温度条件、230D把测试试样100、100’、100”、100”’放置在第一个温度或温度范围内的流体中、240D让流体温度变化直到达到第二个预设温度或温度条件、250D把测试试样100、100’、100”、100”’放置在第二个温度或温度范围内的流体中。在某些情况下,测试试样100、100’、100”、100”’保留在一个箱体内并暴露在。在某些情况下,测试试样100、100’、100”、100”’保留在一个箱体内并暴露于流通在箱体内的流体中,同时该箱体可能处于第一个预设温度、第二个预设温度等的条件下。在某些情况下,该流体为压缩后的干燥空气。
附加实施例
在本发明的实施例中,热暴露期间电气测试用的印制电路板测试试样及其制作方法可以符合以下任一实施例:
实施例1.热暴露期间电气测试用的印制电路板测试试样,包括:
一个具有一层或多层导电层,并在导电层的第一面和与第一面相对的第二面之间延伸的基板;
多个镀覆孔/导通孔,形成于测试试样基板内,或从镀覆孔/导通孔第一面A的第一表面延伸至镀覆孔/导通孔第二面B的第二表面,穿过测试试样整个基板;
界定(定义或构成)第一图形的第一组多个线路图形,其中每个图形与多个镀覆孔/导通孔的一个子集在镀覆孔/导通孔的第一面互联;
界定第二图形的第二组多个线路图形,第二组多个线路图形中的每一个与多个镀覆孔/导通孔的另一个不同子集在镀覆孔/导通孔的第二面互联,第二图形与第一图形不同;和
一个限定在基板内部或基板表面的连接器图形,第一组和第二组多个线路图形连接到连接器图形的多个连接点。
其中,使用连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,将4线开尔文电桥测量***的2根导线连接到镀覆孔/导通孔的第一面,将另2根连接到第二面,来测量每个镀覆孔/导通孔的电阻,其中两个线路图形连接到上述镀覆孔/导通孔。
实施例2.实施例1所述测试试样中,多个镀覆孔/导通孔由十六个镀覆孔/导通孔组成,这些镀覆孔/导通孔形成于基板内或完全贯穿基板。
实施例3.任何前述实施例中的测试试样,其中第一组多个线路图形包括四个线路图形,每个图形连接到四个镀覆孔/导通孔的第一面。
实施例4.实施例3所述测试试样中,四个线路图形中的每一个沿着大体与基板一个边缘平行延伸的一行连接到四个镀覆孔/导通孔的第一面,这四个线路图形界定了一个水平或平行的线路图形。
实施例5.任何前述实施例中的测试试样中,第二组多个线路图形包括四个线路图形,每个图形连接到四个镀覆孔/导通孔的第二面。
实施例6.实施例5所述测试试样中,四个线路图形中的每一个沿着跟基板边缘不平行、呈角度延伸的行与四个镀覆孔/导通孔的第二面连接,四个线路图形界定了一种斜角形的线路图形。
实施例7.任何前述实施例的测试试样中,第二组多个线路图形中的一个被配置为测量温度,第二组多个线路图形中的两个被配置为通过电阻测量来测量校准/偏移。
实施例8.任何前述实施例的测试试样,还包括基板上的镀覆孔/导通孔组成的一个菊花链,这些孔通过第一面的第一组多个线路图形中的一个和第二面的第二组多个线路图形中的一个连续连接到连接器的连接点。
实施例9.任何前述实施例的测试试样中,多个镀覆孔/导通孔中的每一个由盲孔、埋孔、叠孔和通孔中的一个构成。
实施例10.用于热暴露期间电气测试的印制电路板测试试样,包含:
一个含有一个或多个导电层,并在第一面和与第一面相对的第二面之间延伸的基板;
含十六个镀覆孔/导通孔的多个镀覆孔/导通孔,这些镀覆孔/导通孔形成于测试试样的基板内,或从镀覆孔/导通孔的第一面的第一表面延伸至镀覆孔/导通孔的第二面的第二表面且贯穿测试试样整个基板;
界定第一图形的第一组多个线路图形,第一图形包含第一面的四个线路图形,四个线路图形中的每一个与镀覆孔/导通孔的第一面的四个镀覆孔/导通孔互联;
界定第二图形的第二组多个线路图形,第二组图形包括第二面的四个线路图形,四个线路图形中的每一个都与镀覆孔/导通孔的第二面的镀覆孔/导通孔互连,第二组图形不同于第一组,并且十六个镀覆孔/导通孔中的每一个孔连接到导通孔第一面上一个线路图形和第二面上一个线路图形;和
一个在基板上限定的连接器图形,连接器图形有二十个连接点,第一组和第二组多个线路图形连接到连接器图形的二十个连接点,
其中,使用连接器图形中的连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,这两个线路图形连接到所述镀覆孔/导通孔,将4线开尔文电桥测量***中的每2根导线连接到镀覆孔/导通孔的第一面和第二面,来提供十六个镀覆孔/导通孔中的每个孔的电阻测量。
实施例11.实施例10所述测试试样中,第一面四个线路图形中的每一个沿着与基板一边缘大致平行延伸的行连接到四个镀覆孔/导通孔,这四个线路图形定义了一种水平或平行的图形。
实施例12.实施例10或11所述测试试样中,第二面四个线路图形的每一个都沿着和基板的一个边缘不平行、呈斜角延伸的行与四个镀覆孔/导通孔连接,这四个线路图形定义了一种斜角型图形。
实施例13.实施例10-12中任一项的测试试样中,第二组多个线路图形中的一个被配置来测量温度,另两个被配置为通过电阻测量来测量校准/偏移。
实施例14.实施例10-13中任一项的测试试样中,多个镀覆孔/导通孔中的每一个由盲孔,埋孔,叠孔和通孔中的一个构成。
实施例15.用于热暴露期间电气测试的印制电路板测试试样的制备方法,包括:
制作一个含一个或多个导电层,并在第一面和与第一面相对的第二面之间延伸的基板;
在测试试样基板内制作多个镀覆孔/导通孔,或使它们从镀覆孔/导通孔第一面的第一表面贯穿测试试样的整个基板延伸到镀覆孔/导通孔第二面的第二表面;
用第一个图形形成第一组多个线路图形,第一组多个线路图形中的每一个与基板第一面的多个镀覆孔/导通孔的一个子集互联;
以第二图形形成第二组多个线路图形,第二图形和第一图形不同,第二组多个线路图形中的每一个与镀覆孔/导通孔第二面的多个导通孔的另一个不同的子集互联;并
提供导线一块基板上的连接器图形,图形中有多个连接点,第一组和第二组多个线路图形连接到所述多个连接点,
其中,通过使用连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,这两个线路图形连接到所述镀覆孔/导通孔,将4线开尔文电桥测量***的2根导线连接到镀覆孔/导通孔的第一面,并将4线开尔文电桥测量***的另2根导线连接到第二面,测量每个镀覆孔/导通孔的电阻。
实施例16.实施例15所述方法中,多个镀覆孔/导通孔包含十六个镀覆孔/导通孔,这些孔形成于测试试样的基板内,或延伸穿过测试试样的整个基板。
实施例17.实施例15或16所述的方法中,第一组多个线路图形由四个线路图形组成,每个图形连接四个镀覆孔/导通孔。
实施例18.实施例15-17中任一项的方法中,四个线路图形的每一个沿着大致平行于基板一个边缘延伸的行连接四个镀覆孔/导通孔,四个线路图形限定的第一组图形是水平的图形。
实施例19.实施例15-18中任一项的方法中,第二组多个线路图形含四个线路图形,每一个连接四个镀覆孔/导通孔。
实施例20.实施例15-19中任一项的方法中,四个线路图形中的每一个都沿着与基板的一个边缘不平行、呈斜角延伸的行连接四个镀覆孔/导通孔,这四个镀覆孔/导通孔限定的第二组线路图形是一种斜角行线路图形。
实施例21.实施例15-20中任一项的方法中,第二组多个线路图形的一个被配置为测量温度,第二组多个线路图形的两个被配置为通过电阻测量来测量校准/偏移。
实施例22.实施例15-21中任一项的方法,还包括形成导线一块基板上镀覆孔/导通孔组成的菊花链,这些镀覆孔/导通孔通过第一组多个线路图形中的一个和第二组多个线路图形中的一个连续连接到连接器图形的连接点。
实施例23.实施例15-22中任一项的方法中,制作多个镀覆孔/导通孔中的每一个包括制作盲孔,埋孔,叠孔和通孔中的一个。
实施例24.用于热暴露期间电气测试的印制电路板测试试样,包括:
一个具有一个或多个导电层,并在第一面和与第一面相对的第二面之间延伸的基板;
一组多个镀覆孔/导通孔,形成于测试试样基板内或从镀覆孔/导通孔第一面A的第一表面贯穿测试试样的整个基板并延伸至镀覆孔/导通孔第二面B的第二表面;
界定第一图形的第一组多个线路图形,所述第一组多个线路图形中的每一个在镀覆孔/导通孔的第一面与多个镀覆孔/导通孔的一个子集互联;
界定第二图形的第二组多个线路图形,所述第二组多个线路图形中的每一个在镀覆孔/导通孔的第二面与多个镀覆孔/导通孔的另一个不同的子集互联,第二图形与第一图形不同;以及
一个限定在基板内部或基板表面的连接器图形,所述第一组和第二组多个线路图形连接到连接器图形的多个连接点,
其中,通过使用连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,这两个线路图形连接到所述镀覆孔/导通孔,将4线开尔文电桥测量***的2根导线连接到镀覆孔/导通孔的第一面,并将4线开尔文电桥测量***的另2根导线连接到第二面,来测量每个镀覆孔/导通孔的电阻。
实施例25.实施例24所述测试试样中,多个镀覆孔/导通孔由形成在所述基板内或完全贯穿基板的七个镀覆孔/导通孔组成。
实施例26.实施例24-25中任一项的测试试样中,第一组多个线路图形包括四个线路图形,每个线路图形与至少一个镀覆孔/导通孔的第一面连接。
实施例27.实施例24-26中任一项的测试试样中,所述第二组多个线路图形包括四个线路图形,每个线路图形与至少一个镀覆孔/导通孔的第二面连接。
实施例28.实施例24-27中任一项的测试试样中,第二组多个线路图形中至少一个被配置为测量温度,且至少一个被配置为通过电阻测量来测量校准/漂移。
实施例29.实施例24-28中的任何一项所述的测试试样,还包括基板上镀覆孔/导通孔组成的一个菊花链,这些孔通过第一面的第一组多个线路图形中的一个和第二面的第二组多个线路图形中的一个连续连接到连接器的连接点。
实施例30.实施例24-29中任一项的测试试样中,多个镀覆孔/导通孔中的每一个由盲孔,埋孔,叠孔和通孔中的一个构成。
实施例31.用于热暴露期间电气测试的印制电路板测试试样,包括:
一个含一个或多个导电层,并在第一面和与第一面相对的第二面之间延伸的基板;
多个镀覆孔/导通孔,由七个镀覆孔/导通孔组成,这些镀覆孔/导通孔形成于测试试样基板内,或从镀覆孔/导通孔第一面的第一表面延伸贯穿测试试样的整个基板至镀覆孔/导通孔第二面的第二表面;
界定第一图形的第一组多个线路图形,由第一面四个线路图形构成,四个线路图形中的每一个与镀覆孔/导通孔第一面上至少一个镀覆孔/导通孔连接;
界定第二图形的第二组多个线路图形,由第二面四个线路图形组成,所述四个线路图形中的每一个与镀覆孔/导通孔第二面上至少一个镀覆孔/导通孔连接,第二组图形与第一组不同,七个镀覆孔/导通孔中的每一个均与第一面的一个线路图形和第二面的一个线路图形相连;以及
一个限定在基板上,含有二十个连接点的连接器图形,第一组和第二组多个线路图形连接到连接器图形的二十个连接点,
其中,通过使用连接器图形中的连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,两个线路图形连接到所述镀覆孔/导通孔,将4线开尔文电桥测量***的每2根导线分别连接到镀覆孔/导通孔的第一面和第二面,来测量七个镀覆孔/导通孔中每个孔的电阻。
实施例32.实施例31中的测试试样,第二组多个线路图形中至少一个被配置为测量温度,至少一个被配置为通过阻值测量来测量校准/偏移。
实施例33.实施例31-32中的任一项所述的测试试样,还包括基板上镀覆孔/导通孔组成的一个菊花链,这些孔通过第一面上第一组多个线路图形中的一个和第二面上第二组多个线路图形中的一个连续连接到连接器的连接点。
实施例34.实施例31-33中任一项的测试试样,多个镀覆孔/导通孔中的每一个由盲孔,埋孔,叠孔和通孔中的一个构成。
实施例35.该热暴露期间电气测试的印制电路板测试试样的测试方法,包括:
将测试试样置入测试设备;
改变流体温度直到达到第一温度;
将测试试样暴露在第一温度的流体中;
改变流体温度直到达到第二温度,并
将测试试样暴露在第二温度的流体中。
实施例36.实施例35所述方法中,流体是空气。
实施例37.实施例35-36中任一项的测试方法中,第一温度低于第二温度。
实施例38.实施例35-37中任一项的测试方法中,第一温度约为-65℃-0℃之间。
实施例39.实施例35-38中任一项的测试方法中,第二温度约85℃-260℃之间。
实施例40.实施例35-39任一项的方法,还包括在测试试样暴露于第一/第二温度或两种温度下的流体时,测量至少一个镀覆孔/导通孔的电阻。
实施例41.该热暴露期间电气测试的印制电路板测试试样的测试方法,包括:
将测试试样置入测试设备;
使测试试样稳定在第一温度;
测量测试试样在第一温度下的第一次阻值;
使测试试样稳定在第二温度,第二温度与第一温度不同;
测量测试试样在第二温度下的第二次阻值;并
根据两次所测阻值中的一个或两个判定测试试样是否失效
实施例42.实施例41所述的方法,还包括在使测试试样在第一温度和第二温度间循环并测量电阻,并通过比较第一温度或第二温度下、或两个温度下连续测得的阻值,以确定测试试样是否失效。
实施例43.实施例41-42中任一项的方法中,还包括确定测试试样从第一次所测阻值达到第二次所测阻值需要的第一次持续时间,和测试试样从第一次所测阻值达到第二次所测阻值需要的第二次持续时间。
尽管已经描述了本发明的某些实施例,但是这些实施例仅以示例呈现,并不旨在限制本发明的范围。实际上,本文描述的新颖方法和***可以以其他多种形式呈现。此外,在不背离本发明精神的情况下,可以对本文所述的***和方法进行各种省略,替换和改变。所附声明及其等同要求旨在包含这些形式和在本发明范围和精神范围内的其他修改。因此,本发明的范围仅通过参考所附权利要求书来限定。
结合特定方面,实施例或示例描述的特征,材料,特性或分组应理解为可应用于本节或本说明书其他地方描述的任何其他方面,实施例或示例,除非与其不兼容。本说明书中公开的所有特征(包括任何随附的声明、摘要和附图)和/或所公开的任何方法或过程的所有步骤,可以组合成任何组合,除非某些组合中至少一些特征和/或步骤互相排斥。保护不限于任何前述实施例的细节。该保护延伸至本说明书中公开的任何新的特征或这些特征的任何新的组合(包括任何随附的声明、摘要和附图),或本说明公开的任何方法或过程的新的步骤或这些步骤的任何新的组合。
此外,本发明描述的单独实施的环境下的某些特性也可以在单个实施中组合实施。相反,在单个实施的环境下描述的多种特征也可以分别在多个实施中或任何合适的子组合中实施。此外,尽管上文将特征描述为以某些组合形式作用,但某些情况下,可以从该组合中去除一个或多个特征,且该组合可以被称为一个子组合或子组合的一个变体。
而且,尽管附图和本说明以特定次序描述操作,但是不需要以所示的特定次序或顺序来执行这些操作,或执行所有操作来获得期望的结果。未描述的其他操作也可并入示例方法和过程中。例如,可以在所描述的任何操作之前、之后、同时或之间执行一个或多个附加操作。此外,这些操作在其他实施中可以重新排列或重新排序。那些本领域技艺精湛者将理解,在一些实施例中,所示和/或披露的过程中采取的实际步骤可能与图中所示的步骤不同。
依据实施例,可以移除上述步骤中的某些步骤,也可以添加其他步骤。此外,以上披露的具体实施例的特征和属性可以以不同的方式组合,形成另外的实施例,所有的实施例都在本发明的范围内。
而且,上述实施中各种***组件的分离不应被理解为在所有实施中都需要这种分离,并且应当明白,所描述的组件和***通常可以集成在单个产品中或封装到多个产品里。
为了本发明的目的,本文描述了某些方面、优点和新颖特征。根据任何特定实施例,不一定可以实现所有这些优点。因此,例如,本领域技术精湛人员将认识到,本发明可以以某种方式呈现或实施,以实现本文讲授的一个或一组优点,而不一定实现本文可能讲授或暗示的其他优点。
除非另有特别说明或在所使用的上下文中以其他方式理解,否则条件语言(例如“能够”、“能”、“可能”或“可以”),通常意在传达某些实施例包括,而其他实施例不包括:某些特征、元素和/或步骤。这种条件语言通常并不意味着一个或多个实施例以任意方式需要某些特征、元素和/或步骤,或一个或多个实施例必须包含逻辑,用于在有或没有客户输入或提示的情况下,决定是否包含这些特征、元素和/或步骤或是否在任何特定实施例中执行这些特征、元素和/或步骤。
除非另有特别说明,否则连接语言,如短语“X、Y和Z中至少一个”在上下文中被理解为:通常用来表示一个项目、术语等,可以是X、Y或Z。因此,这样的连接语言通常并不旨在暗示某些实施例要求存在至少一个X、至少一个Y和至少一个Z。
本文所用的程度语言,如术语“近似”,“大约”,“通常,大体”和“大致”,表示一个值、数量或特征,接近于所述值、数量或仍然执行期望的功能或达到期望结果的特征。例如,术语“近似”,“大约”,“通常”和“基本上”可能指一个数量在所述数量小于10%的范围内。再如,在某些实施例中,术语“大致平行”和“基本平行”指一个值、数量或特征与完全平行的偏离不超过15度。
本发明的范围不打算受到本节或本说明书其他部分中优选实施例的具体公开的信息的限制,并且可以由本节或本说明书其他部分中提出的或将来提出的声明来定义。声明中的语言应当根据声明使用的语言进行广义解释,并且不限于本说明书中描述的或者本应用实施期间的示例,这些示例应被理解为非排他性的。
当然,上述描述是关于本发明的某些特征、方面和优点的描述,对于这些特征、方面和优点,可以在不背离本发明精神和范围的情况下进行各种改变和修改。例如,尽管上述实施例描述了一个测试试样,具有特定数量的镀覆孔/导通孔、测试网络或连接器图形中特定数量的连接点,但本发明不限于任何特定数量的镀覆孔/导通孔、测试网络或连接器图形中特定数量的连接点,也不限定任何特定数量的线路图形或连接器图形。
此外,上述PCB测试试样不限于任何特定尺寸(例如,从1/2英寸x 1英寸到1英寸x2英寸不等,但可以更小或更大)。而且,该测试试样不需要具有上文所讨论的所有目标、优点、特征或方面。因此,例如:那些本领域的技艺精湛者会明白,本发明可以以实现或最大化本文讲授的一个或一组优点的方式来呈现或实施,而不一定实现本文讲授或暗示的其他目标或优点。
另外,虽然已经详细地示出和描述了本发明的许多变体,但是基于本发明,本领域的技术人员能轻易看出本发明范围内的其他修改和使用方法。可以考虑,可以对这些实施例的具体特征和方面进行各种组合和子组合,并且这些组合或子组合仍落入本发明的范围内。因此,应该理解,所公开的实施例的各种特征和方面可以彼此组合或替代,以形成与所讨论的测试试样的不同的模式。
Claims (19)
1.一种热暴露期间电气测试用印制电路板测试试样,其特征在于:包括
一个具有一个或多个导电层,并在导电层的第一面和与第一面相对的第二面之间延伸的基板;
多个镀覆孔/导通孔,由七个镀覆孔/导通孔组成,这些镀覆孔/导通孔形成于测试试样的基板内,或贯穿基板,或从镀覆孔/导通孔的第一表面穿过整个基板延伸至镀覆孔/导通孔的第二表面;
第一组多个线路图形,这组图形界定了第一组图形,第一组多个线路图形中的每一个线路图形,与镀覆孔/导通孔第一面上镀覆孔/导通孔的一个子集互联;
第二组多个线路图形,这组图形界定了第二组图形,第二组多个线路图形中的每一个线路图形,与镀覆孔/导通孔第二面镀覆孔/导通孔的另一个不同的子集互联,第二组图形不同于第一组图形;以及
一个限定在基板内部或表面的连接器图形,第一组和第二组多个线路图形连接到连接器图形的多个连接点;
其中,通过使用连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,两个线路图形连接到所述镀覆孔/导通孔,将4线开尔文电桥测量***的2根导线连接到镀覆孔/导通孔的第一面,将另2根导线连接到第二面,来测量每个镀覆孔/导通孔的电阻。
2.根据权利要求1所述的热暴露期间电气测试用印制电路板测试试样,其特征在于:第一组多个线路图形包含四个线路图形,其中每个线路图形与至少一个镀覆孔/导通孔的第一面相连。
3.根据权利要求1所述的热暴露期间电气测试用印制电路板测试试样,其特征在于:第二组多个线路图形包含四个线路图形,其中每个线路图形与至少一个镀覆孔/导通孔的第二面相连。
4.根据权利要求1所述的热暴露期间电气测试用印制电路板测试试样,其特征在于:第二组多个线路图形中至少一个被配置为测量温度,第二组多个线路图形中至少一个被配置为通过电阻测量来测量校准/偏移。
5.根据权利要求1所述的热暴露期间电气测试用印制电路板测试试样,其特征在于:还包括基板上镀覆孔/导通孔组成的一个菊花链,这些镀覆孔/导通孔通过第一面上第一组多个线路图形中的一个和第二面上第二组多个线路图形中的一个连续连接到连接器的连接点。
6.根据权利要求1所述的热暴露期间电气测试用印制电路板测试试样,其特征在于:多个镀覆孔/导通孔中的每一个,由盲孔、埋孔、叠孔和通孔中的一个组成。
7.一种热暴露期间电气测试用印制电路板测试试样,其特征在于:包括
一个具有一个或多个导电层,并在导电层的第一面和与第一面相对的第二面之间延伸的基板;
多个镀覆孔/导通孔,由七个镀覆孔/导通孔组成,形成于测试试样基板内,或从镀覆孔/导通孔第一表面贯穿测试试样的整个基板延伸到镀覆孔/导通孔的第二表面;
第一组多个线路图形,这组图形界定了第一组图形,包含四个第一面线路图形,四个第一面线路图形中的每一个在镀覆孔/导通孔第一面上与至少一个镀覆孔/导通孔连接;
第二组多个线路图形,这组图形界定了第二组图形,包含四个第二面线路图形,四个第二面线路图形中的每一个在镀覆孔/导通孔第二面上与至少一个镀覆孔/导通孔连接,第二组多个线路图形与第一组多个线路图形不同,且七个镀覆孔/导通孔中的每一个与第一面线路图形中的一个和第二面线路图形中的一个连接;以及
一个限定在基板上,有二十个连接点的连接器图形,第一组和第二组多个线路图形连接到连接器图形的二十个连接点;
其中,将4线开尔文电桥测量***的每2根导线分别连接到镀覆孔/导通孔的第一面和第二面,来测量七个镀覆孔/导通孔中每个孔的电阻,使用连接器图形中的连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,两个线路图形连接到所述镀覆孔/导通孔。
8.根据权利要求7所述的热暴露期间电气测试用印制电路板测试试样,其特征在于:第二组多个线路图形中至少一个被配置为测量温度,第二组多个线路图形中至少一个被配置为通过电阻测量来测量校准/偏移。
9.根据权利要求7所述的热暴露期间电气测试用印制电路板测试试样,其特征在于:还包括基板上镀覆孔/导通孔组成的一个菊花链,所述镀覆孔/导通孔通过第一面第一组多个线路图形中的一个和第二面第二组多个线路图形中的一个连续连接到连接器的连接点。
10.根据权利要求7所述的热暴露期间电气测试用印制电路板测试试样,其特征在于:多个镀覆孔/导通孔中的每一个,由盲孔、埋孔、叠孔和通孔中的一个构成。
11.一种如权利要求1-10任一项所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:包含
将测试试样置入试验设备,该测试试样包括:
一个具有一个或多个导电层,并在导电层的第一面和与第一面相对的第二面之间延伸的基板;
多个镀覆孔/导通孔,由七个镀覆孔/导通孔组成,形成于测试试样基板内,或从镀覆孔/导通孔第一表面延伸到镀覆孔/导通孔第二表面,贯穿测试试样的整个基板;
第一组多个线路图形,包含四个第一面线路图形,四个第一面线路图形中的每一个在镀覆孔/导通孔第一面上与至少一个镀覆孔/导通孔连接;
第二组多个线路图形,包含四个第二面线路图形,四个第二面线路图形中的每一个在镀覆孔/导通孔第二面上与至少一个镀覆孔/导通孔连接,第一面线路图形与第二面线路图形不同,且七个镀覆孔/导通孔中的每一个与第一面线路图形中的一个和第二面线路图形中的一个连接;以及
一个限定在基板上,有二十个连接点的连接器图形,第一组和第二组多个线路图形连接到连接器图形中的二十个连接点;
改变流体温度直至达到第一温度;
将测试试样暴露在第一温度的流体中;
改变流体温度直至达到第二温度;
并将测试试样暴露在第二温度的流体中。
12.根据权利要求11所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:流体指空气。
13.根据权利要求11所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:第一温度低于第二温度。
14.根据权利要求13所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:第一温度在-65℃-0℃之间。
15.根据权利要求13所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:第二温度在85℃-260℃之间。
16.根据权利要求11所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:还包括在测试试样暴露于第一/第二温度或两种温度下的流体时,测量至少一个镀覆孔/导通孔的电阻,其中,通过使用连接器图形中的连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,两个线路图形连接到所述镀覆孔/导通孔,将4线开尔文电桥测量***中的每2根导线链接到所述至少一个镀覆孔/导通孔的第一面和第二面,测量所述至少一个镀覆孔/导通孔的电阻。
17.一种如权利要求1-10任一项所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:包含
将测试试样置入试验设备,该测试试样包括:
一个具有一个或多个导电层,并在导电层的第一面和与第一面相对的第二面之间延伸的基板;
多个镀覆孔/导通孔,由七个镀覆孔/导通孔组成,形成于测试试样基板内,或从镀覆孔/导通孔第一表面延伸到镀覆孔/导通孔第二表面,贯穿测试试样的整个基板;
第一组多个线路图形,包含四个第一面线路图形,四个第一面线路图形中的每一个在镀覆孔/导通孔第一面上与至少一个镀覆孔/导通孔连接;
第二组多个线路图形,包含四个第二面线路图形,四个第二面线路图形中的每一个在镀覆孔/导通孔第二面上与至少一个镀覆孔/导通孔连接,第一面线路图形与第二面线路图形不同,且七个镀覆孔/导通孔中的每一个与第一面线路图形中的一个和第二面线路图形中的一个连接;以及
一个限定在基板上,有二十个连接点的连接器图形,第一组和第二组多个线路图形连接到连接器图形中的二十个连接点;
使测试试样稳定在第一温度;
测量测试试样在第一温度下的第一次阻值;
使测试试样稳定在第二温度,第二温度与第一温度不同;
测量测试试样在第二温度下的第二次阻值;
并根据两次所测阻值中的一个或两个判定测试试样是否失效;
其中,通过使用连接器图形中的连接点连接第一组多个线路图形中的一个和第二组多个线路图形中的一个,两个线路图形连接到所述镀覆孔/导通孔,将4线开尔文电桥测量***中的每2根导线链接到镀覆孔/导通孔的第一面和第二面,测量测试试样第一次和第二次阻值包括测量七个镀覆孔/导通孔中每个孔的电阻。
18.根据权利要求17所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:还包括使测试试样在第一温度和第二温度间循环,同时测量电阻,并通过比较第一温度或第二温度、或两个温度下连续测得的阻值,以确定测试试样是否失效。
19.根据权利要求17所述的热暴露期间电气测试用印制电路板测试试样的试验方法,其特征在于:还包括确定测试试样从第一次所测阻值达到第二次所测阻值所需要的第一次持续时间,和测试试样从第一次所测阻值达到第二次所测阻值所需要的第二次持续时间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911224807.2A CN111707923A (zh) | 2019-12-04 | 2019-12-04 | 热暴露期间电气测试用印制电路板测试试样及其试验方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911224807.2A CN111707923A (zh) | 2019-12-04 | 2019-12-04 | 热暴露期间电气测试用印制电路板测试试样及其试验方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111707923A true CN111707923A (zh) | 2020-09-25 |
Family
ID=72536157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911224807.2A Pending CN111707923A (zh) | 2019-12-04 | 2019-12-04 | 热暴露期间电气测试用印制电路板测试试样及其试验方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111707923A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI813036B (zh) * | 2020-10-12 | 2023-08-21 | 奧地利商奧特斯奧地利科技與系統技術有限公司 | 設計用以執行品質測試的試樣之電腦實施系統、電腦實施方法、電腦可讀取媒體、程式元件和方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104599994A (zh) * | 2014-12-31 | 2015-05-06 | 广州兴森快捷电路科技有限公司 | Hdi板盲埋孔电气互连可靠性检测方法 |
CN109116140A (zh) * | 2018-07-16 | 2019-01-01 | 中国航空综合技术研究所 | 一种用于pbga封装器件的测试方法 |
CN208460759U (zh) * | 2018-07-16 | 2019-02-01 | 中国航空综合技术研究所 | 一种用于pbga封装器件测试的试样结构 |
US10379153B1 (en) * | 2018-12-04 | 2019-08-13 | Greater Asia Pacific Limited | Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same |
CN212255568U (zh) * | 2019-12-04 | 2020-12-29 | 鲍勃·奈乌斯 | 热暴露期间电气测试用印制电路板测试试样 |
-
2019
- 2019-12-04 CN CN201911224807.2A patent/CN111707923A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104599994A (zh) * | 2014-12-31 | 2015-05-06 | 广州兴森快捷电路科技有限公司 | Hdi板盲埋孔电气互连可靠性检测方法 |
CN109116140A (zh) * | 2018-07-16 | 2019-01-01 | 中国航空综合技术研究所 | 一种用于pbga封装器件的测试方法 |
CN208460759U (zh) * | 2018-07-16 | 2019-02-01 | 中国航空综合技术研究所 | 一种用于pbga封装器件测试的试样结构 |
US10379153B1 (en) * | 2018-12-04 | 2019-08-13 | Greater Asia Pacific Limited | Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same |
CN212255568U (zh) * | 2019-12-04 | 2020-12-29 | 鲍勃·奈乌斯 | 热暴露期间电气测试用印制电路板测试试样 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI813036B (zh) * | 2020-10-12 | 2023-08-21 | 奧地利商奧特斯奧地利科技與系統技術有限公司 | 設計用以執行品質測試的試樣之電腦實施系統、電腦實施方法、電腦可讀取媒體、程式元件和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7291045B2 (ja) | 熱暴露時の電気検査用プリント回路基板テストクーポン及びその使用方法 | |
US10334720B1 (en) | Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same | |
CN105307380B (zh) | 关于印刷电路板的层深度感测的步进钻孔测试结构 | |
CN101154609B (zh) | 凸块测试单元、装置及测试方法 | |
US20110063066A1 (en) | Space transformer for probe card and method of repairing space transformer | |
CN112164359B (zh) | 一种显示装置及其检测方法 | |
CN212255568U (zh) | 热暴露期间电气测试用印制电路板测试试样 | |
CN1988770B (zh) | 基板检查方法、印刷线路板、以及电子电路装置 | |
JPH10227826A (ja) | プリント回路基板の試験装置及びその方法 | |
CN111707923A (zh) | 热暴露期间电气测试用印制电路板测试试样及其试验方法 | |
CN108107342B (zh) | 测试模块 | |
US7816933B2 (en) | Semi-generic in-circuit test fixture | |
CN103675581B (zh) | 电性连接组件及其检测方法 | |
CN105758891B (zh) | 一种pcb的性能检测方法 | |
US6867597B2 (en) | Method and apparatus for finding a fault in a signal path on a printed circuit board | |
US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
TWI753476B (zh) | 印刷電路板及銅厚測試方法 | |
CN115023030A (zh) | 印制电路板、印制电路板的检测方法 | |
US20060103404A1 (en) | System and method for testing dynamic resistance during thermal shock cycling | |
Bezuidenhout et al. | Integrating integrated circuit chips on paper substrates using inkjet printed electronics | |
CN114217206A (zh) | 一种双面工艺pin二极管电源管理芯片的检测*** | |
CN1797012A (zh) | 阻抗测量***及方法 | |
Albrecht et al. | Study on the effect of the warpage of electronic assemblies on their reliability | |
CN102540046B (zh) | 削减板级物理测试点的测试方法 | |
CN113359005B (zh) | 一种用于测试pcba板针点的夹具及测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200925 |
|
WD01 | Invention patent application deemed withdrawn after publication |