CN111696865B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111696865B
CN111696865B CN201910189265.3A CN201910189265A CN111696865B CN 111696865 B CN111696865 B CN 111696865B CN 201910189265 A CN201910189265 A CN 201910189265A CN 111696865 B CN111696865 B CN 111696865B
Authority
CN
China
Prior art keywords
type
fin
forming
groove
type fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910189265.3A
Other languages
English (en)
Other versions
CN111696865A (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910189265.3A priority Critical patent/CN111696865B/zh
Priority to US16/816,559 priority patent/US11239088B2/en
Publication of CN111696865A publication Critical patent/CN111696865A/zh
Application granted granted Critical
Publication of CN111696865B publication Critical patent/CN111696865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件及其形成方法，方法包括：提供半导体衬底，所述半导体衬底上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部，第一类鳍部组包括第一类鳍部，第一类鳍部和第二类鳍部的排列方向垂直于第一类鳍部和第二类鳍部的延伸方向；刻蚀去除第二类鳍部，以形成位于第一类鳍部组之间的第一槽；刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，且所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁；以所述保护层为掩膜刻蚀第一槽底部的半导体衬底，在第一槽底部的半导体衬底中形成第二槽。所述方法提高了半导体器件的性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部，第一类鳍部组包括第一类鳍部，第一类鳍部和第二类鳍部的排列方向垂直于第一类鳍部和第二类鳍部的延伸方向；刻蚀去除第二类鳍部，以形成位于第一类鳍部组之间的第一槽；刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，且所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁；以所述保护层为掩膜刻蚀第一槽底部的半导体衬底，在第一槽底部的半导体衬底中形成第二槽。
可选的，所述保护层的材料包括SiO2、SiN、SiON或SiC。
可选的，所述保护层的厚度为100埃～200埃。
可选的，在刻蚀第一槽底部的半导体衬底的过程中，对第一槽底部半导体衬底的刻蚀速率与对保护层的刻蚀速率之比为10:1～20:1。
可选的，至少部分第一类鳍部组包括多个第一类鳍部，对于同一个第一类鳍部组中的多个第一类鳍部，相邻的第一类鳍部之间具有沟槽；所述第一槽沿第一类鳍部宽度方向上的尺寸大于所述沟槽沿第一类鳍部宽度方向上的尺寸；所述保护层还填充满所述沟槽。
可选的，形成所述保护层的方法包括：在所述第一槽的侧壁和底部、所述沟槽中、以及第一类鳍部的顶部形成保护膜；回刻蚀所述保护膜直至暴露出第一槽底部的半导体衬底，形成所述保护层。
可选的，形成所述保护膜的工艺包括原子层沉积工艺。
可选的，还包括：在刻蚀去除第二类鳍部之前，在第一类鳍部的侧部和第二类鳍部的侧部形成第一牺牲层，第一牺牲层的顶部表面高于或齐平于第一类鳍部和第二类鳍部的顶部表面；在刻蚀去除第二类鳍部的过程中，去除第一类鳍部组之间的第一牺牲层；刻蚀去除第二类鳍部后，且在形成所述保护层之前，去除第一类鳍部侧部的第一牺牲层。
可选的，还包括：形成所述第二槽之后，去除所述保护层；去除所述保护层后，在所述沟槽中形成第一隔离结构，第一隔离结构的表面低于第一类鳍部的顶部表面；去除所述保护层后，在所述第二槽中和第一槽的部分区域中形成第二隔离结构，第二隔离结构的表面低于第一类鳍部的顶部表面。
可选的，还包括：在形成第一槽之后，且在形成第二槽之前，沿第一类鳍部延伸方向切断部分第一类鳍部，在部分第一类鳍部中形成切割槽，所述切割槽的底部暴露出半导体衬底表面；在形成第二槽的过程中，刻蚀切割槽底部的半导体衬底，在切割槽底部的半导体衬底中形成第三槽。
可选的，在形成所述保护层之后，形成所述切割槽，所述切割槽还贯穿第一类鳍部侧壁的保护层。
可选的，在形成第一槽之后，且在形成所述保护层之前，形成所述切割槽；形成所述保护层后，所述保护层还位于所述切割槽沿第一类鳍部延伸方向的两侧侧壁。
可选的，在形成所述保护层的过程中，形成所述切割槽。
可选的，进行多次去除步骤以去除所有的第二类鳍部，每一次去除步骤均去除部分数量的第二类鳍部；各第二槽的深度相同。
可选的，所述第一类鳍部和第二类鳍部采用四重图形化工艺形成。
本发明还提供一种采用上述方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，由于第一类鳍部的宽度较小，因此刻蚀去除第二类鳍部的过程可在较短的时间内完成，对第一类鳍部刻蚀损伤较小。而刻蚀第一槽底部的半导体衬底的过程中，第一槽底部单位厚度的半导体衬底的刻蚀时间较长。由于刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁，因此所述保护层不会受到去除第二类鳍部的刻蚀工艺的损耗。在形成第二槽的过程中，能够以保护层作为掩膜自对准形成第二槽，保护层定义出第二槽至邻近第一类鳍部之间的距离，避免第二槽的位置发生偏移，因此第二槽不容易暴露出第一类鳍部的底部表面，避免第一类鳍部的底部表面受到刻蚀损伤。由于保护层没有受到去除第二类鳍部的刻蚀工艺的损耗，因此在刻蚀第一槽底部的半导体衬底的过程中，保护层对第一类鳍部朝向第一槽的侧壁的保护性能较好，避免第一类鳍部的侧壁表面受到刻蚀损伤。综上，提高了半导体器件的性能。
其次，以保护层作为掩膜自对准形成第二槽，使得第二槽侧壁的垂直性较好。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图20是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图3是一种半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100上具有若干鳍部，若干鳍部沿鳍部宽度方向排列，若干鳍部分为第一类鳍部121和第二类鳍部122。若干鳍部采用四重图形化工艺形成，使得相邻第一类鳍部121之间的距离较小，以提高第一类鳍部121的密度。
第二类鳍部122为电路版图中无用的鳍部，因此去除第二类鳍部122，这样满足电路版图的设计需要。
参考图2，在相邻的鳍部之间形成牺牲层130。
一方面，由于牺牲层130填充满相邻的鳍部之间，所填充的区域面积较大，且去除第二类鳍部122之后，还需要将剩余的牺牲层130去除，另一方面，在刻蚀去除第二类鳍部122的过程中还需要刻蚀去除覆盖第二类鳍部122的牺牲层130，因此牺牲层130的材料通常选择容易被刻蚀去除的材料，例如，牺牲层130的材料为含碳有机聚合物。
参考图3，形成牺牲层130后，刻蚀去除第二类鳍部122、部分牺牲层130、以及部分半导体衬底100，形成沟槽140，所述沟槽140延伸至半导体衬底100中。
在刻蚀去除第二类鳍部122、部分牺牲层130、以及部分半导体衬底100以形成沟槽140之前，还在牺牲层130和第一类鳍部121上形成掩膜层150，所述掩膜层150覆盖第一类鳍部121和第一类鳍部121侧壁的部分牺牲层130，且掩膜层150暴露出第二类鳍部122和覆盖第二类鳍部122侧壁的部分牺牲层130，所述掩膜层150中开口的位置用于定于出沟槽140的位置，以所述掩膜层150为掩膜刻蚀去除第二类鳍部122、部分牺牲层130、以及部分半导体衬底100。
在刻蚀去除第二类鳍部122的过程中，希望在第一类鳍部121的朝向第二类鳍部122的侧壁表面保留部分牺牲层130，以保护第一类鳍部121的朝向第二类鳍部122的侧壁表面。
为了方便说明，将沟槽140位于半导体衬底100中的区域称为槽底部区，槽底部区在第二类鳍部122宽度方向上的尺寸大于第二类鳍部122的宽度。在刻蚀半导体衬底100以形成槽底部区的过程中，在垂直于半导体衬底100表面的方向上，对单位高度的半导体衬底100的刻蚀速率较慢，相应的，形成槽底部区的时间大于去除第二类鳍部122的时间，形成槽底部区而刻蚀半导体衬底100的时间较长。
一方面，掩膜层150的位置容易发生偏移，这样导致在刻蚀去除第二类鳍部122后，沟槽140两侧第一类鳍部121侧壁被覆盖的牺牲层130的厚度不一致，沟槽140一侧的第一类鳍部121侧壁被覆盖的牺牲层130的厚度容易过薄，另一方面，在去除第二类鳍部122的过程中，沿掩膜层150中开口纵向方向刻蚀牺牲层130的过程中，也会在横向方向上损耗第一类鳍部121侧壁的牺牲层130，因此在刻蚀半导体衬底以形成槽底部区之前，很容易暴露出部分第一类鳍部121侧壁。在形成槽底部区的过程中，对部分第一类鳍部121的侧壁损耗较大，且形成槽底部区后，槽底部区还会暴露出邻近第一类鳍部121的部分底部表面，这样对第一类鳍部121底部表面的刻蚀损耗较大。综上，导致半导体器件的性能较差。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部，第一类鳍部组包括第一类鳍部，第一类鳍部和第二类鳍部的排列方向垂直于第一类鳍部和第二类鳍部的延伸方向；刻蚀去除第二类鳍部，以形成位于第一类鳍部组之间的第一槽；刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，且所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁；以所述保护层为掩膜刻蚀第一槽底部的半导体衬底，在第一槽底部的半导体衬底中形成第二槽。所述方法提高了半导体器件的性能。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图20是本发明一实施例中半导体器件形成过程的结构示意图。
参考图4，提供半导体衬底200，所述半导体衬底200上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部220，第一类鳍部组包括第一类鳍部210，第一类鳍部210和第二类鳍部220的排列方向垂直于第一类鳍部210和第二类鳍部220的延伸方向。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅；半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底200可以是体材料，也可以是复合结构，如绝缘体上硅；所述半导体衬底200还可以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底200的材料为单晶硅。
所述第一类鳍部210和第二类鳍部220的材料为单晶硅或者单晶锗硅。本实施例中，所述第一类鳍部210和第二类鳍部220的材料为单晶硅。
第一类鳍部210的延伸方向和第二类鳍部220的延伸方向平行。
第一类鳍部210延伸方向平行于半导体衬底200表面且垂直于第一类鳍部210的宽度方向，第二类鳍部220的延伸方向平行于半导体衬底200表面且垂直于第二类鳍部220的宽度方向。
本实施例中，形成所述半导体衬底、第一类鳍部210和第二类鳍部220的方法包括：提供初始衬底；刻蚀初始衬底，形成第一类鳍部210和第二类鳍部220，且使第一类鳍部210和第二类鳍部220底部的初始衬底形成半导体衬底。在其他实施例中，提供半导体衬底，在半导体衬底上形成鳍部材料层，通过图形化所述鳍部材料层而形成第一类鳍部210和第二类鳍部220。
本实施例中，所述第一类鳍部210和第二类鳍部220采用四重图形化工艺形成，这样使得相邻第一类鳍部210之间、相邻第二类鳍部220之间、以及相邻的第一类鳍部210和第二类鳍部220之间的间距较小。
本实施例中，至少部分第一类鳍部组包括多个第一类鳍部210，对于同一个第一类鳍部组中的多个第一类鳍部210，相邻的第一类鳍部210之间具有沟槽。
在一种情况下，部分第一类鳍部组包括多个第一类鳍部210，部分第一类鳍部组包括一个第一类鳍部210。在另一种情况下，各第一类鳍部组均包括多个第一类鳍部210。
相邻第一类鳍部组之间的第二类鳍部220的数量为一个或者多个。本实施例中，以相邻第一类鳍部组之间的第二类鳍部220的数量为一个为示例进行说明。
第一类鳍部组中相邻的第一类鳍部210之间的间距、相邻的第一类鳍部210和第二类鳍部220之间的间距、以及位于相邻第一类鳍部组之间的相邻第二类鳍部220的间距相等。
本实施例中，所述四重图形化工艺的步骤包括：采用氧化工艺在所述初始衬底上形成衬垫膜；在衬垫膜上形成鳍掩膜材料层；在鳍掩膜材料层上形成转移膜；在转移膜上形成刻蚀阻挡膜；在刻蚀阻挡膜上形成第一芯层膜；在第一芯层膜上形成若干分立的第二芯层；在第二芯层的侧壁形成第一侧墙，第一侧墙分别与第一芯层膜和第二芯层的材料不同；形成第一侧墙后，去除第二芯层；去除第二芯层后，以第一侧墙为掩膜刻蚀第一芯层膜直至暴露出刻蚀阻挡膜表面，使第一芯层膜形成若干分立的第二芯层，第二芯层位于第一侧墙底部；形成第二芯层后，去除第一侧墙；去除第一侧墙后，在第二芯层的侧壁形成第二侧墙，第二侧墙与第二芯层的材料不同；形成第二侧墙后，去除第二芯层；去除第二芯层后，以第二侧墙为掩膜刻蚀所述刻蚀阻挡膜直至暴露出转移膜的表面，使刻蚀阻挡膜形成若干分立的刻蚀阻挡层，刻蚀阻挡层位于第二侧墙的底部；形成刻蚀阻挡层后，去除第二侧墙；去除第二侧墙后，以刻蚀阻挡层为掩膜刻蚀转移膜直至暴露出鳍掩膜材料层的表面，使转移膜形成分立的转移层，所述转移层位于刻蚀阻挡层的底部；形成转移层后，去除刻蚀阻挡层；去除刻蚀阻挡层后，以所述转移层为掩膜刻蚀鳍掩膜材料层和衬垫膜直至暴露出初始衬底的表面，使鳍掩膜材料层形成分立的鳍掩膜层，使衬垫膜形成分立的衬垫层，所述鳍掩膜层位于转移层的底部，所述衬垫层位于鳍掩膜层的底部；形成鳍掩膜层和衬垫层之后，去除转移层；去除转移层后，以鳍掩膜层和衬垫层为掩膜刻蚀初始衬底，形成第一类鳍部210和第二类鳍部220，且使第一类鳍部210和第二类鳍部220底部的初始衬底形成半导体衬底。
所述衬垫膜的材料包括氧化硅。所述鳍掩膜材料层的材料包括氮化硅。所述转移膜的材料包括氧化硅。所述刻蚀阻挡膜的材料包括氮化硅。第一芯层膜的材料包括非晶硅。第二芯层的材料包括SiON、SiN、SiO2或含碳有机物。
所述第一类鳍部210和第二类鳍部220的顶部表面具有掩膜结构230，所述掩膜结构230包括衬垫层231和位于衬垫层231上的鳍掩膜层232，所述衬垫层231的材料包括氧化硅，所述鳍掩膜层232的材料包括氮化硅。
所述衬垫层231的作用包括：提高鳍掩膜层232与第一类鳍部210之间的粘合力以及鳍掩膜层232与第二类鳍部220之间的粘合力。
所述衬垫层231的厚度为50埃～100埃。所述鳍掩膜层232的厚度为100埃～500埃，如300埃。
接着，刻蚀去除第二类鳍部220，以形成位于第一类鳍部组之间的第一槽。
本实施例中，还包括：在刻蚀去除第二类鳍部之前，在第一类鳍部的侧部和第二类鳍部的侧部形成第一牺牲层，第一牺牲层的顶部表面高于或齐平于第一类鳍部和第二类鳍部的顶部表面；在刻蚀去除第二类鳍部的过程中，去除第一类鳍部组之间的第一牺牲层；刻蚀去除第二类鳍部后，且在形成所述保护层之前，去除第一类鳍部侧部的第一牺牲层。
参考图5，在第一类鳍部210的侧部和第二类鳍部220的侧部形成第一牺牲层240，第一牺牲层240的顶部表面高于或齐平于第一类鳍部210和第二类鳍部220的顶部表面。
所述第一牺牲层240的材料包括含碳有机聚合物。
本实施例中，所述第一牺牲层240还位于第一类鳍部210和第二类鳍部220的顶部表面上，具体的，所述第一牺牲层240覆盖掩膜结构230。
参考图6，形成第一牺牲层240后，刻蚀去除第二类鳍部220，以形成位于第一类鳍部组之间的第一槽250。
所述第一槽250沿第一类鳍部210宽度方向上的尺寸大于所述沟槽沿第一类鳍部210宽度方向上的尺寸。
本实施例中，在刻蚀去除第二类鳍部220的过程中，去除第一类鳍部组之间的第一牺牲层240。
在一个实施例中，进行多次去除步骤，以去除所有的第二类鳍部220，具体的，每一次去除步骤均去除部分数量的第二类鳍部220，当第一类鳍部组中第一类鳍部的数量较少，相应的，第一类鳍部组两侧的第二类鳍部之间的间距较小时，适于采用多次去除步骤去除所有的第二类鳍部220。
在另一个实施例中，采用一次去除步骤去除所有的第二类鳍部220，当第一类鳍部组中第一类鳍部的数量较多，相应的，第一类鳍部组两侧的第二类鳍部之间的间距较大时，适于采用一次去除步骤去除所有的第二类鳍部220。
在一个实施例中，在每次去除步骤中，同时刻蚀第二类鳍部220和第一类鳍部组之间的第一牺牲层240。
在另一个实施例中，每次去除步骤均包括第一子去除步骤和第一子去除步骤之后的第二子去除步骤，第一子去除步骤刻蚀去除部分第一类鳍部组之间的第一牺牲层240，第二子去除步骤刻蚀去除部分第一类鳍部组之间的第二类鳍部220，第二子去除步骤涉及的部分第一类鳍部组和第一子去除步骤涉及的部分第一类鳍部组相同。
本实施例中，采用两次去除步骤去除所有的第二类鳍部220，具体的采用第一次去除步骤去除部分相邻第一类鳍部组之间的第二类鳍部220，采用第二次去除步骤去除剩余数量的第二类鳍部220，且第一类鳍部组一侧的第二类鳍部220和第一类鳍部组另一侧的第二类鳍部220在不同的去除步骤分别中被去除，这样能够降低工艺的难度。具体的，第一牺牲层包括第一子牺牲层和第二子牺牲层，在第一类鳍部210的侧部和第二类鳍部的侧部形成第一子牺牲层，第一子牺牲层的顶部表面高于或齐平于第一类鳍部210和第二类鳍部220的顶部表面；形成第一子牺牲层后，在第一子牺牲层和第一类鳍部上形成第一光刻掩膜层，第一光刻掩膜层中具有第一光刻开口，第一光刻开口暴露出部分相邻第一类鳍部组之间的第二类鳍部220、以及相应的第二类鳍部220侧壁的部分第一子牺牲层；以第一光刻掩膜层为掩膜，采用第一次去除步骤刻蚀去除第一光刻开口底部的第二类鳍部220和第一子牺牲层，在部分第一类鳍部组之间形成第一子槽，第一子槽的侧壁暴露出第一子牺牲层的材料，也就是说，第一子去除步骤完成后，与被第一子去除步骤所去除第二类鳍部220相邻的第一类鳍部的侧壁保留有部分第一子牺牲层；之后，去除第一光刻掩膜层；去除第一光刻掩膜层后，去除剩余的第一子牺牲层；之后，在第一类鳍部的侧部和第二类鳍部的侧部形成第二子牺牲层，第二子牺牲层填充满第一子槽，第二子牺牲层的顶部表面高于或齐平于第一类鳍部的顶部表面；形成第二子牺牲层后，在第二子牺牲层和第一类鳍部上形成第二光刻掩膜层，第二光刻掩膜层中具有第二光刻开口，第二光刻开口暴露出剩余的第二类鳍部220、以及相应第二类鳍部侧壁的部分第二子牺牲层；采用第二次去除步骤刻蚀去除第二光刻开口底部的第二类鳍部和第二子牺牲层，在部分第一类鳍部组之间形成第二子槽，第二子槽的侧壁暴露出第二子牺牲层的材料，也就是说，第二子去除步骤完成后，与被第二子去除步骤所去除第二类鳍部相邻的第一类鳍部的侧壁保留部分第二子牺牲层；之后，去除第二光刻掩膜层；去除第二光刻掩膜层后，去除剩余的第二子牺牲层。
由于第二类鳍部220的宽度较小，因此在每次去除步骤中，在垂直于半导体衬底表面的方向上，单位高度的第二类鳍部220的刻蚀速率较快，所需的时间较短。
在每次去除步骤中，在垂直于半导体衬底表面的方向上，单位高度的第二类鳍部220的刻蚀速率较快，而在垂直于半导体衬底表面的方向上，对单位高度的半导体衬底的刻蚀速率较慢，因此通过该刻蚀速率的对比，就能容易监测到去除第二类鳍部220直至暴露出第二类鳍部220底部的半导体衬底的临界时刻。
在刻蚀去除第二类鳍部220的过程中，还刻蚀去除了第二类鳍部220顶部的掩膜结构230。
参考图7，刻蚀去除第二类鳍部220后，去除第一类鳍部210侧部的第一牺牲层240。
去除第一类鳍部210侧部的第一牺牲层240的工艺包括干刻工艺或者湿刻工艺。
本实施例中，刻蚀去除第二类鳍部220后，去除第一类鳍部210侧部和顶部的第一牺牲层240。
接着，刻蚀去除第二类鳍部220后，在第一槽250的侧壁形成保护层261，且所述保护层261覆盖第一类鳍部210在第一类鳍部210宽度方向上的侧壁；以所述保护层261为掩膜刻蚀第一槽250底部的半导体衬底200，在第一槽250底部的半导体衬底200中形成第二槽。
本实施例中，在去除第一类鳍部210侧部和顶部的第一牺牲层240之后，形成保护层261。
本实施例中，还包括：在形成第一槽250之后，且在形成第二槽之前，沿第一类鳍部210延伸方向切断部分第一类鳍部210，在部分第一类鳍部210中形成切割槽，所述切割槽的底部暴露出半导体衬底200表面。
在一个实施例中，形成所述保护层之后，形成所述切割槽，所述切割槽还贯穿第一类鳍部侧壁的保护层，即所述切割槽沿第一类鳍部宽度方向贯穿第一类鳍部侧壁的保护层。
在另一个实施例中，在形成第一槽之后，且在形成所述保护层之前形成切割槽，具体的，在形成所述保护膜之前形成所述切割槽；形成所述保护层后，所述保护层还位于所述切割槽沿第一类鳍部延伸方向的两侧侧壁。
在又一个实施例中，在形成所述保护层的过程中，形成所述切割槽。
本实施例中，以在形成所述保护层的过程中，形成切割槽为示例进行说明。
参考图8，在所述第一槽250的侧壁和底部、所述沟槽中、以及第一类鳍部210的顶部形成保护膜260。
所述保护膜260的材料包括SiO2、SiN、SiON或SiC。
本实施例中，所述保护膜260还覆盖位于第一类鳍部210顶部的掩膜结构230的侧壁表面和顶部表面。
形成所述保护膜260的工艺为沉积工艺，如原子层沉积工艺。
本实施例中，采用原子层沉积工艺形成保护膜260，使得保护膜260的质量较高，后续保护层的耐刻蚀性较好。
第一槽250侧壁的保护膜260的厚度的2倍大于等于所述沟槽在第一类鳍部210宽度方向上的尺寸，这样使得所述保护膜260能够填充满所述沟槽。
本实施例中，第一槽250侧壁的保护膜260的厚度的2倍小于第一槽250在第一类鳍部210宽度方向上的尺寸。
本实施例中，第一槽250侧壁的保护膜260的厚度为100埃～200埃，该保护膜260的厚度指的是第一槽250任意一侧侧壁的保护膜260的厚度。
结合参考图9、图10和图11，图9为在图8基础上的示意图，图10为沿图9中切割线A-A1的剖面图，图11为图9的俯视图，且图9为沿图11中B-B1的剖面图，图10为沿图11中切割线C-C1的剖面图，在第一类鳍部210的侧部形成第二牺牲层270，第二牺牲层270的顶部表面高于或齐平于第一类鳍部210的顶部表面。
第二牺牲层270的整个表面高于或齐平于第一类鳍部210的顶部表面。
第二牺牲层270的材料包括含碳有机聚合物。
所述第二牺牲层270还位于第一类鳍部210的顶部表面上，具体的，所述第二牺牲层270还覆盖掩膜结构230。
结合参考图12和图13，图12为在图10基础上的示意图，图13为在图11基础上的示意图，且图12为沿图13中切割线C-C1的剖面图，形成第二牺牲层270后，沿第一类鳍部210延伸方向切断部分第一类鳍部210，在部分第一类鳍部210中形成切割槽280，所述切割槽280的底部暴露出半导体衬底200表面；在沿第一类鳍部210延伸方向切断第一类鳍部210的过程中，去除第一类鳍部210沿第一类鳍部210宽度方向上两侧的部分第二牺牲层270。
本实施例中，由于在沿第一类鳍部210延伸方向切断部分第一类鳍部210之前，形成了保护膜260，因此在沿第一类鳍部210延伸方向切断部分第一类鳍部210的过程中，半导体衬底表面的保护膜260能够作为刻蚀的停止层，且保护膜260的厚度不会很厚，因此能够较为准确的控制沿第一类鳍部210延伸方向切断第一类鳍部210直至暴露出半导体衬底表面的临界时刻。
结合参考图14和图15，图14为在图12基础上的示意图，图15为在图13基础上的示意图，且图14为沿图15中切割线C-C1的剖面图，沿第一类鳍部210延伸方向切断部分第一类鳍部210后，去除第二牺牲层270。
去除第二牺牲层270的工艺为干刻工艺或湿刻工艺。
形成切割槽280后，且在后续形成第三槽和第二槽之前，去除剩余的第二牺牲层270。
结合参考图16、图17和图18，图16为在图14基础上的示意图，图17为在图15基础上的示意图，且图16为沿图17中切割线C-C1的剖面图，图18为沿图17中切割线B-B1的剖面图，回刻蚀所述保护膜260直至暴露出第一槽250底部的半导体衬底200，在第一槽250的侧壁形成保护层261，所述保护层261覆盖第一类鳍部210在第一类鳍部210宽度方向上的侧壁。
本实施例中，回刻蚀所述保护膜260直至暴露出第一槽250底部的半导体衬底200和掩膜结构230的顶部表面，形成保护层261。
本实施例中，所述保护层261还填充满所述沟槽。
所述保护层261的材料包括SiO2、SiN、SiON或SiC。
第一槽250侧壁的保护层261的厚度的2倍小于第一槽250沿第一类鳍部210宽度方向上的尺寸。
第一槽250侧壁的保护层261的厚度为100埃～200埃。
第一槽250侧壁的保护层261的厚度为100埃～200埃的意义在于：若第一槽250侧壁的保护层261的厚度大于200埃，导致第一槽250侧壁的保护层261过厚，相邻的后续第二槽在第一类鳍部宽度方向上的尺寸较小，第二槽中第二隔离结构在第一类鳍部宽度方向上的尺寸较小，这样第二隔离结构的电学隔离性能交差。
结合参考图19和图20，图19为在图18基础上的示意图，图20为沿图19中切割线A-A1的剖面图，形成所述保护层261后，刻蚀第一槽250底部的半导体衬底200，在第一槽250底部的半导体衬底200中形成第二槽251。
本实施例中，还包括：在形成第二槽251的过程中，刻蚀切割槽280底部的半导体衬底200，在切割槽280底部的半导体衬底200中形成第三槽281。
本实施例中，在刻蚀第一槽250底部的半导体衬底200的过程中，对第一槽250底部半导体衬底200的刻蚀速率与对保护层261的刻蚀速率之比为10:1～20:1。
在刻蚀去除第二类鳍部的过程中，在垂直于半导体衬底表面的方向上，对单位高度的第二类鳍部的刻蚀较快。而在刻蚀第一槽250底部的半导体衬底200以形成第二槽251的过程中，在垂直于半导体衬底表面的方向上，对单位高度的半导体衬底的刻蚀速率相对较慢，需要的刻蚀时间较长。
由于刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁，因此所述保护层不会受到去除第二类鳍部的刻蚀工艺的损耗。在形成第二槽的过程中，能够以保护层作为掩膜自对准形成第二槽，保护层定义出第二槽至邻近第一类鳍部之间的距离，避免第二槽的位置发生偏移，因此第二槽不容易暴露出第一类鳍部的底部表面，避免第一类鳍部的底部表面受到刻蚀损伤。由于保护层没有受到去除第二类鳍部的刻蚀工艺的损耗，因此在刻蚀第一槽底部的半导体衬底的过程中，保护层对第一类鳍部朝向第一槽的侧壁的保护性能较好，避免第一类鳍部的侧壁表面受到刻蚀损伤。
本实施例中，尽管采用多次去除步骤去除所有的第二类鳍部，但是由于容易监测到去除第二类鳍部220直至暴露出第二类鳍部220底部的半导体衬底的临界时刻，因此各第一槽250的深度基本一致，在一个具体的实施例中，各第一槽250的底部表面的高度一致。在此基础上，刻蚀第一槽250底部的半导体衬底200，在第一槽250底部的半导体衬底200中形成第二槽251，各第二槽251在同一道刻蚀工艺中形成，因此使得第二槽251的深度相同，各第二槽251的底部表面的高度一致，好处在于：后续各第二隔离结构的隔离性能的差异较小。
需要说明的是，在其他实施例中，在形成所述保护层之后，形成切割槽，所述切割槽还贯穿第一类鳍部侧壁的保护层，所述切割槽沿第一类鳍部延伸方向的两侧侧壁没有保护层。在此情况下，由于第一类鳍部210的宽度较小，因此在沿第一类鳍部210延伸方向切断第一类鳍部210的过程中，在垂直于半导体衬底表面的方向上，单位高度的第一类鳍部210的刻蚀速率较快，所需的时间较短，而在垂直于半导体衬底表面的方向上，对单位高度的半导体衬底的刻蚀速率相对较慢，需要的刻蚀时间较长，因此通过该刻蚀速率的对比，就能容易监测到在沿第一类鳍部210延伸方向切断第一类鳍部210直至暴露出半导体衬底200表面的临界时刻。
在其他实施例中，在形成第一槽之后，且在形成所述保护层之前，即在形成保护膜之前形成所述切割槽；形成所述保护层后，所述保护层还位于所述切割槽沿第一类鳍部延伸方向的两侧侧壁。在此情况下，由于第一类鳍部210的宽度较小，因此在沿第一类鳍部210延伸方向切断第一类鳍部210的过程中，在垂直于半导体衬底表面的方向上，单位高度的第一类鳍部210的刻蚀速率较快，所需的时间较短，而在垂直于半导体衬底表面的方向上，对单位高度的半导体衬底的刻蚀速率相对较慢，需要的刻蚀时间较长，因此通过该刻蚀速率的对比，就能容易监测到在沿第一类鳍部210延伸方向切断第一类鳍部210直至暴露出半导体衬底200表面的临界时刻。
本实施例中，各第三槽281的深度相同，相应的，后续各第一隔离结构的隔离性能的差异较小。
本实施例中，还包括：形成所述第二槽之后，去除所述保护层；去除所述保护层后，在所述沟槽中形成第一隔离结构，第一隔离结构的表面低于第一类鳍部的顶部表面；去除所述保护层后，在所述第二槽中和第一槽的部分区域中形成第二隔离结构，第二隔离结构的表面低于第一类鳍部的顶部表面。
本发明还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部，第一类鳍部组包括第一类鳍部，第一类鳍部和第二类鳍部的排列方向垂直于第一类鳍部和第二类鳍部的延伸方向；
刻蚀去除第二类鳍部，以形成位于第一类鳍部组之间的第一槽；
刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，且所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁；
以所述保护层为掩膜刻蚀第一槽底部的半导体衬底，在第一槽底部的半导体衬底中形成第二槽；
在形成第一槽之后，且在形成第二槽之前，沿第一类鳍部延伸方向切断部分第一类鳍部，在部分第一类鳍部中形成切割槽，所述保护层还位于所述切割槽沿第一类鳍部延伸方向的两侧侧壁，所述切割槽的底部暴露出半导体衬底表面，所述切割槽还贯穿第一类鳍部侧壁的保护层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料包括SiO2、SiN、SiON或SiC。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的厚度为100埃～200埃。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，在刻蚀第一槽底部的半导体衬底的过程中，对第一槽底部半导体衬底的刻蚀速率与对保护层的刻蚀速率之比为10:1～20:1。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，至少部分第一类鳍部组包括多个第一类鳍部，对于同一个第一类鳍部组中的多个第一类鳍部，相邻的第一类鳍部之间具有沟槽；所述第一槽沿第一类鳍部宽度方向上的尺寸大于所述沟槽沿第一类鳍部宽度方向上的尺寸；所述保护层还填充满所述沟槽。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，形成所述保护层的方法包括：在所述第一槽的侧壁和底部、所述沟槽中、以及第一类鳍部的顶部形成保护膜；回刻蚀所述保护膜直至暴露出第一槽底部的半导体衬底，形成所述保护层。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，形成所述保护膜的工艺包括原子层沉积工艺。
8.根据权利要求5所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀去除第二类鳍部之前，在第一类鳍部的侧部和第二类鳍部的侧部形成第一牺牲层，第一牺牲层的顶部表面高于或齐平于第一类鳍部和第二类鳍部的顶部表面；在刻蚀去除第二类鳍部的过程中，去除第一类鳍部组之间的第一牺牲层；刻蚀去除第二类鳍部后，且在形成所述保护层之前，去除第一类鳍部侧部的第一牺牲层。
9.根据权利要求5所述的半导体器件的形成方法，其特征在于，还包括：形成所述第二槽之后，去除所述保护层；去除所述保护层后，在所述沟槽中形成第一隔离结构，第一隔离结构的表面低于第一类鳍部的顶部表面；去除所述保护层后，在所述第二槽中和第一槽的部分区域中形成第二隔离结构，第二隔离结构的表面低于第一类鳍部的顶部表面。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成第二槽的过程中，刻蚀切割槽底部的半导体衬底，在切割槽底部的半导体衬底中形成第三槽。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，在形成所述保护层之后，形成所述切割槽，所述切割槽还贯穿第一类鳍部侧壁的保护层。
12.根据权利要求10所述的半导体器件的形成方法，其特征在于，在形成第一槽之后，且在形成所述保护层之前，形成所述切割槽；形成所述保护层后，所述保护层还位于所述切割槽沿第一类鳍部延伸方向的两侧侧壁。
13.根据权利要求10所述的半导体器件的形成方法，其特征在于，在形成所述保护层的过程中，形成所述切割槽。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行多次去除步骤以去除所有的第二类鳍部，每一次去除步骤均去除部分数量的第二类鳍部；各第二槽的深度相同。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一类鳍部和第二类鳍部采用四重图形化工艺形成。
16.一种采用权利要求1至15任意一项方法形成的半导体器件。
CN201910189265.3A 2019-03-13 2019-03-13 半导体器件及其形成方法 Active CN111696865B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910189265.3A CN111696865B (zh) 2019-03-13 2019-03-13 半导体器件及其形成方法
US16/816,559 US11239088B2 (en) 2019-03-13 2020-03-12 Semiconductor device and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910189265.3A CN111696865B (zh) 2019-03-13 2019-03-13 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111696865A CN111696865A (zh) 2020-09-22
CN111696865B true CN111696865B (zh) 2023-08-18

Family

ID=72422871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910189265.3A Active CN111696865B (zh) 2019-03-13 2019-03-13 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US11239088B2 (zh)
CN (1) CN111696865B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834222A (zh) * 2019-04-15 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111834212B (zh) * 2019-04-23 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
FR3098988B1 (fr) * 2019-07-19 2022-08-26 St Microelectronics Crolles 2 Sas Capteur d'image
CN113327894A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576534A (zh) * 2013-10-18 2015-04-29 台湾积体电路制造股份有限公司 制造鳍式场效应晶体管器件的方法
CN107680939A (zh) * 2016-08-02 2018-02-09 台湾积体电路制造股份有限公司 Finfet及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704973B2 (en) * 2014-04-01 2017-07-11 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and the selective removal of such fins
US9607985B1 (en) * 2015-09-25 2017-03-28 United Microelectronics Corp. Semiconductor device and method of fabricating the same
TWI713219B (zh) * 2017-04-24 2020-12-11 聯華電子股份有限公司 半導體元件及其製作方法
WO2019055041A1 (en) * 2017-09-18 2019-03-21 Intel Corporation MID-PATH REMOVAL OF THE SEMICONDUCTOR FIN FLOW PROCESS DURING THE MANUFACTURE OF INTEGRATED CIRCUIT STRUCTURES
US10886367B2 (en) * 2019-01-17 2021-01-05 International Business Machines Corporation Forming FinFET with reduced variability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576534A (zh) * 2013-10-18 2015-04-29 台湾积体电路制造股份有限公司 制造鳍式场效应晶体管器件的方法
CN107680939A (zh) * 2016-08-02 2018-02-09 台湾积体电路制造股份有限公司 Finfet及其形成方法

Also Published As

Publication number Publication date
US11239088B2 (en) 2022-02-01
US20200294810A1 (en) 2020-09-17
CN111696865A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
CN111696865B (zh) 半导体器件及其形成方法
KR102587891B1 (ko) 반도체 소자
US9698055B2 (en) Semiconductor fin structures and methods for forming the same
KR102612196B1 (ko) 반도체 장치
US8753940B1 (en) Methods of forming isolation structures and fins on a FinFET semiconductor device
KR100546378B1 (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
CN112750752B (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
CN107492573B (zh) 运用选择性移除鳍部的半导体结构的形成
CN107134433A (zh) 制作半导体装置的方法
US20140291799A1 (en) Semiconductor device including sti structure and fabrication method
TW201909282A (zh) 半導體裝置及其製程
KR100668838B1 (ko) 반도체 소자의 게이트 형성방법
US10084053B1 (en) Gate cuts after metal gate formation
CN111508897A (zh) 半导体器件及其形成方法
KR100487657B1 (ko) 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법
US10043675B2 (en) Semiconductor device and method for fabricating the same
CN113192890A (zh) 半导体器件的制造方法
CN107731917B (zh) 半导体结构的形成方法
CN112768408B (zh) 鳍式场效应晶体管的形成方法
CN113764272B (zh) 半导体结构及其形成方法
CN113690185B (zh) 半导体结构及其形成方法
US8951885B2 (en) Insulation wall between transistors on SOI
KR100744654B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
CN111816555B (zh) 半导体器件及其形成方法
CN114284150A (zh) 鳍式半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant