CN111668313A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN111668313A CN111668313A CN201910675634.XA CN201910675634A CN111668313A CN 111668313 A CN111668313 A CN 111668313A CN 201910675634 A CN201910675634 A CN 201910675634A CN 111668313 A CN111668313 A CN 111668313A
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor layer
- concentration
- type impurity
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- 239000012535 impurity Substances 0.000 claims abstract description 93
- 238000009826 distribution Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体装置，具备半导体部和设置在上述半导体部的表面上的电极。上述半导体部包含第一层和设置在上述第一层与上述电极之间的第二层。上述第二层具有在沿着上述表面的方向上排列的第一区域以及第二区域。上述第一区域具有与上述电极接触的表面，上述第二区域包含浓度比上述第一区域中的上述表面的第二导电型杂质浓度低的第二导电型杂质。上述第二层在上述第二区域的第一位置具有第二导电型杂质的第一浓度，且上述第一位置与上述电极之间的第二位置处的第二导电型杂质的第二浓度比上述第一浓度低。
Description
本申请主张享有以日本特许出愿2019－42446号(申请日：2019年3月8日)为基础申请的优先权。本申请通过参照上述基础申请而包含上述基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
在半导体装置从导通状态朝截止状态进行开关动作的情况下，要求缩短半导体中的载流子、例如空穴的排出所需要的时间而降低开关动作损失。因此，采用在半导体中形成作为载劣寿命扼杀剂的陷阱能级，缩短空穴的寿命的方法。然而，陷阱能级会增大截止时的漏电流。为了避免这种情况，优选在抑制导通电阻的增大的同时降低注入半导体中的载流子。
发明内容
实施方式提供一种能够降低开关动作损失的半导体装置。
实施方式所涉及的半导体装置具备：半导体部，包含第一导电型的第一半导体层；第一电极，设置在上述半导体部的背面上；以及第二电极，设置在上述半导体部的表面上。上述半导体部还包含设置在上述第一半导体层与上述第二电极之间的第二导电型的第二半导体层。上述第二半导体层具有在沿着上述半导体部的上述表面的方向上排列的第一区域以及第二区域，上述第一区域包含第二导电型的杂质，具有与上述第二电极接触的表面，且与上述第二电极电连接。上述第二区域包含浓度比上述第一区域中的上述表面的第二导电型杂质的浓度低的第二导电型杂质。上述第二半导体层在上述第二区域中的上述第一半导体层与上述第二电极之间的第一位置具有第二导电型杂质的第一浓度，在上述第一位置与上述第二电极之间的第二位置具有第二导电型杂质的第二浓度，上述第二浓度比上述第一浓度低。
附图说明
图1A以及图1B是示出第一实施方式所涉及的半导体装置的示意图。
图2是示出第一实施方式所涉及的半导体装置的结构的示意图。
图3是示出第二实施方式所涉及的半导体装置的示意图。
图4是示出第二实施方式所涉及的半导体装置的结构的示意图。
图5是示出第二实施方式所涉及的半导体装置的其他结构的示意图。
具体实施方式
以下，参照附图对实施方式进行说明。对于图中的同一部分，标注相同的编号并适当地省略详细说明，对不同的部分进行说明。另外，附图只是示意性或概念性的图，各部分的厚度与宽度之间的关系、部分间的大小的比率等并不限于一定与现实情况相同。并且，即便是在表示相同部分的情况下，有时也根据附图使相互的尺寸或比率不同而进行表示。
此外，使用各图中示出的X轴、Y轴以及Z轴对各部分的配置以及结构进行说明。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。并且，有时将Z方向设为上方、将其相反方向设为下方而进行说明。
(第一实施方式)
图1A以及图1B是示出第一实施方式所涉及的半导体装置1的示意图。图1A是示出半导体装置1的示意剖视图。图1B是俯视图。
如图1A所示，半导体装置1包含半导体部10、阴极20(第一电极)、阳极30(第二电极)。半导体部10例如为硅。阴极20设置在半导体部10的背面上。阳极30选择性地设置在半导体部10的表面上。
半导体部10包含n型半导体层13(第一半导体层)、p型半导体层15(第二半导体层)、n型半导体层17。n型半导体层17设置在n型半导体层13与阴极20之间。n型半导体层17包含浓度比n型半导体层13的n型杂质浓度高的n型杂质。阴极20与n型半导体层17接触且电连接。阴极20例如包含金锗合金。
p型半导体层15设置在n型半导体层13与阳极30之间。p型半导体层15选择性地设置在半导体部10的表面侧。p型半导体层15例如包含作为p型杂质的硼(B)。阳极30与p型半导体层15电连接，例如包含铝或者钛。
p型半导体层15包含在与半导体部10的表面平行的方向排列的第一区域15a和第二区域15b。第一区域15a的Z方向的厚度例如比第二区域15b的Z方向的厚度厚。
n型半导体层13在半导体部10的表面包围p型半导体层15。n型半导体层13以及p型半导体层15在其边界形成pn结。在半导体部10的表面上设置有绝缘膜33。绝缘膜33作为覆盖n型半导体层13的保护膜发挥功能。并且，绝缘膜33设置成覆盖在半导体部10的表面露出的pn结的外缘。绝缘膜33例如是氧化硅膜。
阳极30设置成与第一区域15a以及第二区域15b接触。例如，第一区域15a中的p型杂质浓度比第二区域15b中的p型杂质浓度高。因此，第一区域15a与阳极30之间的接触电阻比第二区域15b与阳极30之间的接触电阻低。例如，在第一区域15a与阳极30之间形成有欧姆接触。另一方面，在第二区域15b与阳极30之间例如形成有肖特基接触。
图1B是示出p型半导体层15中的第一区域15a以及第二区域15b的配置的示意俯视图。
如图1B所示，多个第二区域15b在X方向以及Y方向排列配置。第一区域15a包含分别位于多个第二区域15b之间的部分和以包围多个第二区域15b的方式设置的部分。另外，实施方式并不限定于该例子，第二区域15b例如也可以设置成沿Y方向延伸的条状，且在X方向排列配置。
在半导体装置1中，在顺向偏压下，借助在第二区域15b形成的肖特基结，电子被排出，因此与第一区域15a相比能够降低流过的空穴电流的密度。即、通过设置第二区域15b来抑制注入至n型半导体层13的空穴，降低n型半导体层13中的载流子。由此，能够缩短关断时间，降低开关动作损失。并且，通过适当设定第一区域15a与第二区域15b的面积比，能够实现导通电阻以及开关动作损失的最优化。并且，也可以一并使用借助电子线照射、质子照射、氦照射等实现的陷阱能级的导入。根据本实施方式，能够降低从p型半导体层15注入至n型半导体层13的空穴的量，因此能够降低并用的陷阱能级的量。由此，能够抑制经由陷阱能级的漏电流。
图2是示出第一实施方式所涉及的半导体装置1的结构的示意图。图2是示出半导体部10中的p型杂质以及n型杂质的分布的浓度曲线。图2中所示的PA是第一区域15a中的p型杂质的分布。PB是第二区域中的p型杂质的分布。NB是n型半导体层13中的n型杂质的浓度。NB例如为1×1016cm－3以下。
如图2所示，第一区域15a具有p型杂质分布的峰值浓度CPA。第二区域15b具有p型杂质分布的峰值浓度CPB。第一区域15a中的p型杂质的峰值浓度CPA比第二区域15b中的p型杂质的峰值浓度CPB高。峰值浓度CPA例如处于1×1018～1×1019cm－3的范围。峰值浓度CPB例如处于1×1016～1×1018cm－3的范围。
并且，第一区域15a具有表面浓度CSA，第二区域15b具有表面浓度CSB。表面浓度CSB比峰值浓度CPB低。表面浓度CSB例如为表面浓度CSA的10分之1以下。表面浓度CSB例如为1×1017cm－3以下。此外，第一区域15a中的表面浓度CSA比第二区域15b中的峰值浓度CPB高。表面浓度CSA与峰值浓度CPA相同或者比峰值浓度CPA低。并且，第二区域15b在从表面离开的深度位置具有p型杂质分布的峰值，在第二区域15b中的p型杂质浓度的峰值位置与阳极30之间，第二区域15b的p型杂质浓度比峰值浓度CPB低。
第一区域15a以及第二区域15b例如通过朝n型半导体层13选择性地离子注入p型杂质来形成。此时，朝成为第二区域15b的区域注入的p型杂质的量设定成比朝成为第一区域15a的区域注入的p型杂质的量少。并且，朝成为第二区域15b的区域注入的p型杂质例如在比朝成为第一区域15a的区域注入的p型杂质高的加速能量下注入。即、第二区域15b中的p型杂质的峰值位置可以比第一区域15a的p型杂质的峰值位置深。
这样，在半导体装置1中，使第二区域15b中的p型杂质浓度比第一区域15a的p型杂质浓度低，由此能够抑制顺向偏压时的朝n型半导体层13的空穴注入。
此外，通过使第二区域15b的表面处的p型杂质浓度比第一区域15a的表面处的p型杂质浓度低，由此使第二区域15b与阳极30之间的接触电阻比第一区域15a与阳极30之间的接触电阻高。由此，能够降低经由第二区域15b流动的顺向电流的密度，降低n型半导体层13中的载流子。结果，在半导体装置1中，能够缩短关断时间，降低开关动作损失。
并且，阳极30可以为包含第一金属层30a和第二金属层30b的层叠构造(参照图1A)。第二金属层30b位于p型半导体层15与第一金属层30a之间。第一金属层30a例如包含铝，第二金属层30b例如包含钛。第二金属层30b例如包含依存于p型半导体层15的表面浓度而接触电阻大幅变化的材料。由此，能够容易地形成相对于p型半导体层15的第一区域15a的接触电阻与相对于第二区域15b的接触电阻之差大的阳极30。换言之，能够在第二金属层30b与p型半导体层15的第一区域15a之间形成欧姆结，在第二金属层30b与p型半导体层15的第一区域15a之间形成肖特基结。
并且，当第一区域15a的表面浓度CSA与第二区域15b的表面浓度CSB之差大的情况下，也可以不设置第二金属层30b。例如，包含铝的第一金属层30a形成为与第一区域15a以及第二区域15b直接接触，能够形成相对于第一区域15a的接触电阻低、相对于第二区域15b的接触电阻高的阳极30。由此，能够降低半导体装置1的制造成本。
(第二实施方式)
图3是示出第二实施方式所涉及的半导体装置2的示意图。如图3所示，半导体装置2包含半导体部10、阴极20、阳极30。阴极20设置在半导体部10的背面上。阳极30选择性地设置在半导体部10的表面上。
半导体部10包含n型半导体层13、p型半导体层15、n型半导体层17、n型半导体层19。p型半导体层15包含第一区域15a和第二区域15b。第一区域15a的Z方向的厚度例如比第二区域15b的Z方向的厚度厚。例如，第一区域15a中的p型杂质的浓度比第二区域15b中的p型杂质的浓度高。n型半导体层19设置在第二区域15b与阳极30之间。阳极30设置成与第一区域15a以及n型半导体层19接触。
在该例子中，借助第二区域15b与n型半导体层19之间的pn结，抑制经由第二区域15b从阳极30朝阴极20流动的顺向电流。并且，抑制从第二区域15b朝n型半导体层13的空穴注入。因此，顺向偏压下的n型半导体层13中的载流子减少，能够降低半导体装置2的开关动作损失。
图4是示出第二实施方式所涉及的半导体装置2的结构的示意图。图4是示出半导体部10中的p型杂质以及n型杂质的分布的浓度曲线。图4中所示的PA是第一区域15a中的p型杂质的分布。PB是第二区域15b中的p型杂质的分布。NB是n型半导体层13中的n型杂质的浓度。NB例如为1×1016cm－3以下。
如图4所示，第一区域15a中的p型杂质分布的峰值浓度CPA比第二区域15b中的p型杂质的峰值浓度CPB高。峰值浓度CPA例如处于1×1018～1×1019cm－3的范围。峰值浓度CPB例如处于1×1016～1×1018cm－3的范围。并且，第一区域15a中的表面浓度CSA比第二区域15b中的峰值浓度CPB高。并且，第二区域15b中的p型杂质浓度在p型杂质浓度的峰值位置与阳极30之间比峰值浓度CPB低。
在该例子中，将朝成为第二区域15b的区域注入的p型杂质在更高的加速能量下进行离子注入。因此，第二区域15b形成为p型杂质分布的峰值位置更深。结果，第二区域15b中的p型杂质的表面侧的浓度比n型半导体层13的n型杂质浓度NB低。由此，形成为n型半导体层19夹设在第二区域15b与阳极30之间的构造。
图5是示出第二实施方式所涉及的半导体装置2的其他结构的示意图。
图5是示出半导体部10中的p型杂质以及n型杂质的分布的浓度曲线。图5中所示的PA是第一区域15a中的p型杂质的分布。PB是第二区域15b中的p型杂质的分布。NB是n型半导体层13中的n型杂质的浓度。
在该例子中，对第二区域15b的表面侧追加n型杂质。NS示出n型半导体层19中的n形杂质曲线。n型半导体层19例如通过朝第二区域15b的表面选择性地离子注入n型杂质来形成。
浓度曲线NS中的峰值浓度CNS例如为1×1017cm－3，n型半导体层19的n型杂质的表面浓度例如比NB高，比1×1017cm－3低。
对本发明的几个实施方式进行了说明，但上述实施方式只不过是作为例子加以提示，并非意图限定发明的范围。上述新的实施方式能够以其他各种各样的方式加以实施，能够在不脱离发明的主旨的范围进行各种省略、置换、变更。上述实施方式及其变形包含于发明的范围或主旨中，并且包含于技术方案所记载的发明及其等同的范围中。
Claims (13)
1.一种半导体装置，具备：
半导体部，包含第一导电型的第一半导体层；
第一电极，设置在上述半导体部的背面上；以及
第二电极，设置在上述半导体部的表面上，
上述半导体部还包含设置在上述第一半导体层与上述第二电极之间的第二导电型的第二半导体层，
上述第二半导体层具有在沿着上述半导体部的上述表面的方向上排列的第一区域以及第二区域，上述第一区域包含第二导电型的杂质，具有与上述第二电极接触的表面，且与上述第二电极电连接，上述第二区域包含浓度比上述第一区域中的上述表面的第二导电型杂质的浓度低的第二导电型杂质，
上述第二半导体层在上述第二区域中的第一位置具有第二导电型杂质的第一浓度，在上述第一位置与上述第二电极之间的第二位置具有第二导电型杂质的第二浓度，上述第二浓度比上述第一浓度低。
2.根据权利要求1所述的半导体装置，其中，
上述第二半导体层的上述第二区域具有与上述第二电极接触的表面，
上述第二区域的上述表面处的上述第二导电型杂质的浓度比上述第一区域中的上述表面的上述第二导电型杂质浓度低。
3.根据权利要求2所述的半导体装置，其中，
上述第二电极具有包含第一金属层和第二金属层的层叠构造，
上述第二金属层位于上述第一金属层与上述第二半导体层之间，且与上述第二半导体层接触，
上述第二金属层具有上述第二半导体层的上述第一区域的上述表面处的第一接触电阻和上述第二区域的上述表面处的第二接触电阻，上述第二接触电阻比上述第一接触电阻高。
4.根据权利要求3所述的半导体装置，其中，
上述第一金属层包含铝，
上述第二金属层包含钛。
5.根据权利要求1所述的半导体装置，其中，
上述第二半导体层的上述第二区域中的第二导电型杂质分布具有位于上述第一半导体层与上述第二电极之间的杂质浓度峰值，
上述第二半导体层的上述第二区域中的第二导电型杂质分布的上述浓度峰值具有比上述第一区域的上述表面处的上述第二导电型杂质浓度低的浓度。
6.根据权利要求1所述的半导体装置，其中，
上述第二半导体层的上述第一区域中的上述第二导电型杂质具有第一分布，该第一分布具有位于上述第一半导体层与上述第二电极之间的第一杂质浓度峰值，
上述第二半导体层的上述第二区域中的第二导电型杂质具有第二分布，该第二分布具有位于上述第一半导体层与上述第二电极之间的第二杂质浓度峰值，
上述第二杂质浓度峰值，在从上述第二电极朝向上述第一电极的深度方向上，位于比上述第一杂质浓度峰值深的位置。
7.根据权利要求1所述的半导体装置，其中，
上述第二区域的表面处的第二导电型杂质浓度为上述第一区域的表面处的第二导电型杂质浓度的10分之1以下。
8.根据权利要求1所述的半导体装置，其中，
上述半导体部还包含设置在上述第二半导体层的上述第二区域与上述第二电极之间的第一导电型的第三半导体层。
9.根据权利要求8所述的半导体装置，其中，
上述第二电极与上述第二半导体层的上述第一区域以及上述第三半导体层接触。
10.根据权利要求8所述的半导体装置，其中，
上述第三半导体层包含第一导电型的杂质以及第二导电型的杂质，
上述第三半导体层中的上述第一导电型杂质浓度比上述第二导电型杂质浓度高。
11.根据权利要求8所述的半导体装置，其中，
上述第一半导体层包含第一导电型杂质，
上述第三半导体层包含浓度与上述第一半导体层的上述第一导电型杂质相同的第一导电型杂质。
12.根据权利要求8所述的半导体装置，其中，
上述第二半导体层的上述第一区域中的上述第二导电型杂质具有如下的分布，该分布具有位于上述第一半导体层与上述第二电极之间的杂质浓度峰值，
上述第二区域中的上述第二导电型杂质分布的上述杂质浓度峰值，在从上述第二电极朝向上述第一电极的深度方向上，位于比上述第一区域中的上述第二导电型杂质的分布的杂质浓度峰值深的位置。
13.根据权利要求8所述的半导体装置，其中，
上述第一半导体层包含第一导电型杂质，
上述第三半导体层包含浓度比上述第一半导体层的上述第一导电型杂质高的第一导电型杂质。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-042446 | 2019-03-08 | ||
| JP2019042446A JP7244306B2 (ja) | 2019-03-08 | 2019-03-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111668313A true CN111668313A (zh) | 2020-09-15 |
Family
ID=72335630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910675634.XA Withdrawn CN111668313A (zh) | 2019-03-08 | 2019-07-25 | 半导体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11676995B2 (zh) |
| JP (1) | JP7244306B2 (zh) |
| CN (1) | CN111668313A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022178914A1 (zh) * | 2021-02-24 | 2022-09-01 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1592950A (zh) * | 2002-07-11 | 2005-03-09 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US20120056198A1 (en) * | 2010-09-08 | 2012-03-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| CN103681783A (zh) * | 2012-09-14 | 2014-03-26 | 三菱电机株式会社 | 碳化硅半导体装置 |
| CN103811561A (zh) * | 2012-11-06 | 2014-05-21 | 株式会社东芝 | 半导体装置 |
| CN104425565A (zh) * | 2013-09-11 | 2015-03-18 | 株式会社东芝 | 半导体装置及其制造方法 |
| JP2016015392A (ja) * | 2014-07-02 | 2016-01-28 | 株式会社日立製作所 | 半導体装置およびそれを用いた電力変換システム |
| JP2016162776A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社東芝 | 半導体装置 |
| US20160315203A1 (en) * | 2015-04-22 | 2016-10-27 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having barrier region and edge termination region enclosing barrier region |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147418A (ja) | 1993-11-25 | 1995-06-06 | Fuji Electric Co Ltd | ダイオード |
| JP4844125B2 (ja) | 2006-01-04 | 2011-12-28 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| US8669554B2 (en) * | 2006-05-10 | 2014-03-11 | Ho-Yuan Yu | Fast recovery reduced p-n junction rectifier |
| JP2010073857A (ja) | 2008-09-18 | 2010-04-02 | Toshiba Corp | 半導体装置の製造方法 |
| EP2320452B1 (en) | 2009-11-09 | 2011-10-19 | ABB Technology AG | Fast recovery diode and its manufacturing method |
| KR20120024099A (ko) * | 2010-09-06 | 2012-03-14 | 삼성전자주식회사 | 멀티-칩 패키지 및 그의 제조 방법 |
| JP6073092B2 (ja) | 2012-09-07 | 2017-02-01 | 株式会社 日立パワーデバイス | ダイオード及び電力変換システム、並びにダイオードの製造方法 |
| JP5969927B2 (ja) | 2013-01-18 | 2016-08-17 | 株式会社 日立パワーデバイス | ダイオード、電力変換装置 |
-
2019
- 2019-03-08 JP JP2019042446A patent/JP7244306B2/ja active Active
- 2019-06-21 US US16/448,166 patent/US11676995B2/en active Active
- 2019-07-25 CN CN201910675634.XA patent/CN111668313A/zh not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1592950A (zh) * | 2002-07-11 | 2005-03-09 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US20120056198A1 (en) * | 2010-09-08 | 2012-03-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| CN103681783A (zh) * | 2012-09-14 | 2014-03-26 | 三菱电机株式会社 | 碳化硅半导体装置 |
| CN103811561A (zh) * | 2012-11-06 | 2014-05-21 | 株式会社东芝 | 半导体装置 |
| CN104425565A (zh) * | 2013-09-11 | 2015-03-18 | 株式会社东芝 | 半导体装置及其制造方法 |
| JP2016015392A (ja) * | 2014-07-02 | 2016-01-28 | 株式会社日立製作所 | 半導体装置およびそれを用いた電力変換システム |
| JP2016162776A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社東芝 | 半導体装置 |
| US20160315203A1 (en) * | 2015-04-22 | 2016-10-27 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having barrier region and edge termination region enclosing barrier region |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022178914A1 (zh) * | 2021-02-24 | 2022-09-01 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200286989A1 (en) | 2020-09-10 |
| JP2020145367A (ja) | 2020-09-10 |
| JP7244306B2 (ja) | 2023-03-22 |
| US11676995B2 (en) | 2023-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8816468B2 (en) | Schottky rectifier | |
| US7557386B2 (en) | Reverse conducting IGBT with vertical carrier lifetime adjustment | |
| US9064923B2 (en) | Bipolar semiconductor component with a fully depletable channel zone | |
| US20170133454A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5450490B2 (ja) | 電力用半導体装置 | |
| KR20110139646A (ko) | 전력용 반도체장치 | |
| US6822313B2 (en) | Diode | |
| KR100397882B1 (ko) | 전계효과-제어가능반도체소자 | |
| US10056501B2 (en) | Power diode with improved reverse-recovery immunity | |
| JP6694375B2 (ja) | 半導体装置 | |
| CN107403830B (zh) | 半导体器件及其制造 | |
| CN111129135B (zh) | 半导体装置 | |
| JP7246983B2 (ja) | 半導体装置 | |
| JP7337739B2 (ja) | 半導体装置 | |
| CN111668313A (zh) | 半导体装置 | |
| US11824056B2 (en) | Trench gate IGBT with carrier trap under the control electrode | |
| CN111092114A (zh) | 半导体装置及半导体装置的制造方法 | |
| US11444156B2 (en) | Semiconductor device | |
| JP6935373B2 (ja) | 半導体装置 | |
| EP0878849A2 (en) | Power diode | |
| KR102463180B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2022059446A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200915 |