CN111653482B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN111653482B
CN111653482B CN202010401650.2A CN202010401650A CN111653482B CN 111653482 B CN111653482 B CN 111653482B CN 202010401650 A CN202010401650 A CN 202010401650A CN 111653482 B CN111653482 B CN 111653482B
Authority
CN
China
Prior art keywords
logic device
gate
layer
region
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010401650.2A
Other languages
English (en)
Other versions
CN111653482A (zh
Inventor
熊伟
陈华伦
徐晓俊
张剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010401650.2A priority Critical patent/CN111653482B/zh
Publication of CN111653482A publication Critical patent/CN111653482A/zh
Application granted granted Critical
Publication of CN111653482B publication Critical patent/CN111653482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了一种半导体器件的制造方法，涉及半导体制造领域。该方法包括提供一衬底，衬底的存储器件区域形成有闪存器件的栅极结构；对逻辑器件区域进行阱区离子注入；依次形成栅氧化层和多晶硅层；通过光刻工艺打开存储器件区域，封闭逻辑器件区域；去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层；对逻辑器件区域对应的多晶硅层进行N型掺杂；刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。本申请通过合理的工艺方法包括工艺顺序，可在嵌入式闪存工艺集成中特别是有N型多晶硅注入掺杂的先进工艺中，避免因集成嵌入式闪存而对逻辑区域栅极多晶硅的厚度及POLY电阻带来的显著影响而产生功能失效。

Description

半导体器件的制造方法
技术领域
本申请涉及半导体制造领域，具体涉及一种半导体器件的制造方法。
背景技术
闪存作为一种非易失性半导体器件，具有便捷、存储密度高、可靠性好等，随着经济和技术的发展，被广泛应用于手机、笔记本电脑、U盘等各类设备中。常见的闪存器件具有层叠的栅极结构，包括浮栅和覆盖浮栅的控制栅。
在半导体技术领域，嵌入式闪存技术是将闪存器件和逻辑器件集成制作在同一衬底上的技术。目前的一种制造方法中，先形成嵌入式闪存器件的栅极，再形成***电路区域内逻辑器件的栅极。在90nm及以下节点的先进工艺中，栅氧化层的电性厚度降低，为了减少多晶硅耗尽效应和多晶硅掺杂扩散对逻辑器件的影响，在逻辑器件的多晶硅栅极形成之前，会先对逻辑器件的多晶硅层进行掺杂。
在形成逻辑器件的多晶硅栅之前，需要先去除嵌入式闪存器件的栅极外侧的氮化硅，然而，在去除氮化硅的过程中，经过掺杂的多晶硅层也会被腐蚀而大量减少，对后续逻辑器件区域的工艺以及逻辑器件的性能造成严重影响。
发明内容
为了解决相关技术中的问题，本申请提供了一种半导体器件的制造方法。该技术方案如下：
一方面，本申请实施例提供了一种半导体器件的制造方法，该方法包括：
提供一衬底，衬底包括存储器件区域和逻辑器件区域，存储器件区域形成有闪存器件的栅极结构，闪存器件的栅极结构外侧设置有氮化硅层；
对逻辑器件区域进行阱区离子注入；
依次形成栅氧化层和多晶硅层，栅氧化层和多晶硅层用于形成逻辑器件的栅极；
通过光刻工艺打开存储器件区域，封闭逻辑器件区域；
去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层；
对逻辑器件区域对应的多晶硅层进行N型掺杂；
刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。
可选的，对逻辑器件区域进行阱区离子注入，包括：
形成第一硬掩膜层，第一硬掩膜层的材料为氮化硅；
通过光刻和刻蚀工艺去除逻辑器件区域对应的第一硬掩膜层；
对逻辑器件区域进行阱区离子注入。
可选的，去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层，包括：
刻蚀去除闪存器件的栅极结构上方的多晶硅层；
通过湿法腐蚀工艺去除闪存器件的栅极结构上方的栅氧化层和闪存器件结构以外的氮化硅层。
可选的，通过湿法腐蚀工艺去除闪存器件的栅极结构上方的栅氧化层和闪存器件结构以外的氮化硅层，包括：
根据栅氧化层厚度确定稀氢氟酸的用量，利用稀氢氟酸去除栅氧化层；
根据氮化硅层的厚度确定热磷酸的用量,利用所述热磷酸去除氮化硅层。
可选的，对逻辑器件区域对应的多晶硅层进行N型掺杂，包括：
通过光刻工艺定义出逻辑器件的N型掺杂区；
根据N型掺杂区，对逻辑器件区域对应的多晶硅层进行离子注入。
可选的，根据N型掺杂区，对逻辑器件区域对应的多晶硅层进行离子注入，包括：
根据N型掺杂区，向逻辑器件区域对应的多晶硅层注入磷离子。
可选的，刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅，包括：
通过光刻工艺定义出逻辑器件的栅极区域；
根据逻辑器件的栅极区域刻蚀逻辑器件区域对应的多晶硅层，形成逻辑器件的多晶硅栅。
可选的，刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅之前，该方法还包括：
形成第二硬掩膜层。
可选的，闪存器件的栅极结构包括浮栅、位于浮栅上方的栅间介质层、位于栅间介质层上方的控制栅、位于控制栅上方的间隔氧化层、以及字线多晶硅栅极。
可选的，栅间介质层为ONO结构，ONO结构由氧化层、氮化硅层、氧化层堆叠形成。
本申请技术方案，至少包括如下优点：
在先进的嵌入式闪存集成工艺中，当制作逻辑器件的多晶硅栅时，依次在衬底上形成栅氧化层、多晶硅层，然后打开存储器件区域，封闭逻辑器件区域，依次去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层，再对逻辑器件区域的多晶硅层进行N型掺杂，再通过刻蚀工艺形成逻辑器件的多晶硅栅；由于去除闪存器件的氮化硅层时逻辑器件区域被封闭，且在去除闪存器件的氮化硅后再进行对逻辑器件的多晶硅层进行N型掺杂，避免去除氮化硅的腐蚀液消耗逻辑器件的多晶硅层，达到了保证逻辑器件的多晶硅层的厚度，避免逻辑器件的多晶硅栅的电阻值受到嵌入式闪存工艺影响的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种半导体制造方法的流程图；
图2是本申请另一实施例提供的一种半导体制造方法的流程图；
图3是本申请实施例提供的半导体制造方法的实施示意图；
图4是本申请实施例提供的半导体制造方法的实施示意图；
图5是本申请实施例提供的半导体制造方法的实施示意图；
图6是本申请实施例提供的半导体制造方法的实施示意图；
图7是本申请实施例提供的半导体制造方法的实施示意图；
图8是本申请实施例提供的半导体制造方法的实施示意图；
图9是本申请实施例提供的半导体制造方法的实施示意图；
图10是本申请实施例提供的半导体制造方法的实施示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请一实施例提供的半导体器件的制造方法的流程图，该方法至少包括如下步骤：
在步骤101中，提供一衬底，该衬底包括存储器件区域和逻辑器件区域，存储器件区域形成有闪存器件的栅极结构，闪存器件的栅极结构外侧设置有氮化硅层。
衬底上的存储器件区域用于形成闪存器件，衬底上的逻辑器件区域用于形成逻辑器件。
在制造半导体器件的过程中，形成闪存器件的栅极结构后再形成逻辑器件的栅极，在形成闪存器件的栅极结构的过程中会用到氮化硅，闪存器件的栅极结构形成后，在闪存器件的栅极结构外侧还会残留氮化硅层，该残留的氮化硅层会在后续制程中去除。
在步骤102中，对逻辑器件进行阱区离子注入。
通过光刻工艺定义出逻辑器件的阱注入区，再根据阱注入区进行离子注入，在衬底内的逻辑器件区域形成逻辑器件的阱区。
在步骤103中，依次形成栅氧化层和多晶硅层，栅氧化层和多晶硅层用于形成逻辑器件的栅极。
在衬底上形成栅氧化层，沉积多晶硅层，逻辑区域对应的栅氧化层和多晶硅层用于形成逻辑器件的栅极。
步骤104中，通过光刻工艺打开存储器件区域，封闭逻辑器件区域。
由于存储器件区域对应的多晶硅层和栅氧化层需要去除，逻辑器件区域对应的多晶硅层和栅氧化层需要保留，利用光刻胶覆盖逻辑器件区域，存储器件区域不覆盖光刻胶。
在步骤105中，去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层。
刻蚀去除存储器件区域对应的多晶硅层，再通过湿法腐蚀工艺去除存储器件区域对应的栅氧化层和氮化硅层。
可选的，根据栅氧化层厚度确定稀氢氟酸的用量，利用稀氢氟酸去除栅氧化层；根据氮化硅层的厚度确定热磷酸的用量，利用热磷酸去除氮化硅层。
在步骤106中，对逻辑器件区域对应的多晶硅层进行N型掺杂。
去除逻辑器件区域上方的光刻胶，并再次利用光刻工艺打开逻辑器件区域，封闭存储器件区域。
通过离子注入工艺，对逻辑器件区域对应的多晶硅层进行N型掺杂。
可选的，通过光刻工艺在逻辑器件区域打开窗口，通过打开的窗口对多晶硅层进行N型掺杂，或者，对逻辑器件区域的全部多晶硅层进行N型掺杂。
在步骤107中，刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。
通过光刻工艺在逻辑器件区域定义出逻辑器件的多晶硅栅图案，根据多晶硅栅图案刻蚀多晶硅层，得到逻辑器件的多晶硅栅。
综上所述，本申请实施例提供的半导体器件制造方法，在制作逻辑器件时依次在衬底上形成栅氧化层、多晶硅层，然后打开存储器件区域，封闭逻辑器件区域，依次去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层，再对逻辑器件区域的多晶硅层进行N型掺杂，再通过刻蚀工艺形成逻辑器件的多晶硅栅；由于去除闪存器件的氮化硅层时逻辑器件区域被封闭，且在去除闪存器件的氮化硅后再进行对逻辑器件的多晶硅层进行N型掺杂，避免去除氮化硅的腐蚀液消耗逻辑器件的多晶硅层，达到了保证逻辑器件的多晶硅层的厚度，避免逻辑器件的多晶硅栅的电阻值受到嵌入式闪存工艺影响的效果。
请参考图2，其示出了本申请另一实施例提供的半导体器件的制造方法的流程图，该方法至少包括如下步骤：
在步骤201中，提供一衬底，该衬底包括存储器件区域和逻辑器件区域，存储器件区域形成有闪存器件的栅极结构，闪存器件的栅极结构外侧设置有氮化硅层。
如图3所示，衬底包括存储器件区域31和逻辑器件区域32，存储器件区域形成有闪存器件的栅极结构33。
闪存器件的栅极结构33包括浮栅34、位于浮栅34上方的栅间介质层35、位于栅间介质层35上方的控制栅36、位于控制栅36上方的间隔氧化层37、以及字线多晶硅栅极38。
如图3所示，浮栅34与衬底30之间设置有氧化层，字线38的周侧设置有氧化层，间隔氧化层37与字线38周侧的氧化层之间还设置有氮化硅层，浮栅34、栅间介质层35与字线38周侧的氧化层之间也有氮化硅层。
间隔氧化层37的外侧设置有氮化硅层39，氮化硅层39将在后续制程中去除。
可选的，字线38的顶部设置有氧化硅层。
可选的，衬底上还设置有浅沟槽隔离40。
可选的，栅间介质层为ONO(Oxide-Nitride-Oxide)结构，ONO结构由氧化层、氮化硅层、氧化层自下而上堆叠形成。
在步骤202中，形成第一硬掩膜层，第一硬掩膜层的材料为氮化硅。
可选的，第一硬掩膜层在后续制程中和间隔氧化层外侧的氮化硅层一同去除。
在步骤203中，通过光刻和刻蚀工艺去除逻辑器件区域对应的第一硬掩膜层。
在衬底上旋涂光刻胶，根据利用掩膜版定义出需要刻蚀的第一硬掩膜层图案，经过曝光、显影后，逻辑器件区域上方没有光刻胶覆盖，存储器件区域上方覆盖有光刻胶；再通过刻蚀工艺去除逻辑器件区域对应的第一硬掩膜层。
通过光刻工艺定义逻辑器件的阱注入区图案，根据；逻辑器件的阱注入区图案，通过离子注入工艺对逻辑器件区域进行阱区离子注入。
在逻辑器件的阱区离子注入完成后，去除衬底上方的光刻胶。
在步骤204中，依次形成栅氧化层和多晶硅层，栅氧化层和多晶硅层用于形成逻辑器件的栅极。
可选的，通过高温氧化形成栅氧化层，再沉积多晶硅层。栅氧化层的厚度和多晶硅层的厚度根据实际情况确定。
如图4所示，闪存器件的栅极结构的上方依次形成有第一硬掩膜层41、栅氧化层42和多晶硅层43，逻辑器件区域形成有栅氧化层42和多晶硅层43。
在步骤205中，通过光刻工艺打开存储器区域，封闭逻辑器件区域。
该步骤在上述步骤104中进行了阐述，这里不再赘述。
如图5所示，逻辑器件区域32上方覆盖有光刻胶44，存储器件区域31上方未覆盖有光刻胶。
在步骤206中，刻蚀去除闪存器件的栅极结构上方的多晶硅层。
在闪存器件的栅极结构上方的多晶硅层被去除后，去除衬底上的光刻胶。
如图6所示，存储器件区域31对应的多晶硅层被去除。
在步骤207中，通过湿法腐蚀工艺去除闪存器件的栅极结构上方的栅氧化层和闪存器件结构以外的氮化硅层。
根据栅氧化层厚度使用适量的稀氢氟酸去除闪存器件的栅极结构上方的栅氧化层；根据氮化硅层的厚度使用适量热磷酸,去除闪存器件结构以外的氮化硅层。
将图7与图6比较，可以看出，存储器件区域31对应的栅氧化层42和第一硬掩膜层41被去除，间隔氧化层37外侧的氮化硅层39被去除。
在步骤208中，通过光刻工艺定义出逻辑器件的N型掺杂区。
由于在90nm节点及以下先进工艺中，栅氧化层的厚度较薄，为了减小多晶硅耗尽效应和多晶硅掺杂扩散对逻辑器件的影响，在逻辑器件的栅氧化层形成后需要对栅氧化层进行N型掺杂。
可选的，根据逻辑器件的多晶硅栅极确定N型掺杂区；N型掺杂区的区域大小大于多晶硅栅的区域大小，或者，N型掺杂区的区域大小等于多晶硅栅的区域大小。
在衬底上旋涂光刻胶，通过掩膜版定义出N型掺杂区，通过曝光和显影将N型掺杂区图案转移到光刻胶层。
N型掺杂区位于逻辑器件区域。
在步骤209中，根据N型掺杂区，对逻辑器件区域对应的多晶硅层进行离子注入。
如图8所示，衬底上方覆盖有光刻胶44，光刻胶层有N型掺杂区图案；根据定义的N型掺杂区，对逻辑器件区域32对应的多晶硅层43进行离子注入。
在N型掺杂完成后，去除衬底上的光刻胶。
可选的，根据N型掺杂区，向逻辑器件区域对应的多晶硅层注入磷离子。
由于多晶硅N型掺杂工艺在湿法腐蚀工艺步骤之后，可以避免热磷酸等药液湿法腐蚀N型多晶硅厚度的影响，避免多晶硅电阻特性漂移。
在步骤210中，形成第二硬掩膜层。
可选的，第二硬掩膜层的材料为氧化物。
如图9所示，衬底30上形成有第二硬掩膜层45。
在步骤211中，通过光刻工艺定义出逻辑器件的栅极区域。
如图10所示，通过光刻胶44定义了逻辑器件的栅极区域。
在步骤212中，根据逻辑器件的栅极区域刻蚀逻辑器件区域对应的多晶硅层，形成逻辑器件的多晶硅栅。
可选的，根据光刻胶定义的逻辑器件的栅极区域刻蚀第二硬掩膜层，再以刻蚀后的第二硬掩膜层为掩膜，刻蚀多晶硅层。
对于N型逻辑器件，形成的多晶硅栅是经过N型掺杂的。
在该步骤完成后，去除衬底上的光刻胶，继续进行后续制程。
综上所述，本申请实施例提供的半导体器件制造方法，在制作逻辑器件时依次在衬底上形成栅氧化层、多晶硅层，然后打开存储器件区域，封闭逻辑器件区域，依次去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层，再对逻辑器件区域的多晶硅层进行N型掺杂，再通过刻蚀工艺形成逻辑器件的多晶硅栅；实现在嵌入式闪存工艺集成，特别是在有N型多晶硅掺杂的先进工艺中，避免因集成嵌入式闪存而对逻辑器件的多晶硅栅极的厚度及多晶硅电阻造成影响以致产生功能失效的效果。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供一衬底，所述衬底包括存储器件区域和逻辑器件区域，所述存储器件区域形成有闪存器件的栅极结构，所述闪存器件的栅极结构外侧设置有氮化硅层；
对所述逻辑器件区域进行阱区离子注入；
依次形成栅氧化层和多晶硅层，所述栅氧化层和多晶硅层用于形成逻辑器件的栅极；
通过光刻工艺打开所述存储器件区域，封闭所述逻辑器件区域；
去除所述存储器件区域对应的多晶硅层、栅氧化层和氮化硅层；
对所述逻辑器件区域对应的多晶硅层进行N型掺杂；
刻蚀所述逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。
2.根据权利要求1所述的方法，其特征在于，所述对所述逻辑器件区域进行阱区离子注入，包括：
形成第一硬掩膜层，所述第一硬掩膜层的材料为氮化硅；
通过光刻和刻蚀工艺去除所述逻辑器件区域对应的所述第一硬掩膜层；
对所述逻辑器件区域进行阱区离子注入。
3.根据权利要求1所述的方法，其特征在于，所述去除所述存储器件区域对应的多晶硅层、栅氧化层和氮化硅层，包括：
刻蚀去除所述闪存器件的栅极结构上方的多晶硅层；
通过湿法腐蚀工艺去除所述闪存器件的栅极结构上方的栅氧化层和所述闪存器件结构以外的氮化硅层。
4.根据权利要求3所述的方法，其特征在于，所述通过湿法腐蚀工艺去除所述闪存器件的栅极结构上方的栅氧化层和所述闪存器件结构以外的氮化硅层，包括：
根据栅氧化层厚度确定稀氢氟酸的用量，利用所述稀氢氟酸去除所述栅氧化层；
根据氮化硅层的厚度确定热磷酸的用量,利用所述热磷酸去除所述氮化硅层。
5.根据权利要求1所述的方法，其特征在于，所述对所述逻辑器件区域对应的多晶硅层进行N型掺杂，包括：
通过光刻工艺定义出所述逻辑器件的N型掺杂区；
根据所述N型掺杂区，对所述逻辑器件区域对应的多晶硅层进行离子注入。
6.根据权利要求5所述的方法，其特征在于，根据所述N型掺杂区，对所述逻辑器件区域对应的多晶硅层进行离子注入，包括：
根据所述N型掺杂区，向所述逻辑器件区域对应的多晶硅层注入磷离子。
7.根据权利要求1所述的方法，其特征在于，所述刻蚀所述逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅，包括：
通过光刻工艺定义出所述逻辑器件的栅极区域；
根据所述逻辑器件的栅极区域刻蚀所述逻辑器件区域对应的多晶硅层，形成所述逻辑器件的多晶硅栅。
8.根据权利要求1所述的方法，其特征在于，所述刻蚀所述逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅之前，所述方法还包括：
形成第二硬掩膜层。
9.根据权利要求1所述的方法，其特征在于，所述闪存器件的栅极结构包括浮栅、位于所述浮栅上方的栅间介质层、位于所述栅间介质层上方的控制栅、位于所述控制栅上方的间隔氧化层、以及字线多晶硅栅极。
10.根据权利要求9所述的方法，其特征在于，所述栅间介质层为ONO结构，所述ONO结构由氧化层、氮化硅层、氧化层堆叠形成。
CN202010401650.2A 2020-05-13 2020-05-13 半导体器件的制造方法 Active CN111653482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010401650.2A CN111653482B (zh) 2020-05-13 2020-05-13 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010401650.2A CN111653482B (zh) 2020-05-13 2020-05-13 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN111653482A CN111653482A (zh) 2020-09-11
CN111653482B true CN111653482B (zh) 2022-06-07

Family

ID=72349316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010401650.2A Active CN111653482B (zh) 2020-05-13 2020-05-13 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN111653482B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241349B (zh) * 2021-04-25 2022-08-16 华虹半导体(无锡)有限公司 存储器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110244640A1 (en) * 2010-03-31 2011-10-06 Yung-Chang Lin Method of manufacturing flash memory cell
CN102637646A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器制备方法
CN111129021A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 一种NOR Flash栅极多晶硅工艺方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110244640A1 (en) * 2010-03-31 2011-10-06 Yung-Chang Lin Method of manufacturing flash memory cell
CN102637646A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器制备方法
CN111129021A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 一种NOR Flash栅极多晶硅工艺方法

Also Published As

Publication number Publication date
CN111653482A (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
US5872036A (en) Method of manufacturing a split-gate flash memory cell
CN110797342B (zh) 存储器件的制造方法及该存储器件
CN112670290B (zh) 存储器件的形成方法
US7271059B2 (en) Semiconductor device and method of fabricating the same
CN112259541B (zh) Nord闪存的制作方法
US6306708B1 (en) Fabrication method for an electrically erasable programmable read only memory
JPH08162549A (ja) 半導体素子のゲート電極の形成方法
KR101030297B1 (ko) 반도체 메모리 소자 및 그 제조 방법
CN111653482B (zh) 半导体器件的制造方法
CN112652626B (zh) NORD flash制造方法、器件和存储介质
KR100643468B1 (ko) 절연막 스페이서가 형성된 비휘발성 메모리 소자 및 그제조 방법
CN113206097B (zh) 存储器件的制作方法
CN112420721B (zh) eflash器件的控制栅刻蚀方法
CN111653479B (zh) 半导体器件的制造方法
KR20100080243A (ko) 반도체 소자 및 그 제조 방법
CN104425500A (zh) Sonos非挥发性存储器及其制造方法
CN113224066A (zh) 闪存器件结构及其制作方法
US6380034B1 (en) Process for manufacturing memory cells with dimensional control of the floating gate regions
CN111968984A (zh) 闪存存储器的制备方法
CN112185972B (zh) Nord闪存器件的制作方法
US7109082B2 (en) Flash memory cell
US20020063275A1 (en) Method of forming transistor gate
CN111653570B (zh) 闪存器件的制造方法
CN118042838A (zh) 闪存的制作方法
CN109524407B (zh) 存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant