CN111640743B - 存储器及其形成方法 - Google Patents

Abstract

本发明提供了一种存储器及其形成方法。存储器中的位线，其第一导电层的宽度尺寸小于其上方的第二导电层的宽度尺寸，从而可以使相邻位线之间的底部间隔尺寸大于其顶部间隔尺寸。如此，即可以在满足第二导电层的宽度尺寸以保证位线的传输性能的基础上，同时增加相邻位线之间的底部间隔尺寸，有利于进一步增加填充于相邻位线之间的存储节点接触部的底部尺寸。

Description

存储器及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。

背景技术

存储器通常包括存储电容器以及连接到所述存储电容器的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。以及，存储器中通常具有多条字线和位线，以用于控制被选定的存储晶体管。

图1是现有的存储器的结构示意图，如图1所示，现有的存储器中，其位线BL包括由下至上依次堆叠设置的多个膜层，并且各个膜层的宽度尺寸均一致。具体而言，在形成位线BL时，是基于同一掩膜图案层，并且通常是利用各向异性刻蚀工艺刻蚀各个膜层，以实现掩膜图案层中的图形可以精确的复制至各个膜层中。

然而，随着存储器尺寸的不断缩减，相邻位线BL之间的间隔空间受到限制，这将会导致后续填充在相邻位线BL之间的存储节点接触部的尺寸较小，不利于存储节点接触部与有源区的电性连接，而若直接减小位线的宽度尺寸，则必然会导致位线的传输性能受到影响。

发明内容

本发明的目的在于提供一种存储器，以解决现有的存储器在面对位线的传输性能和相邻位线之间的间隔尺寸时，难以平衡的问题。

为解决上述技术问题，本发明提供一种存储器，包括：

衬底，所述衬底中形成有多个有源区，以及所述衬底中还形成有多个位线接触窗，所述位线接触窗中暴露有至少部分所述有源区；以及，

多条位线，形成在所述衬底上，所述位线沿着第一方向延伸并和相应的有源区相交，其中所述位线包括由下至上堆叠设置的第一导电层和第二导电层，并且所述第一导电层的宽度尺寸小于所述第二导电层的宽度尺寸，以及所述位线中与所述有源区相交的部分构成位线接触部，所述位线接触部中的第一导电层的底部延伸至所述位线接触窗中。

基于如上所述的存储器，本发明还提供了一种存储器的形成方法，包括：

提供一衬底，所述衬底中形成有多个有源区；

形成多个位线接触窗在所述衬底中，所述位线接触窗暴露出至少部分出所述有源区；

依次形成一第一导电材料层和一第二导电材料层在所述衬底上，并填充所述位线接触窗，以及形成图形化的掩膜图案层在所述第二导电材料层上，所述掩膜图案层包括多条掩膜线条，所述掩膜线条沿着第一方向延伸；

以所述掩膜图案层为掩膜执行第一刻蚀工艺，所述第一刻蚀工艺包括刻蚀所述第二导电材料层，以形成图形化的第二导电层；以及，

执行第二刻蚀工艺，所述第二刻蚀工艺包括刻蚀所述第一导电材料层，以形成图形化的第一导电层，其中在执行所述第二刻蚀工艺的过程中，刻蚀剂侧向侵蚀位于所述第二导电层正下方的第一导电材料层，以使所形成的所述第一导电层的宽度尺寸小于所述第二导电层的宽度尺寸，并利用所述第一导电层和所述第二导电层构成存储器的位线。

在本发明提供的存储器中，可通过缩减位线中的第一导电层的宽度尺寸，以使第一导电层相对于其上方的第二导电层具备更小的宽度尺寸，从而增加了相邻位线之间的底部间隔尺寸，并且可以使第二导电层的具备足够的宽度尺寸，此时仍能够保障位线的传输性能。或者，还可以在增加了第二导电层的宽度尺寸的基础上，缩减第一导电层的宽度尺寸，以使第一导电层的宽度尺寸小于第二导电层的宽度尺寸，如此一来，即可以在满足相邻位线之间的底部间隔尺寸的基础上，进一步降低第二导电层的电阻率，有利于提高位线的传输性能。

由此可见，基于本发明提供的存储器，例如可以实现在满足位线的传输性能的基础上，增加填充在相邻位线之间的存储节点接触部的底部尺寸；又例如，可以实现在保证填充于相邻位线之间的存储节点接触部的底部尺寸的基础上，进一步提高位线的传输性能。

附图说明

图1是现有的存储器的结构示意图；

图2a为本发明实施例一中的存储器其示意出位线的俯视图；

图2b为图2a所示的本发明实施例一中的存储器其沿着aa’和bb’方向的剖面示意图；

图3a为本发明实施例一中的存储器其示意出存储节点接触部的俯视图；

图3b为图3a所示的本发明实施例一中的存储器其沿着aa’、bb’和cc’方向的剖面示意图；

图4为本发明实施例一中的存储器的形成方法的流程示意图；

图5a～图5b和图6a～图6b为本发明实施例一中的存储器的形成方法在其执行步骤S100时的俯视图和剖面示意图；

图7a～图7b为本发明实施例一中的存储器的形成方法在其执行步骤S200时的俯视图和剖面示意图；

图8a～图8b为本发明实施例一中的存储器的形成方法在其执行步骤S300时的俯视图和剖面示意图；

图9a～图9b为本发明实施例一中的存储器的形成方法在其执行步骤S400时的俯视图和剖面示意图；

图10a～图10b为本发明实施例一中的存储器的形成方法在其执行步骤S500时的俯视图和剖面示意图；

图11为本发明实施例一中的存储器的形成方法在其执行步骤S600时的剖面示意图；

图12a～图12b为本发明实施例一中的存储器的形成方法在其执行步骤S700时的俯视图和剖面示意图；

图13a～图13b为本发明实施例一中的存储器的形成方法在其执行步骤S800时的俯视图和剖面示意图；

图14为本发明实施例二中的存储器的形成方法在其执行第一刻蚀工艺之后的剖面示意图；

图15为本发明实施例二中的存储器的形成方法在其执行第二刻蚀工艺之后的剖面示意图。

其中，附图标记如下：

100-衬底；

110-隔离结构；

200a-位线接触窗；

210a-第一导电材料层； 210-第一导电层；

220a-第二导电材料层； 220-第二导电层；

230a-第三导电材料层； 230-第三导电层；

240-掩膜图案层；

241-掩膜线条； 240-遮盖层；

300a-字线沟槽；

310-栅极介质层； 320-栅极导电层；

410-第一绝缘层； 420-第二绝缘层；

500-隔离侧墙； 510-第一隔离层；

520-第二隔离层； 530-第三隔离层；

600a-存储节点接触窗； 600b-凹槽；

AA-有源区；

S/D1-第一源/漏区； S/D2-第二源/漏区；

BL-位线； WL-字线；

DC-位线接触部； SC-存储节点接触部；

L1-第一隔离线； L2-第二隔离线；

Z1-第一间隔尺寸； Z2-第二间隔尺寸。

具体实施方式

以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图2a为本发明实施例一中的存储器其示意出位线的俯视图，图2b为图2a所示的本发明实施例一中的存储器其沿着aa’方向的剖面示意图。需要说明的是，为了更为明晰的示意出本实施例中的存储器结构，图2a中省略了部分组件的示意，例如图2a中未示意出衬底和部分绝缘层等。

结合图2a和图2b所示，本实施例中，所述存储器包括衬底100和形成在所述衬底100上的位线BL，所述位线BL具有第一导电层210和第二导电层220，并且所述第一导电层210的宽度尺寸小于其上方的第二导电层220的宽度尺寸。

具体的，所述衬底100中形成有多个有源区AA，所述有源区AA中具有第一源/漏区S/D1和第二源/漏区S/D2。

本实施例中，所述有源区AA相对于第一方向倾斜延伸(即，所述有源区AA沿着Z方向延伸)。以及，每一所述有源区AA中所述第一源/漏区S/D1对应在所述有源区AA的中间区域，并在所述有源区AA的两个端部上均形成有所述第二源/漏区S/D2(即，两个第二源/漏区S/D2分别布置在所述第一源/漏区S/D1的两侧)。

进一步的，所述衬底100中还形成有多个隔离结构110，所述隔离结构110围绕在有源区AA的***，用于对相邻的有源区AA进行隔离。也可以理解的是，通过形成所述隔离结构110进而定义出所述有源区AA。其中，所述隔离结构110可以为浅沟槽隔离结构(ShallowTrench Isolation，STI)。

其中，所述有源区AA用于形成存储器的存储单元，所述存储单元例如为存储晶体管。以及，所述第一源/漏区S/D1和所述第二源/漏区S/D2可用于构成所述存储晶体管的漏区和源区，并且所述第一源/漏区S/D1电性连接至一位线，所述第二源/漏区S/D2电性连接至一存储节点接触部SC，以通过所述存储节点接触部SC进一步与存储电容器电性连接。

具体参考图2a和图2b所示，所述位线BL沿着第一方向(Y方向)延伸并和相应的有源区AA相交。具体的，所述位线BL中与所述有源区AA相交的部分构成位线接触部DC，所述位线接触部DC的底部与所述有源区AA电性连接。其中，每一所述位线BL与多个有源区AA相交，并对应的具有多个位线接触部DC，以及所述位线BL还具有连接相邻的位线接触部DC的位线连接部。可以理解为，所述位线连接部和所述位线接触部DC交替连接，以构成沿着第一方向(Y方向)延伸的位线BL。

进一步的，所述位线BL包括由下至上堆叠设置的第一导电层210和第二导电层220，其中，所述位线接触部DC中的所述第一导电层210用于与有源区AA电性接触，以及所述第二导电层220设置在所述第一导电层210的上方，以进一步实现电性传输。

继续参考图2a和图2b所示，所述第一导电层210的宽度尺寸小于所述第二导电层220的宽度尺寸。即，所述第一导电层210相对于所述第二导电层220缩进，如此，即可使相邻的位线BL之间其底部的间隔尺寸增大。具体而言，相邻的位线BL之间，对应在第一导电层的高度位置上的第一间隔尺寸Z1大于对应在第二导电层的高度位置上的第二间隔尺寸Z2。

需要说明的是，由于第二导电层220仍保持较大的宽度尺寸，从而可以确保所述第二导电层220的电阻率，进而能够维持位线BL的传输性能。基于此，使第一导电层210具备相对较小的宽度尺寸，因此可以实现在不影响位线BL的传输性能的基础上，进一步增加相邻位线BL之间的间隔尺寸。如此一来，例如可使填充在相邻位线之间的存储节点接触部SC的底部尺寸增加。

或者，还可以理解为，通过使所述第二导电层220的宽度尺寸进一步增大，有效改善了第二导电层220的电阻率，提高了位线BL的传输性能。而此时，相邻位线BL之间的底部间隔尺寸仍较大，如此，即可以保障填充在相邻位线之间的存储节点接触部SC的底部尺寸。

继续参考图2a和图2b所示，本实施例中，所述位线BL的位线接触部DC还嵌入至所述有源区AA的衬底中。具体而言，所述衬底100中形成有位线接触窗200a，所述位线接触窗200a中暴露有至少部分所述有源区AA(例如，所述位线接触窗200a暴露有至少部分所述第一源/漏区S/D1)，本实施例中，所述位线接触窗200a还从所述有源区AA横向延伸至与对应有源区邻接的隔离结构110。以及，所述位线接触窗200a的底表面高于所述第一源/漏区S/D1的底边界，即，位线接触窗200a的凹陷深度小于第一源/漏区S/D1的掺杂深度。

重点参考图2b所示，所述位线BL中，所述位线接触部DC中的第一导电层210的底部延伸至所述位线接触窗200a中，以和所述有源区AA电性连接，以及所述位线连接部即形成在相邻位线接触窗200a之间的衬底顶表面上。进一步的，所述位线接触部DC中的所述第一导电层210的顶部还延伸出所述位线接触窗200a，并与所述位线连接部中的第一导电层连接，即，所述位线接触部DC中的第一导电层210的顶表面高于所述位线接触窗200a的顶部。

进一步的，所述位线接触窗200a的开口尺寸大于所述位线BL的所述第一导电层210的宽度尺寸(即，位线接触窗200a在X方向上的开口尺寸大于第一导电层210在X方向上的宽度尺寸)，从而使所述位线接触部DC中的所述第一导电层210在垂直于第一方向上与所述位线接触部DC的侧壁相互间隔。本实施例中，在所述位线接触部DC的所述第一导电层210和所述位线接触窗200a的侧壁之间的间隔区域中还填充有绝缘材料层。

继续参考图2a所示，本实施例中，所述位线接触窗200a的开口形状为椭圆形。然而应当认识到，在其他实施例中，所述位线接触窗200a的开口形状还可以为圆形、矩形、菱形或其他多边形等，此处不做限制。

进一步的，所述位线BL还包括一第三导电层230和一遮盖层240，所述第三导电层230形成在所述第一导电层210和所述第二导电层220之间，以及所述遮盖层240形成在所述第二导电层220上。其中，所述第一导电层210的材料例如包括掺杂的半导体材料，更具体的例如为掺杂的多晶硅(poly)；所述第二导电层220可以为金属材料层，其材料例如包括钨(W)；所述第三导电层230的材料例如包括氮化钛(TiN)；以及，所述遮盖层240的材料例如包括氮化硅(SiN)。

需要说明的是，本实施例中，所述第三导电层230的宽度尺寸与所述第二导电层220的宽度尺寸相等，即所述第三导电层230的宽度尺寸大于所述第一导电层210的宽度尺寸，并等于所述第二导电层220的宽度尺寸。然而，在其他实施例中，还可以使所述第三导电层的宽度尺寸小于所述第二导电层220的宽度尺寸，并与所述第一导电层210的宽度尺寸相等。或者，在另外的实施例中，还可以使所述第三导电层230的宽度尺寸大于所述第一导电层210的宽度尺寸，并小于所述第二导电层220的宽度尺寸，即第三导电层230的宽度尺寸介于所述第一导电层210的宽度尺寸和所述第二导电层220的宽度尺寸之间。

继续参考图2a和图2b所示，所述存储器还包括多条字线WL，所述字线WL掩埋在所述衬底100中，以及所述字线WL沿着第二方向(X方向)延伸并和相应的有源区AA相交。本实施例中，所述有源区AA中的所述第一源/漏区S/D1和所述第二源/漏区S/D2分别设置在所述字线WL的两侧。可以认为，所述字线WL中与所述有源区AA相交的部分，即可用于构成所述存储晶体管的栅极结构。

具体的，所述衬底100中形成有字线沟槽，所述字线WL即填充在所述字线沟槽中。本实施例中，所述字线WL的顶表面低于所述字线沟槽的顶部，并且在所述字线WL上方的字线沟槽中还填充有第一绝缘层410，所述第一绝缘层410对应的覆盖所述字线WL。

进一步的方案中，所述存储器还包括：隔离侧墙500，所述隔离侧墙500保形的覆盖所述位线BL的侧壁。并且，所述位线BL和所述隔离侧墙500还可以构成第一隔离线L1，以利用所述第一隔离线L1进一步分隔在第二方向(X方向)上相邻的存储节点接触部SC。

图3a为本发明实施例一中的存储器其示意出存储节点接触部的俯视图；图3b为图3a所示的本发明实施例一中的存储器其沿着aa’和bb’方向的剖面示意图。结合附图3a和图3b所示，所述隔离侧墙500为保形的覆盖所述位线BL的侧壁，因此所述隔离侧墙500的外侧壁可以反映出所述位线的外侧壁形貌。

具体而言，所述位线BL中对应于第一导电层210的第一部分，相对于位线BL中对应于第二导电层220的第二部分凹陷，从而使所述位线BL的外侧壁呈现为弯折状结构，则所述隔离侧墙500顺应所述位线BL的外侧壁，也相应的呈现为弯折状结构。因此，即使形成有所述隔离侧墙500，仍能够使相邻的位线BL之间其底部的间隔尺寸大于顶部的间隔尺寸。

其中，所述隔离侧墙500可以为单层结构，也可以为多层结构。本实施例中，所述隔离侧墙500具有多层结构，例如包括第一隔离层、第二隔离层和第三隔离层。所述第一隔离层和所述第三隔离层的材料例如均包括氧化硅，以及所述第二隔离层的材料例如包括氮化硅。

进一步的，所述隔离侧墙500中的所述第一隔离层最靠近所述位线BL，并紧贴所述位线BL的侧壁。本实施例中，覆盖于所述第一导电层的第一隔离层的外侧壁边界未超出所述第二导电层的外侧壁边界，即第一隔离层中覆盖在第一导电层上的外侧壁边界相对于第二导电层的外侧壁边界缩进。可以理解为，所述第一隔离层在垂直于位线侧壁方向上的厚度尺寸，小于第一导电层210相对于第二导电层220的缩进尺寸，其中，第一导电层210相对于第二导电层220的缩进尺寸例如为：(第一间隔尺寸Z1-第二间隔尺寸Z2)/2。

以及，所述隔离侧墙500中的第二隔离层覆盖所述第一隔离层，以间隔所述第一隔离层而覆盖在位线BL的侧壁上。其中，覆盖于所述第一导电层的第二隔离层的外侧壁边界可超出所述第二导电层的外侧壁边界，或与所述第二导电层的外侧壁齐平。具体的，所述第二隔离层在垂直于位线侧壁的方向上的厚度尺寸大于所述第一隔离层在垂直于位线侧壁的方向上的厚度尺寸。

此外，需要说明的是，本实施例中，是将“第一隔离层和第二隔离层”定义为“隔离侧墙的一部分”，即“隔离侧墙包括第一隔离层和第二隔离层”。然而，还可以理解为，“第一隔离层”和“第二隔离层”是独立于“隔离侧墙”而存在的，例如，在形成隔离侧墙之前，依次形成第一隔离层和第二隔离层在位线BL的侧壁上，接着再形成隔离侧墙。

继续结合图2a和图3a所示，所述第二源/漏区S/D2至少部分对应在相邻的所述第一隔离线L1之间。因此，所述存储器中的存储节点接触部SC即对应的填充于相邻的第一隔离线L1之间，以和所述第二源/漏区S/D2电性连接。

应当认识到，由于第一隔离线L1的外侧壁和位线BL的外侧壁相对应，使得相邻的第一隔离线L1之间具有较大的底部间隔尺寸，因此相应的可以增加所述存储节点接触部SC与所述第二源/漏区S/D2之间的接触面积。具体而言，所述存储节点接触部SC中高度位置对应于所述第一导电层210的宽度尺寸大于所述存储节点接触部SC中高度位置对应于所述第二导电层220的宽度尺寸。

在具体的实施例中，所述存储器还包括多条第二隔离线L2，所述第二隔离线L2形成在所述衬底100上，以及所述第二隔离线L2沿着第二方向(X方向)延伸并和所述第一隔离线L1相交，以和所述第一隔离线L1共同界定出多个存储节点接触窗600a，并且每一所述第二源/漏区S/D2对应一个所述存储节点接触窗600a。以及，所述存储节点接触部SC即填充于所述存储节点接触窗600a中。

可以认为，所述第一隔离线L1用于分隔在第二方向(X方向)上相邻的存储节点接触部SC，所述第二隔离线L2用于分隔在第一方向(Y方向)上相邻的存储节点接触部SC。

本实施例中，所述第二隔离线L2位于所述字线WL的正上方，并且所述第二隔离线L2在衬底表面上的投影图形和所述字线WL在衬底表面上的投影图形相同。基于此，则可以利用相同的掩模版定义出所述字线WL和所述第二隔离线L2的图形，即，所述第二隔离线L2的图形和所述字线WL的图形对应于相同的掩模图形。

重点参考图2b和图3b所示，本实施例中，在所述衬底100中还形成有凹槽600b，所述凹槽600b和所述存储节点接触窗600a上下连通，以及所述第二源/漏区S/D2至少部分暴露于所述凹槽600b中。基于此，本实施例中，所述存储节点接触部SC的底部还进一步延伸至所述凹槽600b中，以和所述第二源/漏区S/D2电性连接。

基于如上所述的存储器，以下继续对本实施例中的存储器的形成方法进行详细说明。

图4为本发明实施例一中的存储器的形成方法的流程示意图。以下结合附图，对本实施例中形成存储器的各个步骤进行详细说明。

图5a～图5b和图6a～图6b为本发明实施例一中的存储器的形成方法在其执行步骤S100时的俯视图和剖面示意图。

在步骤S100中，具体参考图5a～图5b和图6a～图6b所示，提供一衬底100，所述衬底100中形成有多个有源区AA，以及在所述衬底100中还形成有多个位线接触窗200a，所述位线接触窗200a暴露出至少部分所述有源区AA。需要说明的是，图5a和图6a中均省略了对衬底结构的示意，以及图6a中也未示意出第一绝缘层和第二绝缘层。

其中，可以先在所述衬底100中形成多个隔离结构110，以界定出多个所述有源区AA。以及，所述有源区AA中的第一源/漏区S/D1和第二源/漏区S/D2可以通过离子注入工艺形成。

进一步的，在所述衬底100中还形成有多条字线(Word Line，WL)，所述字线WL沿着第二方向(X方向)延伸并和相应的有源区AA相交，并且所述有源区AA中的所述第一源/漏区S/D1和所述第二源/漏区S/D2分别设置在所述字线WL的两侧。

需要说明的是，所述字线WL和源/漏区S/D的形成顺序可以根据实际状况对应调整。本实施例中，以优先形成字线WL，之后再形成第一源/漏区S/D1和第二源/漏区S/D2为例进行解释说明。

具体的，所述字线WL的形成方法例如包括如下步骤。

第一步骤，具体参考图6a和图6b所示，形成多个字线沟槽300a在所述衬底100中；其中，所述字线沟槽300a沿着第二方向(X方向)延伸，并且所述字线沟槽300a还穿过相应的有源区AA，从而使后续所形成的字线WL即与相应的有源区AA相交。

第二步骤，继续参考图6a和图6b所示，填充字线材料在所述字线沟槽300a中，以形成沿所述第二方向(X方向)延伸的字线WL。

具体的，所述字线WL包括一栅极介质层310和一栅极导电层320，所述栅极介质层310形成在所述字线沟槽300a的侧壁和底部，所述栅极导电层320形成在所述栅极介质层310上并填充所述字线沟槽300a。其中，所述栅极介质层310的材料例如包括氧化硅、氮化硅和/或氮氧化硅等，所述栅极导电层320例如为多晶硅层或者金属层等。

本实施例中，在沉积有字线材料之后，还可进一步对所述字线材料执行回刻蚀工艺，以降低所述字线WL的高度，使最终所形成的字线WL的顶表面低于所述字线沟槽300a的顶部。

继续参考图6a和图6b所示，所述字线WL没有完全填充字线沟槽300a，从而可以在字线WL上方的字线沟槽中继续填充一第一绝缘层410，所述第一绝缘层410覆盖所述字线WL，以避免字线WL与其他的器件电性连接。以及，在形成所述第一绝缘层410之后，还可进一步形成第二绝缘层420在所述衬底100上，所述第二绝缘层420覆盖所述第一源/漏区S/D1和第二源/漏区S/D2。其中，所述第一绝缘层410和所述第二绝缘层420的材料例如均包括氮化硅(SiN)和/或氧化硅(SiO)等。

其中，所述第二绝缘层420和所述第一绝缘层410可以同时形成。其形成方法例如包括：

首先，沉积绝缘材料层在所述衬底100上，所述绝缘材料层覆盖所述衬底的顶表面并填充字线WL上方的字线沟槽；

接着，可利用研磨工艺对所述绝缘材料层进行平坦化处理，研磨后的绝缘材料层中填充在所述字线沟槽300a中的部分即构成所述第一绝缘层410，以及研磨后的绝缘材料层中覆盖在所述衬底表面上的部分即构成所述第二绝缘层420。

图7a～图7b本发明实施例一中的存储器的形成方法在其执行步骤S200时的俯视图和剖面示意图。

在步骤S200中，具体参考图7a～图7b所示，形成多个位线接触窗200a在所述衬底100中，所述位线接触窗200a暴露出至少部分所述有源区AA。本实施例中，所述位线接触窗200a暴露出至少部分所述第一源/漏区S/D1(即，所述位线接触窗200a在高度方向上的投影和第一源/漏区S/D1在高度方向上的投影至少部分重叠)。

其中，所述位线接触窗200a例如可基于一掩模版执行光刻工艺，并进一步对衬底执行刻蚀工艺以形成，此处不再赘述。

继续参考图7a和图7b所示，所述位线接触窗200a的开口尺寸大于所述第一源/漏区S/D1的尺寸，如此，即可以较大程度的暴露出所述第一源/漏区S/D1，以使所述第一源/漏区S/D1可以较大的面积和后续所形成的位线接触部DC电性接触。例如，本实施例中，在垂直于有源区的延伸方向上和沿着有源区的延伸方向上，所述位线接触窗200a的宽度尺寸均大于所述第一源/漏区S/D1的宽度尺寸。即，所述位线接触窗200a暴露出所述第一源/漏区S/D1，并在垂直于Z方向上进一步暴露出与所述第一源/漏区邻接的隔离结构110；以及，所述位线接触窗200a还沿着Z方向进一步暴露出字线WL上方的第一绝缘层410。

如上所述，本实施例中，所述位线接触窗200a的开口形状为椭圆形，然而在其他实施例中，所述位线接触窗200a的开口形状还可以为圆形、矩形、菱形或其他多边形等，此处不做限制。

图8a～图8b为本发明实施例一中的存储器的形成方法在其执行步骤S300时的俯视图和剖面示意图。

在步骤S300中，具体参考图8a～图8b所示，依次形成第一导电材料层210a和第二导电材料层220a在所述衬底100上，并填充所述位线接触窗200a，以及形成图形化的掩膜图案层240a在所述第二导电材料层220a上。

进一步的，所述第一导电材料层210a的材料例如包括掺杂的半导体材料，更具体的例如为掺杂的多晶硅(poly)；以及，所述第二导电材料层220a可以为金属材料层，其材料例如包括钨(W)。

本实施例中，在形成第一导电材料层210a之后，以及形成第二导电材料层220a之前，还包括形成一第三导电材料层230a，所述第三导电材料层230a即位于所述第一导电材料层210a和所述第二导电材料层220a之间，以及所述第三导电层230a的材料例如包括氮化钛(TiN)。

具体的，所述第一导电材料层210a、所述第三导电材料层230a和第二导电材料层220a的形成方法例如为：

首先，沉积第一导电材料层210a在所述衬底100上，所述第一导电材料层210a覆盖所述衬底100的顶表面并填充所述位线接触窗200a；本实施例中，所述第一导电材料层210a覆盖衬底上的第二绝缘层420，以及在形成所述第一导电材料层210a时包括执行平坦化工艺，即，所述第一导电材料层210a为平坦化后的膜层，并使平坦化之后的第一导电材料层210a覆盖所述衬底的表面并填充所述位线接触窗200a；

接着，依次形成所述功函数材料层230a和第二导电材料层220a在所述第一导电材料层210a上。

此时，所述功函数材料层230a和第二导电材料层220a即形成在较为平坦的第一导电材料层210a上，以使所述第二导电材料层220a的顶表面相应的呈现为平坦的表面，进而可使掩膜图案层240a可以形成在具有平坦表面的第二导电材料层220a上，有利于提高掩膜图案层240a中的图形精度。

具体参考图8a所示，所述图形化的掩膜图案层240a用于定义出位线图形。具体的，所述掩膜图案层240a包括多个条状的掩膜线条241，所述掩膜线条241沿着第一方向(Y方向)延伸，以及每一所述掩膜线条241即对应于一条位线图形。

可选的方案中，所述掩膜图案层240a在后续执行刻蚀工艺之后仍被保留以构成遮盖层，用于覆盖所形成的第二导电层，并进一步构成位线BL的一部分。因此，所述掩膜图案层240a的材料包括绝缘材料，例如包括氮化硅(SiN)。

图9a和图9b为本发明实施例一中的存储器的形成方法在其执行步骤S400时的俯视图和剖面示意图。

在步骤S400中，具体参考图9a和图9b所示，以所述掩膜图案层240a为掩膜执行第一刻蚀工艺，所述第一刻蚀工艺包括刻蚀所述第二导电材料层220a，以形成图形化的第二导电层220。

继续参考图9b所示，本实施例中，所述第一刻蚀工艺还包括刻蚀所述第三导电材料层230a，以形成图形化的第三导电层230。即，在第一刻蚀工艺中，依次刻蚀所述第二导电材料层220a和所述第三导电材料层230a，并刻蚀停止于所述第一导电材料层210a上。此时，可使所形成的第三导电层230和第二导电层220的宽度尺寸均与掩膜线条241的宽度尺寸相同或接近相同。以及，在后续工艺中，可利用第二刻蚀工艺刻蚀所述第一导电材料层210a。

然而，在其他实施例中，所述第一刻蚀工艺包括刻蚀第二导电材料层220a，并刻蚀停止于第三导电材料层230a，以使所形成的第二导电层220和掩膜线条241的宽度尺寸相同或接近相同。并在后续工艺中，可利用第二刻蚀工艺刻蚀所述第三导电材料层230a和所述第一导电材料层210a。

进一步的，所述第一刻蚀工艺可以为各向异性刻蚀工艺，例如包括干法刻蚀工艺，进而使掩膜图案层240a中的掩膜线条241的图形可以更为精确的复制至所述第二导电层220和第三导电层230中。

图10a和图10b为本发明实施例一中的存储器的形成方法在其执行步骤S500时的俯视图和剖面示意图。

在步骤S500中，具体参考图10a和图10b所示，执行第二刻蚀工艺，所述第二刻蚀工艺包括刻蚀所述第一导电材料层210a，以形成图形化的第一导电层210，其中在执行所述第二刻蚀工艺的过程中，刻蚀剂侧向侵蚀位于所述第二导电层220正下方的第一导电材料层，以使所形成的所述第一导电层210的尺寸小于所述第二导电层220的尺寸(具体的，在垂直于位线的延伸方向上，所述第一导电层210的宽度尺寸小于第二导电层220的宽度尺寸)。

需要说明的是，本实施例中，通过缩减第二导电层220的宽度尺寸，从而使相邻位线BL中其第一导电层210之间的间隔尺寸增加，即相邻位线BL的底部之间的间隔尺寸增加。并且，位线BL中的第二导电层220的尺寸并没有缩减，因此，仍可以保障第二导电层220的电阻率，确保所形成的位线BL具备较好的电信传输性能。

或者，还可以理解为，在利用掩膜线条241定义位线图形时，可以增加掩膜线条241的宽度尺寸，从而在第一刻蚀工艺之后，可以使所形成的第二导电层220的宽度尺寸相应的增加，并且在第二刻蚀工艺中，通过调整对第一导电材料层210a的过刻蚀时间，以使所形成的第一导电层210相对于第二导电层缩进。如此一来，即可以在保证相邻位线BL之间的底部间隔尺寸的基础上，进一步增加第二导电层220的宽度尺寸，进而提高所述位线BL的传输性能。

继续参考图10a所示，所述有源区AA中的第二源/漏区S/D2至少部分对应在相邻的位线BL之间，因此当相邻位线BL的底部之间的具备较大的间隔尺寸时，即相应的使对应于第二源/漏区S/D2的存储节点接触窗具备较大的开口尺寸，从而有利于后续填充导电材料在所述存储节点接触窗中，并增加所形成的存储接触接触部与第二源/漏区S/D2的接触面积。

如上所述，在执行刻蚀工艺之后，所述掩膜线条241可以被保留并用于构成位线BL的遮盖层。因此，本实施例中，所述位线BL包括第一导电层210、第三导电层230、第二导电层220和遮盖层240。应当认识到，被保留下的遮盖层240具有绝缘性能，从而可以遮盖位线中第二导电层220的顶部，以避免第二导电层220与其他器件电性连接。

本实施例中，所述第二刻蚀工艺可以为各向同性刻蚀工艺，例如为湿法刻蚀工艺。因此，所述第二刻蚀工艺中的刻蚀剂不仅可以垂向侵蚀第一导电材料层210a，并且还可以横向侵蚀第一导电材料层210a，进而使刻蚀剂能够侧向侵蚀位于第二导电层220正下方的第一导电材料层，实现最终所形成的第一导电层210的宽度尺寸相对于第二导电层220的宽度尺寸更为缩减。其中，第一导电层210相对于第二导电层220在宽度尺寸上的缩减值可以根据实际状况调整，以及可以通过调整第二刻蚀工艺的过刻蚀时间，以得到所需要的缩减值。

进一步的，在所述第二刻蚀工艺中，对所述第一导电材料层和所述第二导电材料层之间具备较大的刻蚀选择比(例如，对第一导电材料层和对第二导电材料层的刻蚀选择比为大于等于10:1)，如此一来，在侧向侵蚀第一导电材料层210a时，可以避免消耗或者仅微量消耗第二导电层220。

需要说明的是，本实施例中，所述第一刻蚀工艺包括刻蚀第三导电材料层230a，以形成图形化的第三导电层230，因此第二刻蚀工艺中仅包括刻蚀第一导电材料层210a。

然而，在其他实施例中，当第一刻蚀工艺不包括刻蚀第三导电材料层230a，并刻蚀停止于第三导电材料层230a时，则第二刻蚀工艺包括依次刻蚀第三导电材料层和第一导电材料层，以形成图形化的第三导电层和第一导电层。此时，第二刻蚀工艺中的刻蚀剂也侧向侵蚀第三导电材料层，以使所形成的第三导电层的宽度尺寸也相应的小于第二导电层220的宽度尺寸。即，在其他实施例中，所述第三导电层的宽度尺寸和第一导电层210的宽度尺寸相同，并均小于第二导电层220的宽度尺寸。

或者，在另外的实施例中，所述第一刻蚀工艺不包括刻蚀第三导电材料层230a，第二刻蚀工艺包括刻蚀第三导电材料层和第一导电材料层，然而第二刻蚀工艺中，对第三导电材料层和第一导电材料层具备不同的刻蚀选择比，例如，对第一导电材料层的刻蚀速率高于对第三导电材料层的刻蚀速率。如此，即可使所形成的第三导电层的宽度尺寸介于第一导电层和第二导电层之间。

继续参考图10a和图10b，并结合图9a所示，所述掩膜图案层240a中的掩膜线条241在垂直于位线的延伸方向上的宽度尺寸小于所述位线接触窗200a在垂直于位线的延伸方向上的宽度尺寸(即，在X方向上，所述掩膜线条241的宽度尺寸小于位线接触窗200a的宽度尺寸)。基于此，则所形成的位线BL中，其第一导电层210的部分侧壁即与所述位线接触窗200a的侧壁相互间隔。

进一步的方案中，在形成所述位线BL之后，还包括：步骤S600，形成隔离侧墙，所述隔离侧墙至少覆盖所述位线BL的侧壁，以避免位线BL中的第一导电层210和第二导电层220的侧壁暴露出。

图11为本发明实施例一中的存储器的形成方法在其执行步骤S600时的剖面示意图。重点参考图11所示，所述隔离侧墙500为保形的覆盖所述位线BL的侧壁。

具体而言，所述位线BL中对应于第一导电层210的第一部分，相对于位线BL中对应于第二导电层220的第二部分凹陷，从而使所述位线BL的外侧壁呈现为弯折状结构，则所述隔离侧墙500顺应所述位线BL的外侧壁，也相应的呈现为弯折状结构。如此一来，即使在形成所述隔离侧墙500之后，仍能够使相邻的位线BL之间其底部的间隔尺寸大于顶部的间隔尺寸。

可选的方案中，所述隔离侧墙500还进一步覆盖所述位线BL的顶部，以及还覆盖所述衬底100。本实施例中，所述隔离侧墙500还进一步填充所述位线接触窗200a。可以理解为，本实施例中，在形成所述隔离侧墙500的同时，还利用隔离侧墙的材料进一步填充所述位线接触窗200a。

具体的，所述隔离侧墙500可以为单层结构，也可以为多层结构。本实施例中，所述隔离侧墙500包括第一隔离层510、第二隔离层520和第三隔离层530。下面以形成多层结构的隔离侧墙为例，解释说明本实施例中的隔离侧墙500的形成方法。

第一步骤，保形的形成第一隔离层510在所述衬底100上，所述第一隔离层510顺应所述位线BL的侧壁形貌保形的覆盖所述位线BL的侧壁，并且还进一步覆盖所述位线BL的顶部，本实施例中，所述第一隔离层510还覆盖所述位线接触窗200a的侧壁。

第二步骤，保形的形成第二隔离层520在所述位线BL的侧壁上，此时所述第二隔离层520部分覆盖所述第一隔离层510；其中，所述第二隔离层520例如可通过沉积工艺和回刻蚀工艺，以自对准的形成在所述位线BL的侧壁上；

第三步骤，保形的形成第三隔离层530在所述衬底上，与所述第一隔离层510类似的，所述第三隔离层530顺应所述位线BL的侧壁形貌保形的覆盖所述位线BL的侧壁，并且还进一步覆盖所述位线BL的顶部。本实施例中，在形成所述第三隔离层530时，还进一步利用第三隔离层的材料填充所述位线接触窗200a。

其中，所述第一隔离层510和所述第三隔离层530的材料均与所述第二隔离层520的材料不同。例如，所述第一隔离层510和所述第三隔离层530的材料相同，可具体包括氧化硅(SiO)；以及，所述第二隔离层520的材料可具体包括氮化硅(SiN)。基于此，在利用回刻蚀工艺形成第二隔离层520时，即可以避免对暴露出的第一隔离层510造成损耗。

如上所述，本实施例中，是在形成隔离侧墙500的同时，利用隔离侧墙的材料进一步填充位线接触窗200a。然而，应当说明的是，在其他实施例中，还可以单独填充绝缘材料在所述位线接触窗200a中。例如，在形成第一隔离层510之后，单独填充绝缘材料在所述位线接触窗200a中，接着，再依次形成第二隔离层520和第三隔离层530等。

需要说明的是，在所述隔离侧墙500的隔离下，则可以利用所述隔离侧墙500和所述位线BL构成沿着第一方向(Y方向)延伸的第一隔离线L1，以及在第二方向(X方向)上相邻的第二源/漏区S/D2分别位于所述第一隔离线L1的两侧。以及，在后续工艺中，即可基于所述第一隔离线L1，使得在X方向上相邻的存储节点接触部SC相互间隔。

进一步的方案中，所述存储器的形成方法还包括：步骤S700，形成多条沿着第二方向(X方向)延伸的第二隔离线L2，具体参考如下。

图12a～图12b为本发明实施例一中的存储器的形成方法在其执行步骤S700时的俯视图和剖面示意图。

在步骤S700中，重点参考图12a和图12b所示，形成多条第二隔离线L2在所述衬底100上，所述第二隔离线L2沿着第二方向(X方向)延伸并和所述第一隔离线L1相交，以界定出多个分格，并且每一所述第二源/漏区S/D2对应一个分格。具体的，所述分格即用于构成存储节点接触窗600a，每一所述第二源/漏区S/D2对应一个存储节点接触窗600a。

需要说明的是，所述存储节点接触窗600a中，其底部开口尺寸大于其顶部开口尺寸。具体为，所述存储节点接触窗600a在第二方向(X方向)上，其底部宽度尺寸大于其顶部宽度尺寸。

具体参考图12a和图12b所示，本实施例中，所述第二隔离线L2形成在所述字线WL的正上方。可选的，所述第二隔离线L2可以基于字线WL的掩模版形成。

具体而言，所述第二隔离线L2的形成方法例如包括如下步骤。

步骤一，形成牺牲层在所述衬底100上，所述牺牲层填充相邻的第一隔离线L1之间的间隙；其中，所述牺牲层的顶表面还可以高于第一隔离线L1的顶表面，以进一步覆盖所述第一隔离线L1；

步骤二，利用具有字线图形的掩模版执行光刻工艺，并进一步对所述牺牲层执行刻蚀工艺，以形成沟槽在所述牺牲层中，所述沟槽即相应的沿着第二方向延伸并对应在所述字线WL的正上方；

步骤三，沉积隔离材料在所述沟槽中，此时所述隔离材料还覆盖所述牺牲层的顶表面；

步骤四，执行平坦化工艺，以去除位于所述牺牲层顶表面上的隔离材料，以使剩余的隔离材料仅填充在所述沟槽中，以构成沿着第二方向(X方向)延伸的第二隔离线L2。其中，所述平坦化工艺例如包括化学机械研磨工艺。

需要说明的是，当牺牲层的顶表面高于第一隔离线L1的顶表面时，则所述第二隔离线L2中与第一隔离线L1相交的部分，也相应的覆盖所述第一隔离线L1。

基于此，在可选的方案中，在以去除牺牲层顶表面上的隔离材料之后，还可以继续执行平坦化工艺，此时例如以第一隔离线L1为研磨停止层，以研磨停止于第一隔离线L1的顶部。如此，即可去除覆盖于第一隔离线L1上方的隔离材料，并使所形成的第二隔离线L2的顶表面不高于所述第一隔离线L1的顶表面。

步骤五，去除所述牺牲层，此时，保留于衬底100上的第一隔离线L1和第二隔离线L2即可界定出多个所述存储节点接触窗600a。

可选的方案中，具体参考图12b所示，在界定出所述存储节点接触窗600a之后，还包括：以所述第一隔离线L1和所述第二隔离线L2为掩膜刻蚀所述衬底100，以形成一凹槽600b，所述凹槽600b暴露出所述第二源/漏区S/D2。其中，所述凹槽600b的底表面高于第二源/漏区S/D2的底边界。本实施例中，所述凹槽600b的底表面还进一步高于位线接触窗200a的底表面。

具体而言，所述第二源/漏区S/D2至少部分对应在所述存储节点接触窗600a中，因此通过所述存储节点接触窗600a刻蚀衬底100以形成所述凹槽600b时，则所述凹槽600b即和所述存储节点接触窗600a上下连通，并暴露出衬底100中的第二源/漏区S/D2。本实施例中，所述凹槽600b还进一步暴露与所述第二源/漏区S/D2邻接的隔离结构110。

还需要说明的是，相邻的第一隔离线L1之间，其底部的间隔尺寸较大，因此在形成所述凹槽600b时，将有利于增加所述凹槽600a在垂直于第一方向上的开口尺寸，从而可以增加所述第二源/漏区S/D2暴露于所述凹槽600b中的表面积。

本实施例中，所述第一隔离线L1中的第一隔离层510和第三隔离层530还覆盖所述位线BL的顶部，以及第一隔离层510和第三隔离层530还覆盖衬底100的表面，因此部分第一隔离层510和部分的第三隔离层530对应于所述存储节点接触窗600a中。基于此，在形成所述凹槽600b时，相应的去除了暴露于存储节点接触窗600a中的第一隔离层和第三隔离层，以及还去除了位线BL顶部上的第一隔离层和第三隔离层，并暴露出位线BL中的遮盖层240。

进一步的，所述存储器的形成方法还包括：步骤S800，填充导电材料在所述存储节点接触窗600a中，以构成存储节点接触部SC。

图13a～图13b为本发明实施例一中的存储器的形成方法在其执行步骤S800时的俯视图和剖面示意图。参考图13a和图13b所示，本实施例中，所述导电材料还进一步填充凹槽600b中，以使所形成的所述存储节点接触部SC延伸至所述凹槽600b中，以嵌入至衬底100中，并与所述第二源/漏区S/D2电性连接。

如上所述，所述存储节点接触窗600a的底部尺寸较大，因此可使存储节点接触部SC中位于接触窗底部的宽度尺寸大于存储节点接触部SC中位于接触窗顶部的宽度尺寸。以及，本实施例中，在所述存储节点接触窗600a的下方还连通有凹槽600b，所述凹槽600b暴露有较大面积的第二源/漏区S/D2，因此可以使存储节点接触部SC与第二源/漏区S/D2之间具有较大的接触面积。

实施例二

与实施例一的区别在于，本实施例的存储器的形成方法中，在执行第一刻蚀工艺时，所述第一刻蚀工艺包括采用各向异性刻蚀工艺依次刻蚀所述第二导电材料层和第一导电材料层，第一刻蚀工艺后的第一导电材料层的侧边界与第二导电层的侧边界齐平；接着，在第二刻蚀工艺中，刻蚀剂仅侧向侵蚀第一导电材料层的侧壁，以进一步横向缩减第一导电材料层的尺寸，进而使所形成的第一导电层的尺寸小于第二导电层的尺寸。

图14为本发明实施二中的存储器的形成方法在其执行第一刻蚀工艺之后的结构示意图。

具体参考图14所示，在执行第一刻蚀工艺时，以所述掩膜线条241为掩膜，依次刻蚀所述第二导电材料层、第三导电材料层和第一导电材料层，以形成第二导电层220和第三导电层230。以及，在各向异性刻蚀下，使得第一刻蚀工艺之后的第一导电材料层210’的侧边界与第二导电层220的侧边界齐平，即，第一刻蚀工艺之后的第一导电材料层210’的宽度尺寸和第二导电层220的宽度尺寸相同或接近相同。

图15为本发明实施例二中的存储器的形成方法在其执行第二刻蚀工艺之后的结构示意图。

结合图14和图15所示，在第二刻蚀工艺中，例如采用湿法刻蚀工艺，以侧向侵蚀所述第一导电材料层210’，进而使所形成的第一导电层210的宽度尺寸缩减。

与实施例一类似的，在所述第二刻蚀工艺中，对第一导电材料层和第二导电材料层具备较大的刻蚀选择比，例如对第一导电材料层和对第二导电材料层的刻蚀选择比为大于等于10:1。

综上所述，本发明提供的存储器中，由于位线中的第一导电层的宽度尺寸小于其第二导电层，相应使相邻位线之间其底部间隔尺寸大于顶部间隔尺寸。

可以认为，当保持第二导电层的宽度尺寸，并缩减第一导电层的宽度尺寸时，即可以在满足第二导电层的电阻率的基础上，实现相邻位线之间其底部的间隔尺寸增加，如此，例如可以进一步增加填充在相邻位线之间的存储节点接触部的底部尺寸，以提高存储节点接触部与有源区的连接性能。或者，当增大第二导电层的宽度尺寸，以使第二导电层的宽度尺寸大于第一导电层的宽度尺寸时，则有利于降低第二导电层的电阻率，提高位线的传输性能，并且仍可以确保相邻位线之间具备足够的底部间隔尺寸，以保障填充在相邻位线之间的存储节点接触部的尺寸满足需求。当然，也可以相对于现有技术，同时增加第二导电层的宽度尺寸，并缩减第一导电层的宽度尺寸。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。以及，上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

此外，还需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”和“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

Claims (18)

1.一种存储器，其特征在于，包括：

衬底，所述衬底中形成有多个有源区，以及所述衬底中还形成有多个位线接触窗，所述位线接触窗中暴露有至少部分所述有源区；以及，

多条位线，形成在所述衬底上，所述位线沿着第一方向延伸并和相应的有源区相交，所述位线包括由下至上连续堆叠设置第一导电层和第二导电层；或者，所述位线包括由下至上连续堆叠设置第一导电层、第三导电层和第二导电层；

其中，所述第一导电层的宽度尺寸小于所述第二导电层的宽度尺寸，以及所述位线中与所述有源区相交的部分构成位线接触部，所述位线接触部中的第一导电层的底部延伸至所述位线接触窗中。

2.如权利要求1所述的存储器，其特征在于，在垂直于所述第一方向上，所述位线接触窗的开口尺寸大于所述位线接触部中的第一导电层的宽度尺寸，以使所述位线接触部中的第一导电层在垂直于第一方向上与所述位线接触窗的侧壁相互间隔；

以及，在所述位线接触部的第一导电层和所述位线接触窗的侧壁之间还填充有绝缘材料层。

3.如权利要求1所述的存储器，其特征在于，所述衬底中还形成有多个隔离结构，所述隔离结构围绕在所述有源区的***；其中，所述位线接触窗还从所述有源区横向延伸至与有源区邻接的隔离结构。

4.如权利要求1所述的存储器，其特征在于，所述存储器还包括：

隔离侧墙，保形的覆盖所述位线的侧壁，所述隔离侧墙包括至少两层隔离层，所述至少两层隔离层的材料包括氮化硅和氧化硅。

5.如权利要求1所述的存储器，其特征在于，所述存储器还包括：

第一隔离层，保形的覆盖所述位线的侧壁，其中覆盖于所述第一导电层的第一隔离层的外侧壁边界未超出所述第二导电层的外侧壁边界。

6.如权利要求1所述的存储器，其特征在于，所述存储器还包括：

第二隔离层，覆盖所述位线的侧壁，其中覆盖于所述第一导电层的第二隔离层的外侧壁边界超出所述第二导电层的外侧壁边界。

7.如权利要求1所述的存储器，其特征在于，所述第三导电层的宽度尺寸大于所述第一导电层的宽度尺寸，并小于等于所述第二导电层的宽度尺寸；或者，所述第三导电层的宽度尺寸小于所述第二导电层的宽度尺寸，并大于等于所述第一导电层的宽度尺寸。

8.如权利要求1所述的存储器，其特征在于，所述位线具有所述位线接触部和连接相邻位线接触部的位线连接部，所述位线连接部形成在相邻位线接触窗之间的衬底顶表面上。

9.如权利要求8所述的存储器，其特征在于，所述位线接触部中的第一导电层的顶部延伸出所述位线接触窗，并与所述位线连接部中的第一导电层连接。

10.一种存储器的形成方法，其特征在于，包括：

提供一衬底，所述衬底中形成有多个有源区；

形成多个位线接触窗在所述衬底中，所述位线接触窗暴露出至少部分出所述有源区；

依次形成一第一导电材料层和一第二导电材料层在所述衬底上，并填充所述位线接触窗，以及形成图形化的掩膜图案层在所述第二导电材料层上，所述掩膜图案层包括多条掩膜线条，所述掩膜线条沿着第一方向延伸；

以所述掩膜图案层为掩膜执行第一刻蚀工艺，所述第一刻蚀工艺包括刻蚀所述第二导电材料层，以形成图形化的第二导电层；以及，

执行第二刻蚀工艺，所述第二刻蚀工艺包括刻蚀所述第一导电材料层，以形成图形化的第一导电层，其中在执行所述第二刻蚀工艺的过程中，刻蚀剂侧向侵蚀位于所述第二导电层正下方的第一导电材料层，以使所形成的所述第一导电层的宽度尺寸小于所述第二导电层的宽度尺寸，并利用所述第一导电层和所述第二导电层构成存储器的位线。

11.如权利要求10所述的存储器的形成方法，其特征在于，在形成所述第一导电材料层之后，以及形成所述第二导电材料层之前，还包括：

形成一第三导电材料层在所述第一导电材料层上。

12.如权利要求11所述的存储器的形成方法，其特征在于，所述第一刻蚀工艺还包括刻蚀所述第三导电材料层，以形成第三导电层，所述第三导电层的宽度尺寸大于所述第一导电层的宽度尺寸，并小于等于所述第二导电层的宽度尺寸。

13.如权利要求11所述的存储器的形成方法，其特征在于，所述第二刻蚀工艺还包括刻蚀所述第三导电材料层，以形成第三导电层；

其中，在执行所述第二刻蚀工艺的过程中，刻蚀剂还侧向侵蚀位于所述第二导电层正下方的第三导电材料层，以使所形成的所述第三导电层的宽度尺寸小于所述第二导电层的宽度尺寸，并大于等于所述第一导电层的宽度尺寸。

14.如权利要求10所述的存储器的形成方法，其特征在于，所述第一刻蚀工艺包括各向异性刻蚀所述第二导电材料层，并刻蚀停止于所述第一导电材料层；

以及，所述第二刻蚀工艺包括各向同性刻蚀所述第一导电材料层。

15.如权利要求10所述的存储器的形成方法，其特征在于，所述第一刻蚀工艺包括各向异性刻蚀所述第二导电材料层和所述第一导电材料层，以使第一刻蚀工艺后的第一导电材料层的侧边界和所述第二导电层的侧边界齐平；

以及，所述第二刻蚀工艺包括侧向侵蚀位于所述第二导电层下方的第一导电材料层。

16.如权利要求10所述的存储器的形成方法，其特征在于，在形成所述第一导电材料层时包括执行平坦化工艺，以使平坦化之后的第一导电材料层覆盖所述衬底的表面并填充所述位线接触窗。

17.如权利要求10所述的存储器的形成方法，其特征在于，在形成所述位线之后，还包括：

依次形成至少两层隔离层以构成隔离侧墙，所述隔离侧墙保形的覆盖所述位线的侧壁。

18.一种存储器，其特征在于，包括：

衬底，所述衬底中形成有多个有源区，以及所述衬底中还形成有多个位线接触窗，所述位线接触窗中暴露有至少部分所述有源区；以及，

多条位线，形成在所述衬底上，所述位线沿着第一方向延伸并和相应的有源区相交，其中所述位线包括由下至上堆叠设置的第一导电层和第二导电层，所述第一导电层的宽度尺寸小于所述第二导电层的宽度尺寸，以及所述位线中与所述有源区相交的部分构成位线接触部，所述位线接触部中的第一导电层的底部延伸至所述位线接触窗中；

隔离侧墙，保形的覆盖所述位线的侧壁，所述隔离侧墙包括至少一层隔离层，并且所述隔离层一体化连续覆盖所述第一导电层和所述第二导电层的侧壁。

Images