CN111623702B - 集成电路元器件焊点应变测试方法 - Google Patents

集成电路元器件焊点应变测试方法 Download PDF

Info

Publication number
CN111623702B
CN111623702B CN202010355562.3A CN202010355562A CN111623702B CN 111623702 B CN111623702 B CN 111623702B CN 202010355562 A CN202010355562 A CN 202010355562A CN 111623702 B CN111623702 B CN 111623702B
Authority
CN
China
Prior art keywords
strain
integrated circuit
circuit board
printed circuit
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010355562.3A
Other languages
English (en)
Other versions
CN111623702A (zh
Inventor
何敏
邓梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN202010355562.3A priority Critical patent/CN111623702B/zh
Publication of CN111623702A publication Critical patent/CN111623702A/zh
Application granted granted Critical
Publication of CN111623702B publication Critical patent/CN111623702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/16—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge
    • G01B7/18—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring the deformation in a solid, e.g. by resistance strain gauge using change in resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M13/00—Testing of machine parts

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

本发明公开的一种集成电路元器件焊点应变测试方法，旨在提供一种精确获取集成电路元器件焊点应变的测试方法。本发明通过下述技术方案实现：在待测印制电路板(1)上集成电路元器件(2)焊点附近位置，设置印制电路板(1)表面上的测点(3)，将叠栅三轴电阻应变计(4)粘贴在测点(3)上；应变测量仪(5)通过叠栅三轴电阻应变计(4)测试，获取测点(3)应变εp；将测试获取的印制电路板(1)表面上的测点(3)应变εp输入到静态和振动两种载荷状态下的焊点应变计算模型，计算出待测集成电路元器件(2)焊点应变εj。本发明显著缩减了印制电路板组件的元器件焊点应变测试值与真实值误差。

Description

集成电路元器件焊点应变测试方法
技术领域
本发明属于应变测试技术领域，涉及一种印制电路板组件的集成电路元器件焊点应变测试方法。
背景技术
由多个集成电路元器件通过焊点组装在印制电路板(简称PCB)连接形成的印制电路板组件(简称PCBA)是现代电子设备的核心组成部分。集成电路元器件焊点既是机械连接点又是电气连接点，组装焊点应变(或应力)大小与分布状态直接影响了PCBA机械可靠性，决定了电子设备能否正常工作。近年来，随着电子产品向高度集成化、多功能化和小型化方向发展，球珊阵列封装(BGA)、柱珊阵列封装(CGA)等新型集成电路元器件不断出现，PCBA上的集成电路元器件分布密度也越来越高，高密度集成化的演变使得PCBA上元器件越来越多，元器件之间距越来越小，印制电路板上集成电路元器件的组装焊点也向高密度、高精度、微型化方向不断发展，这不仅导致制造过程中的工艺实施难度越来越大，也让PCBA在使用环境中对变形的敏感度也不断上升，使得PCBA面临新的损伤风险，即使PCB出现小形变也可能导致集成电路元器件焊点应力过大而断裂，特别是无铅制程指令的实行，使得组装焊点的脆弱程度明显增加，进一步加重了断裂风险，导致了元器件和PCBA功能故障率明显增加，导致其机械可靠性问题也日益突出，对PCBA中集成电路元器件焊点的应变/应力测试需求变得日益迫切。而诸如BGA等集成电路元器件在PCB上安装后，目前通常采用X射线或电气测试方法来测试BGA的结构互连或电连通完整性，这两种方法不仅既昂贵又耗时，而且不能获取组装焊点上的应变/应力状态，只能提供现象诊断，无法确定损伤原因和整改措施。需采用应变测试方法，对PCBA组装制造过程、PCBA在设备中安装和使用过程中受到的应变量和应变率水平进行客观、量化的测试和分析，进而计算获得应力值，若应力值超过了元器件焊点材料的允许应力水平，就需对PCBA采取必要的去应力或降应力措施，因此应变测试对PCBA制造、使用过程中出现的焊点开裂等应力损伤故障的诊断和预防具有非常重要的作用。
依据测试的应变动态变化范围，应变测试方法可以分为静态应变测试和动态应变测试两大类；而依据测试原理不同，应变测试方法又可分为光学应变测试和电阻应变测试两大类。光学应变测试可以分为非接触式和接触式两大类，由于光学测量法技术成熟度低，在电子行业及PCBA的应变测试中没有大规模应用；而电阻应变测试是一种接触式测试方法，包含了静态应变测试和动态应变测试两大类，技术成熟可靠，目前在电子行业及PCBA的应变测试中应用广泛。电阻应变测试是通过电阻应变计、应变测量仪组成的测试***来实施的，其基本原理是是将电阻应变计牢固安装在被测对象表面测点，当被测对象受载荷影响发生几何形变时，会导致安装其测点上的电阻应变计几何尺寸发生变化，进而引起应变计内部电路电阻变化，将产生的电阻变化量和几何变化量输入到应变测量仪中，即可获得被测对象测点的应变值和应力值。电阻应变计(又称电阻应变片)是应变测试的核心传感器，它一般由敏感栅、引线、粘结剂、基底和盖层组成；按敏感栅的材料，电阻应变计分为金属电阻应变计和半导体应变计两类；按测试轴向不同可分为单轴、双轴、三轴和四轴等四类；按安装工艺不同可分为粘贴式、焊接式等两类。
目前PCBA及集成电路元器件焊点应变测试采用的是电阻应变测试法，其测试原理和流程均是按IPC-JEDEC9704标准执行，即将电阻应变计粘贴于距离被测元器件封装角点2mm的PCB表面测点位置，测试获取该表面测点的PCB应变大小，将其近似或等同为被测元器件焊点应变大小，作为元器件焊点的损伤评估依据。这种方法主要局限性在于，它是以PCB表面测点应变等同为元器件焊点应变，本质上是一种大误差的间接测试方法。而实际上，考虑到PCB表面测点位置与元器件焊点位置的几何尺度差异、PCB与焊点材料差异、PCB几何形态与焊点差异等重要误差影响因素，采用该方法获取的PCB表面测点应变与真实的元器件焊点应变之间必然差异明显，其测试精度已不满足当前PCBA可靠性设计提升发展需求。元器件附近的PCB表面测点应变与元器件焊点应变之间是否存在精确量化关系，能否通过这种量化关系来获取元器件焊点应变的精确值，目前还未发现相关的公开文献或专利申请报道。
发明内容
本发明针对目前元器件焊点应变间接测试方法存在的精度低的问题，提供一种基于测量PCB表面测点应变，精确获取集成电路元器件焊点应变的印制电路板组件的集成电路元器件焊点应变测试方法，以满足PCBA可靠性设计提升发展需求。
本发明的上述目的可以通过以下方式给予实现的：一种集成电路元器件焊点应变测试方法，其特征在于，包括如下步骤：在待测印制电路板1上集成电路元器件2焊点附近位置，设置印制电路板1表面上的测点3，将叠栅三轴电阻应变计4粘贴在测点3上；应变测试仪5通过叠栅三轴电阻应变计4测试，获取测点3应变εp；将测试获取的印制电路板1表面上的测点3应变εp输入到静态和振动两种载荷状态下的焊点应变计算模型，计算出待测集成电路元器件2焊点应变εj。
本发明相比于现有技术具有如下有益效果：
本发明采用应变测量仪，通过应变计测试，获取测点应变εp；将测试获取的印制电路板表面上的测点应变εp输入到焊点应变计算模型，计算出待测集成电路元器件2焊点应变εj数据。显著缩减了PCBA的应变测试的元器件焊点应变测试值与真实值误差，在不增加目前测试成本和周期的基础上，实现PCBA的集成电路元器件焊点应变测试精度明显提升。
本发明在待测印制电路板1上集成电路元器件2焊点附近位置，设置印制电路板1表面上的测点3，将叠栅三轴电阻应变计4粘贴在测点3上；应变测量仪5通过叠栅三轴电阻应变计4测试，获取测点3应变εp；利用印制电路板表面测点应变到集成电路元器件焊点应变的计算模型及测试步骤可直接获取元器件焊点应变，大幅度减少了将印制电路板应变等同或近似为元器件焊点应变带来的显性误差，更接近于元器件焊点的真实应变值，焊点应力测试精度理论上可提升420％以上。
本发明适用于主要用于印制电路板上集成电路元器件焊点的高精度应力测试，还可应用于PCBA制造过程中可能产生应力损伤的工序，主要有贴片，分板，测试，组装，压接，焊接，包装，周转等，也可对PCBA工作过程中温度、机械力等载荷引起应力状态进行更为准确的测量，评估其应力损伤情况。
附图说明
图1是本发明集成电路元器件焊点应变测试的示意图。
图2是图1的几何三维示意、约束与载荷加载示意图。
图3是表贴引脚封装集成电路元器件测点布局与电阻应变计安装示意图。
图4是球栅阵列或针栅阵列封装集成电路元器件测点布局与电阻应变计安装示意图。
图5是双列直插DIP封装元器件测点布局与电阻应变计安装示意图。
图6是图5的A视图。
图7是图3振动加速度的功率谱密度曲线示意图。
图8是印制电路板测点和焊点上的X方向振动应变响应谱曲线示意图。
图9是印制电路板测点和焊点上的Y方向振动应变响应谱曲线示意图。
图10是印制电路板测点和焊点上的XY方向振动应变响应谱曲线示意图。
图中：1.印制电路板，2.集成电路元器件，3.测点，4.叠栅三轴电阻应变计，5.应变测试仪,6.第一单轴电阻应变计，7.第一轴线，8.第二单轴电阻应变计，9.第二轴线，10.第三单轴电阻应变计，11.第三轴线，12.元器件封装直角点，13.元器件封装X向边缘，14.元器件装封Y向边缘，15.支柱，16.表贴封装元器件待测焊点，17.待测焊点Y向边缘，18.待测焊点边缘的X向中线,19.加速度的功率谱密度,20.X方向印制电路板测点振动应变响应PSD谱,21.X方向焊点振动应变响应PSD谱,22.Y方向印制电路板测点振动应变响应PSD谱,23.Y方向焊点振动应变响应PSD谱,24.XY方向印制电路板测点振动应变响应PSD谱,25.XY方向焊点振动应变响应PSD谱，26.双列直插DIP封装元器件的待测焊点，27.双列直插DIP封装元器件的待测焊点的焊盘，27.双列直插DIP封装元器件X向侧边，28.双列直插DIP封装集成电路元器件焊点的X向中线。
下面详述本发明的具体实施方式和实施例，所述实施例对应的附图中，相同标号表示具有相同或近似相同结构/功能的元件或步骤。为突出本发明创新点描述，仅给出与权利要求相关的如图1所示的安装集成电路元器件和应变计的PCBA应变测试具体实施示例，实施例中涉及的具体印制电路板、集成电路元器件及相关的具体测试位置、测试步骤、计算和数据处理方式不能理解为对本发明的限制。
具体实施方式
参阅图1、图2。根据本发明，在待测印制电路板1上集成电路元器件2焊点附近位置，设置印制电路板1表面上的测点3，将叠栅三轴电阻应变计4粘贴在测点3上；应变测量仪5通过叠栅三轴电阻应变计4测试，获取测点3应变εp；将测试获取的印制电路板1表面上的测点3应变εp输入到静态和振动两种载荷状态下的焊点应变计算模型，计算出待测集成电路元器件2焊点应变εj。
当静态或缓慢变化载荷F1施加在印制电路板1上使其发生变形时，应变测试仪5通过叠栅三轴电阻应变计4测试获取测点3位置的印制电路板1的0°角X方向应变εp0、90°角Y方向应变εp90和45°角XY方向应变εp45，再将应变εp0、εp90、εp45输入平均应变公式计算出测点3位置平均应变εp：
Figure GDA0003192147580000031
Figure GDA0003192147580000032
Figure GDA0003192147580000033
其中，γ为印制电路板材料的泊松比系数，应变值εp1、εp2为测点3位置的印制电路板主应变，p为表印制电路板简写代号。
利用输入到焊点静态应变计算模型中测点3位置平均应变值εp，计算出待测集成电路元器件2的焊点应变值εj：εj＝aεpb+C，
其中，j为焊点简写代号，a是元器件封装形式与分布局密度综合影响系数，b为测点3附近印制电路板局部应力线弹性系数,c为焊点的内应变或残余应变影响系数。
元器件封装形式与布局密度综合影响系数a确定方法为：
Figure GDA0003192147580000041
其中，Nv为安装有焊点的待测集成电路元器件2封装边数，其中，通孔引脚焊点的集成电路元器件边数等效为4，v为等效简称代号；Ep为印制电路板1的材料等效弹性模量，p为印制电路板1的简称代号；Epk为待测集成电路元器件2封装材料的等效弹性模量，pk为集成电路元器件2封装的简称代号；Ej为待测集成电路元器件2焊点材料的弹性模，j为焊点的简称代号；Ap是印制电路板1的面积；Ac为待测集成电路元器件2)封装最大截面积，Nc为印制电路板1)上所有集成电路元器件封装面积之和等效换算为待测集成电路元器件2)封装面积的倍数，角标c为元器件的简称代号；hp为印制电路板1厚度；Nj为待测集成电路元器件2单个封装边的焊点分布数量；Dj为待测集成电路元器件2焊点的最大尺寸。
对印制电路板1分别施加5组或以上不同的静载荷，分别获取测点3的应变数据，对静载荷-测点应变进行统计和拟合，选取拟合系数作为测点3附近印制电路板局部应力线弹性系数b取值。
当印制电路板上的集成电路元器件采用双面安装、贴装-插装混合安装和密集安装时，应对PCBA进行精确焊接热应变仿真，获取焊点热残余应力作为内应变或残余应变影响系数c的取值，其他情况下，可测试自由约束状态下PCB的测点应变数据并记录，再测试安装固定并无静载荷状态下PCB的测点应变数据并记录，取这两种状态下测点应变数据最大值并乘以元器件封装形式与分布局密度综合影响系数a作为焊点的内应变或残余应变影响系数c的值。
当振动载荷F2施加在印制电路板1上使其发生动态变形时，应变测试仪5通过叠栅三轴电阻应变计4测试获取测点3位置的印制电路板1的0°角X方向应变εp0、90°角Y方向应变εp90和45°角XY方向应变εp45，再将应变εp0、εp90、εp45分别输入到焊点振动应变计算模型，分别计算出待测集成电路元器件2的焊点振动状态下的应变εj0、εj90、εj45：，
Figure GDA0003192147580000042
hi为PCB尺寸与元器件布局方式综合影响系数项，取值为测点3振动应变响应谱曲线的第1,2,…N个共振频率值Fi；利用测点3振动应变响应谱曲线的第1,2,…N个共振峰的半功率带宽ΔFi，得到PCB局部应力场叠加影响系数项gi＝(ΔFi)2/2；根据焊点静态应变计算模型中系数a和测点3振动应变响应谱曲线的第1,2,…N个共振峰值Pi，得到元器件封装形式与布局密度综合影响系数项di＝a*Pi其中，j为焊点简写代号，f为测点3振动应变响应的频率值；N为元器件封装类型系数，其取值范围为[2,4]；i为d、h、g系数的数位标号。当集成电路元器件2为球栅阵列或针栅阵列封装元器件时，测点3设置在与集成电路元器件2两个互为直角的X向封装边缘13、Y向封装边缘14的间距相等且间距尺寸均小于2mm的印制电路板1表面位置，将叠栅三轴电阻应变计4的第一轴线7、第三轴线11分别与集成电路元器件2的X向封装边缘13、Y向封装边缘14平行放置，且保持叠栅三轴电阻应变计4的第二轴线9通过集成电路元器件2的封装直角点12，并采用胶粘剂将叠栅三轴电阻应变计4平整、牢固地粘贴在测点3位置。当集成电路元器件2为表贴引脚封装元器件时，在集成电路元器件2封装直角点附近选择待测焊点16，测点3设置在集成电路元器件2待测焊点16的Y向边缘17的X向中线18上且距离Y向边缘17≤1mm的印制电路板1表面位置，将叠栅三轴电阻应变计4的第二轴线9与待测焊点16的X向中线18共线，并采用胶粘剂将叠栅三轴电阻应变计4平整、牢固地粘贴在测点3位置。
当集成电路元器件2为双列直插DIP封装集成电路元器件时，在集成电路元器件2封装直角点附近选择待测焊点26，印制电路板1的背面上距离焊盘27≤圆心半径R+1mm，且位于X向中线29上的位置设置测点3，焊点26的X向中线29通过焊盘27圆心且与集成电路元器件2的X向侧边28平行；在印制电路板1表面上的测点3位置安装叠栅三轴电阻应变计4的第二轴线9与焊点26的中线29共线，并采用胶粘剂将叠栅三轴电阻应变计4平整、牢固地粘贴在测点3位置。
下面结合二类典型集成电路元器件焊点的应变测试实例对本发明具体实施方式进行详细说明。
实施例1
参阅图2-图3。在一个长方形的印制电路板1下方的周向上固定四个支座15，在印制电路板1的正中心位置表面上电装焊接球栅阵列BGA封装的集成电路元器件2，将测点3设置在与集成电路元器件2两个互为直角的X向封装边缘13、Y向封装边缘14上，X向封装边缘13、Y向封装边缘14的间距相等且间距尺寸均小于2mm的印制电路板1表面位置，并清洁测点3部位的表面污染物；将叠栅三轴电阻应变计4的第一轴线7、第三轴线11分别与集成电路元器件2的X向封装边缘13、Y向封装边缘14平行放置，且保持叠栅三轴电阻应变计4的第二轴线9通过集成电路元器件2的封装直角点12，并采用胶粘剂将叠栅三轴电阻应变计4平整、牢固地粘贴在测点3位置，粘贴后，采用电阻测试仪测试第一单轴电阻应变计12、第二单轴电阻应变计13和第三单轴电阻应变计14的电阻值，判断是否满足120欧姆±2％的误差要求，若不满足误差要求，则需更换新的叠栅三轴电阻应变计4并重新粘贴。再将叠栅三轴电阻应变计4连接形应变测试仪5，形成一个应变测试***。
然后施加至少50N的静态压力F1在印制电路板1上，使其发生一定静态变形，应变测试仪5通过叠栅三轴电阻应变计4测试获取测点3位置的印制电路板1的0°角X方向应变值εp0、90°角Y方向应变值εp90和45°角XY方向应变值εp45，再将应变值εp0、εp90、εp45输入平均应变公式计算出测点3位置平均应变值εp如下表：
Figure GDA0003192147580000051
Figure GDA0003192147580000052
Figure GDA0003192147580000053
其中，γ为印制电路板材料的泊松比系数，取值为0.14。
Figure GDA0003192147580000054
Figure GDA0003192147580000061
依据球栅阵列BGA封装的集成电路元器件类型、集成电路元器件数量和布局方式，印制电路板几何尺寸、安装固定方式等计算出焊点静态应变计算模型的系数a＝4.1，b＝1,c＝148.5。
再将测点3位置平均应变值εp输入到焊点静态应变计算模型：
εj＝aεpb+c计算出待测集成电路元器件2的焊点应变值εj为5506.5um/m。
实施例2
参阅图2、图4，印制电路板1的形状和固定安装方式同于实施例1，在印制电路板1的正中心位置表面上电装焊接一个双侧表贴引脚SO封装的集成电路元器件2。
在集成电路元器件2封装直角点附近选择待测焊点16，测点3设置在集成电路元器件2待测焊点16的Y向边缘17的X向中线18上且距离Y向边缘17≤1mm的印制电路板1表面位置，并清洁测点3部位的表面污染物；将叠栅三轴电阻应变计4的第二轴线9与待测焊点16的X向中线18共线，并采用胶粘剂将叠栅三轴电阻应变计4平整、牢固地粘贴在测点3位置，然后采取与实施例1相同的电阻应变计阻值检测和应变测试***连接方式。
在四个支座15上施加如图7所示加速度的功率谱密度简称PSD谱19的振动载荷F2，使得印制电路板1使其发生振动变形，应变测试仪5通过叠栅三轴电阻应变计4测试获取测点3位置的印制电路板1的0°角X方向振动应变响应PSD谱εp020、90°角Y方向振动应变响应PSD谱εp9022和45°角XY方向振动应变响应PSD谱εp4524，见图8、图9和图10。综合εp020、εp9022、εp4524测试结果和双侧表贴引脚SO封装的集成电路元器件类型、集成电路元器件数量和布局方式、印制电路板几何尺寸、安装固定方式等计算出焊点振动应变计算模型的系数f取值范围为15:2000Hz、频率间隔0.8Hz；di的取值为[412.8,10.8,11.55]、hi的取值为[446.9,1019,517.5]、gi的取值为[2.234,13.13,78.72]、N为3。再将εp020、εp9022、εp4524测试结果分别输入到焊点振动应变计算模型：
Figure GDA0003192147580000062
分别计算出待测集成电路元器件2的X方向焊点振动应变响应PSD谱εj021、Y方向焊点振动应变响应PSD谱εj9023、XY方向焊点振动应变响应PSD谱εj4525，具体PSD谱曲线详见图8、图9和图10。
本发明的技术方案不限于上述具体实施方式与实施例所涉及的印制电路板、集成电路元器件、载荷施加方式与大小、测点数量等具体参数限制，以上所述的仅是本发明的优选实施例，不能理解为对本发明的限制。应当指出，对于本领域的普通技术人员来说，在不脱离本发明原理和构思的前提下，还可做出若干变形和改进，凡是依据本发明的技术方案做出的技术变形，均落入本发明的保护范围之内。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种集成电路元器件焊点应变测试方法，其特征在于，包括如下步骤：在待测印制电路板(1)上集成电路元器件(2)焊点附近位置，设置印制电路板(1)表面上的测点(3)，将叠栅三轴电阻应变计(4)粘贴在测点(3)上；应变测试仪(5)通过叠栅三轴电阻应变计(4)测试，获取测点(3)应变εp；将测试获取的印制电路板(1)表面上的测点(3)应变εp输入到静态和振动两种载荷状态下的焊点应变计算模型，计算出待测集成电路元器件(2)焊点应变εj；当静态或缓慢变化载荷F1施加在印制电路板(1)上使其发生变形时，应变测试仪(5)通过叠栅三轴电阻应变计(4)测试获取测点(3)位置的印制电路板(1)的0°角X方向应变εp0、90°角Y方向应变εp90和45°角XY方向应变εp45，再将应变εp0、εp90、εp45输入平均应变公式计算出测点(3)位置平均应变εp：
Figure FDA0003201779430000011
Figure FDA0003201779430000012
Figure FDA0003201779430000013
，
然后利用输入到焊点静态应变计算模型中测点(3)位置平均应变值εp，计算出待测集成电路元器件(2)的焊点应变值εj：εj＝aεpb+C；当振动载荷F2施加在印制电路板(1)上使其发生动态变形时，应变测试仪(5)通过叠栅三轴电阻应变计(4)测试获取测点(3)位置的印制电路板(1)的0°角X方向应变εp0、90°角Y方向应变εp90和45°角XY方向应变εp45，再将应变εp0、εp90、εp45分别输入到焊点振动应变计算模型，分别计算出待测集成电路元器件(2)的焊点振动状态下的应变εj0、εj90、εj45，
Figure FDA0003201779430000014
hi取值为测点(3)振动应变响应谱曲线的第1,2,…N个共振频率值Fi，利用测点(3)振动应变响应谱曲线的第1,2,…N个共振峰的半功率带宽ΔFi，得到PCB局部应力场叠加影响系数项gi＝(ΔFi)2/2；根据焊点静态应变计算模型中系数a和测点(3)振动应变响应谱曲线的第1,2,…N个共振峰值Pi，得到元器件封装形式与布局密度综合影响系数项di＝a*Pi，
其中，γ为印制电路板材料的泊松比系数，应变值εp1、εp2为测点(3)位置的印制电路板主应变，p为表印制电路板代号j为焊点代号，a是元器件封装形式与分布局密度综合影响系数，b为测点(3)附近印制电路板局部应力线弹性系数,c为焊点的内应变或残余应变影响系数，j为焊点简写代号，f为测点(3)振动应变响应的频率值，N为元器件封装类型系数，i为d、h、g系数的数位标号，di为元器件封装形式与布局密度综合影响系数项，hi为PCB尺寸与元器件布局方式综合影响系数项。
2.如权利要求1所述的集成电路元器件焊点应变测试方法，其特征在于，元器件封装形式与布局密度综合影响系数a确定方法为：
Figure FDA0003201779430000015
其中，Nv为安装有焊点的待测集成电路元器件(2)封装边数，v为等效简称代号，Ep为印制电路板(1)的材料等效弹性模量，p为印制电路板(1)的简称代号，Epk为待测集成电路元器件(2)封装材料的等效弹性模量，pk为集成电路元器件(2)封装的简称代号，Ej为待测集成电路元器件(2)焊点材料的弹性模，j为焊点的简称代号，Ap是印制电路板(1)的面积，Ac为待测集成电路元器件(2)封装最大截面积，Nc为印制电路板(1)上所有集成电路元器件封装面积之和等效换算为待测集成电路元器件(2)封装面积的倍数，角标c为元器件的简称代号，hp为印制电路板(1)厚度，Nj为待测集成电路元器件(2)单个封装边的焊点分布数量，Dj为待测集成电路元器件(2)焊点的最大尺寸。
3.如权利要求1所述的集成电路元器件焊点应变测试方法，其特征在于，对印制电路板(1)分别施加5组或以上不同的静载荷F1，分别获取测点(3)的应变数据，对静载荷-测点应变进行统计和拟合，选取拟合系数作为测点(3)附近印制电路板局部应力线弹性系数b取值。
4.如权利要求1所述的集成电路元器件焊点应变测试方法，其特征在于，当印制电路板上的集成电路元器件采用双面安装、贴装-插装混合安装和密集安装时，对PCBA进行精确焊接热应变仿真，获取焊点热残余应力作为内应变或残余应变影响系数c的取值，测试自由约束状态下PCB的测点应变数据并记录，再测试安装固定并无静载荷状态下PCB的测点应变数据并记录，取这两种状态下测点应变数据最大值并乘以元器件封装形式与分布局密度综合影响系数a作为焊点的内应变或残余应变影响系数c的值。
5.如权利要求1所述的集成电路元器件焊点应变测试方法，其特征在于，当集成电路元器件(2)为球栅阵列或针栅阵列封装元器件时，测点(3)设置在与集成电路元器件(2)两个互为直角的X向封装边缘(13)、Y向封装边缘(14)的间距相等且间距尺寸均小于2mm的印制电路板(1)表面位置，将叠栅三轴电阻应变计(4)的第一轴线(7)、第三轴线(11)分别与集成电路元器件(2)的X向封装边缘(13)、Y向封装边缘(14)平行放置，且保持叠栅三轴电阻应变计(4)的第二轴线(9)通过集成电路元器件(2)的封装直角点(12)，并采用胶粘剂将叠栅三轴电阻应变计(4)平整、牢固地粘贴在测点(3)位置。
6.如权利要求1所述的集成电路元器件焊点应变测试方法，其特征在于，当集成电路元器件(2)为表贴引脚封装元器件时，在集成电路元器件(2)封装直角点附近选择第一待测焊点(16)，测点(3)设置在集成电路元器件(2)第一待测焊点(16)的Y向边缘(17)的第一X向中线(18)上且距离Y向边缘(17)≤1mm的印制电路板(1)表面位置，将叠栅三轴电阻应变计(4)的第二轴线(9)与第一待测焊点(16)的第一X向中线(18)共线，并采用胶粘剂将叠栅三轴电阻应变计(4)平整、牢固地粘贴在测点(3)位置。
7.如权利要求1所述的集成电路元器件焊点应变测试方法，其特征在于，当集成电路元器件(2)为双列直插(DIP)封装集成电路元器件时，在集成电路元器件(2)封装直角点附近选择第二待测焊点(26)，印制电路板(1)的背面上距离焊盘(27)≤圆心半径R+1mm，且位于第二X向中线(29)上的位置设置测点(3)，第二待测焊点(26)的第二X向中线(29)通过焊盘(27)圆心且与集成电路元器件(2)的X向侧边(28)平行；在印制电路板(1)表面上的测点(3)位置安装叠栅三轴电阻应变计(4)的第二轴线(9)与第二待测焊点(26)的第二X向中线(29)共线，并采用胶粘剂将叠栅三轴电阻应变计(4)平整、牢固地粘贴在测点(3)位置。
CN202010355562.3A 2020-04-29 2020-04-29 集成电路元器件焊点应变测试方法 Active CN111623702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010355562.3A CN111623702B (zh) 2020-04-29 2020-04-29 集成电路元器件焊点应变测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010355562.3A CN111623702B (zh) 2020-04-29 2020-04-29 集成电路元器件焊点应变测试方法

Publications (2)

Publication Number Publication Date
CN111623702A CN111623702A (zh) 2020-09-04
CN111623702B true CN111623702B (zh) 2021-10-15

Family

ID=72256958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010355562.3A Active CN111623702B (zh) 2020-04-29 2020-04-29 集成电路元器件焊点应变测试方法

Country Status (1)

Country Link
CN (1) CN111623702B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114441943B (zh) * 2022-01-28 2024-01-30 苏州浪潮智能科技有限公司 应变检测方法、装置、计算机设备及存储介质
CN114878037A (zh) * 2022-04-28 2022-08-09 中航电测仪器股份有限公司 一种微型重叠花应变计
CN117007946B (zh) * 2023-10-07 2023-12-22 深圳市拓普泰克技术股份有限公司 Pcba的自动化测试管理方法及相关装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104268335A (zh) * 2014-09-23 2015-01-07 工业和信息化部电子第五研究所 微组装组件振动疲劳寿命预测方法和***
CN106643636A (zh) * 2016-12-29 2017-05-10 广东浪潮大数据研究有限公司 一种pcba板卡微变形监测及改善方法
CN108760124A (zh) * 2018-05-28 2018-11-06 郑州云海信息技术有限公司 一种PCBA-BGA chip应变力量测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036387B2 (en) * 2004-05-11 2006-05-02 Sun Microsystems, Inc. Integrated strain gages for board strain characterization
US7621190B2 (en) * 2006-02-21 2009-11-24 Cisco Technology, Inc. Method and apparatus for strain monitoring of printed circuit board assemblies
JP5175911B2 (ja) * 2010-09-16 2013-04-03 株式会社東芝 はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置
US9086267B2 (en) * 2013-08-29 2015-07-21 Cisco Technology, Inc. Real time strain sensing solution
US20200103295A1 (en) * 2018-09-28 2020-04-02 Intel Corporation Integrated strain gauges to evaluate printed circuit board integrity during operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104268335A (zh) * 2014-09-23 2015-01-07 工业和信息化部电子第五研究所 微组装组件振动疲劳寿命预测方法和***
CN106643636A (zh) * 2016-12-29 2017-05-10 广东浪潮大数据研究有限公司 一种pcba板卡微变形监测及改善方法
CN108760124A (zh) * 2018-05-28 2018-11-06 郑州云海信息技术有限公司 一种PCBA-BGA chip应变力量测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"一种PCB动态应变的监测方法研究";杨龙 等;《机械工程师》;20181230(第2期);第62-67页 *

Also Published As

Publication number Publication date
CN111623702A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
CN111623702B (zh) 集成电路元器件焊点应变测试方法
Mertol Application of the Taguchi method on the robust design of molded 225 plastic ball grid array packages
US7621190B2 (en) Method and apparatus for strain monitoring of printed circuit board assemblies
GB2414116A (en) Printed circuit board with integrated strain gauge
TWI821332B (zh) 檢查工具及檢查裝置
US20060021453A1 (en) Embedded strain gauge in printed circuit boards
US20050120807A1 (en) Method and apparatus for detecting the strain levels imposed on a circuit board
US20090015278A1 (en) Apparatus to monitor substrate viability
Han et al. Prognostics model development of BGA assembly under vibration environment
CN102519351A (zh) 电子封装制品翘曲的测量方法
US20200103295A1 (en) Integrated strain gauges to evaluate printed circuit board integrity during operation
Liu et al. Mechanical suite of flexural bending method for electronic memory packages
CN102819689A (zh) 多芯片组件的可靠性预测方法
CN109752413B (zh) 测试两基板之间多个焊球的结构及其方法
Ham et al. Experimental study for reliability of electronic packaging under vibration
CN113341360B (zh) 用于芯片测试的射频校准装置及其校准方法
CN110068437B (zh) 电子产品振动量值的校验方法
CN107576260A (zh) 一种滚珠丝杠弯曲挠度实时检测***及方法
Mercado et al. Electronic packaging solder joint reliablity assessment with a mechanics-based StrainGage methodology
Riegel et al. Analysis of the stress state in QFN package during four bending experiment utilizing piezoresistive stress sensor
Käß et al. In-situ method for fatigue life assessment subjected to surface strain
JPH0789126B2 (ja) 混成集積回路板の電気的特性検査を行う方法
Shi et al. A novel method for evaluating triaxial strain gages used in printed circuit board assemblies (PCBA) strain monitoring
Wanchun et al. Application of strain test technology in PCBA process
JP5326240B2 (ja) プローブボードおよび電子デバイスの検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant