CN111615789A

CN111615789A - 具有功率传输的电隔离低延迟开关驱动电路

Info

Publication number: CN111615789A
Application number: CN201880075574.1A
Authority: CN
Inventors: 卡尔·里尼; 约瑟夫·杜根
Original assignee: Shengri Integrated Circuit Simple Co ltd
Current assignee: Allegro Microsystems Inc
Priority date: 2017-10-06
Filing date: 2018-10-08
Publication date: 2020-09-01
Also published as: US20230353145A1; WO2019068932A1; US11211929B2; US20220116036A1; GB2567227A; US11764778B2; GB201716437D0; US20200280313A1

Abstract

本申请涉及电子器件，具体地涉及开关驱动电路，并且更具体地涉及具有从开关驱动器输入侧到开关侧的功率传输的电隔离开关电路。更具体地，本申请提供了一种开关驱动电路，该开关驱动电路通过使用单个变压器将控制信号传输至次级侧以控制该开关，并向次级侧电路供电以响应于该控制信号来驱动该开关。通过在汲取电流之前先检测控制信号，可以减少变压器中漏感的影响。

Description

具有功率传输的电隔离低延迟开关驱动电路

技术领域

本申请涉及电子器件，具体涉及一种开关驱动电路，并且更具体地涉及一种具有从开关驱动器输入侧到开关侧的功率传输的电隔离开关电路。

背景技术

在电力电子器件领域，开关驱动电路用于导通和关断开关。

开关广泛用于各种电子***中。开关通常控制从电源流向负载的电流。例如，与线性放大器和线性调节器中使用的受控电阻器件相比，开关通常完全导通(达到其最低的导通状态电阻)或者完全关断(达到其最高的关断状态电阻)。开关的控制电极，通常称为开关的栅极(或基极)，由开关驱动电路驱动，或者开关驱动电路有时也称为栅极驱动电路。开关通常是电压控制的，当栅极电压(相对于开关的另一个电极，通常称为其源极或发射极)超出制造商规定的阈值电压的一定幅度时，开关导通，而当栅极电压保持低于此阈值电压的一定幅度时，开关关断。本发明主要针对这些电压控制开关的驱动，电压控制开关例如为金属氧化物半导体场效应晶体管(MOSFET)、碳化硅(SiC)晶体管、氮化镓(GaN)晶体管或绝缘栅双极晶体管(IGBT)，但本发明也可用于驱动不太常见的电流控制开关，例如双极结型晶体管(BJT)或栅极注入晶体管(GIT)。

开关驱动电路通过一个或多个开关驱动器输入从诸如脉冲宽度调制(PWM)控制器之类的控制器接收其控制指令。开关驱动电路将其驱动信号直接(或间接通过有源和无源部件的网络)传递到开关的各个端子(栅极和源极)。

在非理想开关参数(例如输入门电容)和寄生负反馈(例如米勒效应)存在的情况下，开关驱动器电路的关键性能参数包括其驱动具有低传播延迟的开关的性能。

开关经常用在电子***中，在电子***中，必须使用电流隔离来防止不良的直流电流从隔离势垒的一侧流到另一侧。电流隔离通常用于分隔电路，以保护用户避免直接接触危险电压。在隔离势垒的两侧，电流隔离还可用于有意分隔带有危险或安全电压的电路，以简化电路设计，降低成本或改善***性能。

通常的情况是，控制电路以及开关驱动器的输入位于电隔离势垒的一侧，而由开关驱动器驱动的开关位于隔离势垒的另一侧。换句话说，开关驱动电路越过隔离势垒，因此通常成为安全关键部件。各种传输技术可有助信号越过电隔离势垒而被发送，传输技术可以包括光、磁和电容耦合技术。本发明是针对电隔离开关驱动电路，该电隔离开关驱动电路使用磁耦合越过隔离势垒来传输驱动信号信息。

通常的情况是，控制器以及开关驱动器的输入均以隔离势垒一侧的参考节点作为参考。在整个文档中，第一参考节点称为“主接地”，并在各个图中使用带有附加标签“P”的接地符号

进行了说明。开关驱动器输出参考节点以及开关的参考电极在隔离势垒的另一侧相连，在本文档中称为“浮动接地”，并在各个图中使用带有附加标签“F”的接地符号

进行说明。如果要在更复杂的电子***中驱动多个开关，则可以存在多个不同的浮动接地节点(通常每个开关存在一个)，而在该***中，通常只需要一个主接地节点。

众所周知，隔离开关驱动电路也可以有利地用于实际上并不严格要求电流隔离的电子***中。在那些情况下，开关驱动电路的电流隔离特性可以简化需要驱动“浮动开关”(即其参考电极未连接至控制器接地的开关)的电路设计。浮动开关有时也被称为“高压侧开关”。本发明的电隔离开关驱动电路也可以用于驱动浮动开关，并且在那些***中可以被称为“浮动开关驱动电路”或“浮动栅极驱动电路”。

图1举例说明了现代电动汽车(EV)的车载电池充电器中使用的现代高效多级开关模式功率转换器(SMPC)中的开关布置情况，此为隔离开关驱动电路的应用示例。输入部分接收交流输入，并提供电涌和熔线保护以及EMI滤波。开关模式功率转换器布置为图腾柱功率因数校正(PFC)阶段，该阶段将输入的交流(AC)电压转换为直流(DC)电压。然后，此DC电压作为输入提供给隔离的DC-DC开关级，该DC-DC开关级为电池充电。DC-DC开关级中的隔离由变压器130提供。这种隔离可以理解为电流隔离。

在变压器的初级侧上总共需要八个开关140-147，并且在隔离势垒的次级侧上需要总共驱动六个开关148-153。在八个初级侧开关中，四个以初级侧接地(141、143、145、147)为参考，而其余四个为浮动开关(140、142、144、146)。在次级侧(148-153)上的六个开关中，都不以初级侧接地为参考。因此，对于总共十四个开关，需要十三个开关驱动电路(152和153是背对背保护开关，其可以由单个开关驱动器161来驱动)。所有开关由位于初级侧并参考初级侧接地的控制器160控制。如附图所示，在所有情况下，电隔离的开关驱动电路162的使用大大简化了***设计，因为它们能够驱动每个开关，而不管它们位于隔离势垒的哪一侧，并且也不管这些开关相对于接地是否浮动。只需要一种类型的开关驱动电路，从而减少了设计时间、降低成本并精简***的物料清单。

现有技术

电隔离开关驱动电路已经使用了很长时间，并且存在各种现有技术的解决方案。

图2示出了基于变压器的电隔离开关驱动电路的驱动开关104。变压器101以开关的开关频率工作，并且将其所需的栅极-源极电压直接从初级侧传输到浮动侧。开关驱动电压直接施加到变压器的初级和次级线圈。变压器芯中的磁通量与施加到线圈的电压的时间积分成正比。对于典型的开关频率和驱动电压，磁通摆幅很大，这会导致变压器尺寸和体积变大。驱动变压器的损耗也很大。由于开关的栅极电容在导通时由变压器的初级侧通过变压器充电，并且栅极电流需要增加到显著水平，因此变压器的漏感成为性能限制因素。变压器的漏感越大，电流的变化率越慢，因此导通和关断开关104的传播延迟越大。越过变压器线圈的伏秒数进一步限制了导通(ON)时间和关断(OFF)时间，从而转换为开关频率的下限。此外，导通时间与导通和关断时间之和的比(通常称为占空比)受变压器的限制。虽然该方案可以适合于占空比接近50％的应用，但在非常低或非常大的占空比下，性能会大大降低。如图2所示，通过涉及部件102和103的有源或无源网络，常常在浮动侧上稍微有利于现有技术的解决方案，部件102和103加快开关104的关断时间。如图2所示，浮动侧电路非常简单，通常不需要任何额外的电源电压。

图3示出了另一种使用光学势垒装置的电隔离开关驱动电路，光学势垒装置通常称为光耦合器。光耦合器121由初级光驱动器电路120通过调制电流来驱动，该电流通过光耦合器的发光二极管(LED)。在浮动侧，对输入信号进行解调，并将其转换为合适驱动电源开关125的驱动信号。浮动侧电路需要通常由单独的DC-DC转换器122提供的单独的浮动电源，该DC-DC转换器122本身越过隔离势垒。DC-DC转换器增加了解决方案的成本和复杂性。光耦合器的较差的传播延迟限制了该驱动电路在相对低频开关驱动应用中的运用。随着时间的流逝，光耦合器电气性能的退化将基于光耦合器的产品的寿命降低到低值(通常约为15年或更短)，这对于某些消费类产品可能已经足够，但对于工业或高可靠性***而言却不足。

图4显示了另一种基于变压器的电隔离开关驱动器，可从各种供应商处购得(例如，亚德诺半导体有限公司(Analog Devices Inc.)提供了这种方法，其数据表为“ADuM4135单/双电源，且具有米勒夹钳的高电压隔离IGBT栅极驱动器”，修订版B，2015年，以下简称为参考文献1)。与先前讨论的图2相比，变压器111以基本上高于开关频率的载波频率工作，通常是高一个或两个数量级。在高载波频率下工作有助于减小变压器的尺寸，并支持其与初级和浮动侧开关电路的集成。由于只有信号通过变压器111传输，因此通过驱动器可实现的传播延迟很短，并且栅极驱动电路适用于高频开关应用。隔离驱动器的浮动侧需要工作功率，通常需要通过单独的DC-DC转换器112提供该工作功率，从而增加了额外的成本和复杂性。由于需要较高的载波频率，因此降低了信号传输的功率效率，导致初级侧、浮动侧电路以及变压器中的功率损耗。

图5示出了电容耦合的电隔离开关驱动器，其可从各种制造商处购得(例如，硅谷实验室有限公司(Silicon Laboratories Inc.)所述的数据表“Si827x”，修订版0.5，2016年，以下简称为参考文献2)。开关状态信息通过使用前向电容器131和返回电容器132从开关驱动器的初级侧电路传输到浮动侧电路。一个闭合的交流电流回路需要两个电容器。初级侧电路将调制后的高频电流注入电容器，而浮动侧接收并解调电流，并产生合适的开关驱动信号。电容器阻止直流电流，从而确保电流隔离。电容器的值和尺寸可能很小，但需要能够承受越过电容器的电介质的潜在的较大静态和动态电压。尽管开关驱动器可实现的传播延迟系数可能很低，但信号传输的功率效率也很低。电容器可以与初级和浮动侧电路封装集成，以形成有吸引力的共封装电隔离开关驱动器。浮动侧电路需要功率才能起作用，并且该功率必须由初级侧通过单独的DC-DC转换器136提供，这增加了成本和复杂性，或者必须使用自举电路或类似电路从浮动侧提供。

Hebenstreit持有的美国专利4,461,966(以下称为参考文献3)描述了一种变压器耦合的电隔离开关驱动器，其中变压器使用单个初级线圈和单个次级线圈。该初级电路与驱动脉冲电容性地耦合。开关驱动器的浮动侧通过二极管将来自初级侧的电荷脉冲耦合到要驱动的开关的栅极，从而有助于开关的导通。开关的输入栅极电容形成一个双向存储元件，在导通脉冲终止后使开关保持导通状态。在从初级电路通过极性相反的脉冲传递的关断事件中，通过电路网络，开关驱动器的浮动侧有助于开关栅极电容的放电。变压器可以很小，因为只有脉冲需要越过隔离势垒传输。因为需要通过变压器对开关的栅极电容进行充电，而变压器的漏感与栅极充电电流的快速变化相反，所以导通行为相对较慢。栅极驱动器的传播延迟相对较大，从而限制了电路在低开关频率应用中的实用性。诸如初级侧耦合电容器，浮动侧正向二极管以及齐纳二极管之类的部件妨碍了这些部件与现代CMOS工艺的集成。该电路的优点是浮动侧电路不需要任何额外的电源电压。该电路的另一个优点是仅具有两个线圈的变压器结构简单。该电路的主要缺点是其性能对变压器的漏感和对漏感变化非常敏感。

Barzegar持有的美国专利4,748,351(以下称为参考文献4)也描述了一种变压器耦合的电隔离开关驱动器，其具有双浮动侧驱动路径，用于导通和关断开关。与参考文献3相比，需要更复杂的变压器结构(两个浮动侧线圈)，但是可以实现浮动侧电路复杂性方面的简化。驱动电路具有参考文献3中的与变压器的漏感相关的所有缺点。由于变压器结构更加复杂，因此变压器的封装集成也更具挑战性。

Billings持有的美国专利4,970,420(以下称为参考文献5)，在变压器结构的简化方面类似于参考文献3，但以牺牲常开栅极放电装置为代价，避免了齐纳二极管。它具有参考文献3和参考文献4在前面讨论的由变压器的漏感引起的导通传播延迟方面的缺点。

King持有的美国专利5,019,719(在下文中称为参考文献6)也描述了一种变压器耦合的电隔离开关驱动器。与先前讨论的解决方案相比，参考文献6采用了由两个电容器组成的浮动侧电荷泵。通过使用电荷泵，可以大大降低通常由变压器的漏感引起的开关导通延迟。变压器以主开关的开关频率工作。参考文献6的一个显著缺点是，由于不仅传输短脉冲，而且变压器线圈两端的电压的时间积分较大。结果，所需的变压器尺寸大大增加，导致与图1相当的大型变压器尺寸。该变压器不适合于包装集成。

Vinciarelli持有的美国专利6,107,860，在下文中称为参考文献7，描述了一种变压器耦合的电隔离开关驱动器。开关驱动器的初级侧电路将脉冲传输到浮动侧。结果，变压器保持简单(仅使用两个线圈)且体积小(由于线圈电压的时间积分很低)。导通和关断的脉冲以交替的方式通过脉冲变压器传输。因此，变压器以主开关的开关频率的两倍工作。与参考文献3及类似的方案一样，变压器的漏感引起导通延迟，从而限制了开关驱动器的性能。参考文献7的另一缺点包括由于到达驱动器的浮动侧的脉冲的切换动作和解释的潜在不确定性而导致初级侧驱动电路和浮动侧驱动电路可能不同步的风险。这种风险可以通过额外的电路来解决，但要付出成本和复杂化的代价。

意法半导体集团(STMicroelectronics Group)的J.M.Bourgeois的申请，名称“用于功率MOSFET和IGBT的隔离式栅极驱动器”，AN461/0194，1999(以下简称为参考文献8)，提出了一种离散的变压器耦合的电隔离开关驱动器。其工作原理与参考文献3非常相似。一个简单的双线圈脉冲变压器将脉冲从初级侧传输到浮动侧。该电路利用驱动开关的栅极电容来充当双向存储设备。结果，在存在栅极泄漏电流的情况下，开关频率不能降低到某个特定的下限以下。与先前讨论的大多数电路(参考文献6除外)的情况一样，导通性能受到脉冲变压器的漏感的限制。该限制强加了开关频率上限。参考文献8的附加益处是为开关增加了短路保护。

发明内容

本申请提供了电隔离开关驱动电路，其传输开关状态信息以及为隔离势垒的浮动侧上的电路供电。它使用单个磁耦合设备来实现信号和功率传输。磁耦合装置是具有简单结构的变压器，优选地使用诸如铁氧体的合适的磁性材料耦合单个第一线圈和单个第二线圈，以实现线圈之间的良好耦合。变压器的截面积和尺寸都非常紧凑，因为只传输短脉冲，从而使越过线圈的伏秒乘积最小。越过隔离势垒进行信号和功率传输是通过以预定的功率传输方式实现的，以免减慢信号传输的速度。信号传输的速度对变压器的缺陷(例如变压器的漏感和磁化电感的变化)不敏感。

由于变压器的尺寸非常紧凑，并且开关驱动电路的性能对变压器的漏感不敏感，因此变压器非常适合与开关驱动器的初级侧和浮动侧完全集成到一个部件中。

浮动侧驱动电路保持对开关驱动器的控制，并且例如在浮动侧上检测到故障状况期间，可以独立于初级侧来抑制开关驱动器。浮动侧故障状况可能包括：浮动侧电源电压下降到安全值以下，或者工作温度达到安全极限之外的值，或者开关电流超过设置的电流极限。浮动侧驱动电路还可以可选地调节开关驱动电压，以便提供良好控制的驱动电压，该驱动电压与电路参数的变化无关。

浮动侧驱动电路包括时钟恢复电路以及同步有限状态机(FSM)。时钟恢复电路从输入的脉冲流中提取异步时钟事件，同步FSM确保在明确定义的时间点执行清洁状态转换。与异步技术相比，基于同步FSM的浮动侧控制会带来更强的鲁棒性和可扩展的技术方案。初级侧驱动电路可以生成简单的脉冲模式，也可以生成更复杂的脉冲模式，然后将其传输和注入FSM，以由FSM处理。由初级侧传输的脉冲可以可选地被宽度调制或幅度调制，以便将附加信息从初级侧驱动电路传输到浮动侧驱动电路。

为了有序地启动***，在假定正常运行之前，开关驱动电路可以通过传输一系列关断的(OFF)信号脉冲来建立安全的浮动侧工作电压。在启动这些OFF脉冲中的一个或多个之后，浮动电路的工作电压达到合适的值，随后可以开始正常的开关驱动操作。

通过在初级侧采用刷新电路，此处描述的开关驱动电路也适用于要求开关以非常低的开关频率驱动，并一直下降到开关的静态导通或关断操作的应用。

更具体地，本申请的第一实施例提供了一种隔离驱动电路，用于通过使用具有初级绕组和次级绕组的单个变压器来控制开关的操作，隔离驱动电路包括用于响应从来自变压器的次级绕组的以脉冲形式传送的控制信号来切换开关的控制电路，以及用于向控制电路供电的电源电路。电源电路从变压器的次级绕组的各个脉冲中提取功率。然而，电源电路被配置为延迟从各个脉冲中对功率的实质提取，以允许控制电路检测脉冲。在这种情况下，电源电路可以被配置为延迟对功率的提取，直到脉冲的幅度已经达到预定水平为止。可以在变压器的次级绕组之后设置至少一个开关，以将绕组可切换地连接到电源电路。该至少一个开关可以是二极管或晶体管。

第二实施例提供了一种隔离的驱动电路，用于响应从变压器的初级绕组传递到变压器的次级绕组的双极性脉冲信号来控制开关的操作，该驱动电路包括脉冲整流器电路，脉冲整流器电路用于将接收到的负脉冲转换为第一控制信号并将接收到的正脉冲转换为第二控制信号，其中第一和第二控制信号相对于公共参考电压是单极性的。变压器的次级绕组适当地包括具有脉冲整流器电路的第一输出节点和第二输出节点。脉冲整流器电路包括用于将第二输出节点连接到公共参考电压的第一开关，其中第一开关响应于在第一节点处呈现的电压。脉冲整流器电路还包括第二开关，用于将第一输出节点连接到公共参考电压，其中第二开关响应于在第二节点处呈现的电压。

第三实施例提供了一种隔离驱动电路，用于通过使用从变压器的初级侧绕组向次级侧绕组传递的脉冲来控制开关的操作，该电路包括控制电路，其中该控制电路被配置为从传递的脉冲中提取时钟信号，并且使用提取的时钟信号进行定时来实现对开关的同步控制。同步控制可以基于传递的脉冲的转换进行操作。

第四实施例提供了一种隔离驱动电路，用于通过使用变压器传递的脉冲来控制开关的操作，该电路包括控制电路，其中该控制电路被配置为响应检测到的所传递的脉冲的转换来控制开关，该电路还包括解调器，用于从脉冲中提取信息以供控制电路使用。解调器可以提取在脉冲中呈现为幅度的信息。提取的信息可以用于在控制电路中设置参数。

第五实施例提供了一种隔离驱动电路，用于通过将双极性脉冲信号从变压器的初级绕组传递到变压器的次级绕组来控制开关的操作。将理解的是，每个双极性信号具有正脉冲和负脉冲。隔离驱动电路被配置为选择性地产生从正脉冲或负脉冲开始的双极性脉冲。同时，隔离驱动电路包括控制电路，该控制电路在控制开关的操作时响应于单极性脉冲内的正脉冲和负脉冲的到达顺序。

第六实施例提供了一种隔离驱动电路，用于通过使用变压器的初级侧绕组将脉冲传递至连接到变压器的次级侧绕组的控制电路来实现对开关的控制，并用于向位于所述控制电路的次级侧的电源供电。隔离驱动电路包括响应于辅助控制信息的调制器，以用于调制随辅助控制信息一起传递的脉冲。

附图说明

通过以下描述和相应的附图，这些和其他实施例将变得明显，在附图中：

图1提供了在隔离势垒的初级侧和次级侧上采用各种开关的典型示例***示意图；

图2示出了现有技术的基于变压器的电隔离开关驱动电路，其中，该变压器以开关频率工作；

图3示出了现有技术的基于光耦合器的电隔离开关驱动电路；

图4示出了现有技术的基于变压器的电隔离开关驱动电路，其中，该变压器以基本上大于开关频率的载波频率工作；

图5示出了现有技术的电容耦合的电隔离开关驱动电路；

图6示出了具有功率传输的电隔离低延迟开关驱动电路的框图；

图7示出了典型应用中的电隔离开关驱动电路，其具有来自PWM控制器的驱动指令，和越过隔离势垒驱动开关的开关驱动电路；

图8示出了电隔离开关驱动电路的典型初级侧框图；

图9示出了在电隔离开关驱动电路的浮动侧上使用的高效脉冲整流电路和电压供应电路；

图10示出了电隔离开关驱动电路的关键信号的行为和时序关系，这里采用了一种简单的脉冲产生方案；

图11示出了电隔离开关驱动电路的关键信号的替代行为和时序关系，这里采用了更高级的脉冲产生方案；

图12示出了在电隔离开关驱动电路的浮动侧使用的信号提取和时钟恢复电路；

图13示出了状态转换图的示例，其示出了在电隔离开关驱动电路的浮动侧上使用的时钟同步有限状态机(FSM)的操作；

图14示出了时钟同步有限状态机(FSM)的电路实现示例；

图15示出了在电隔离开关驱动电路的浮动侧上的功率开关驱动电路的电路实现示例；以及

图16示出了从隔离开关驱动器的初级侧到浮动侧嵌入的脉冲幅度调制(PAM)信息传输方案的示例。

具体实施例

图6示出了本申请的示例性布置的示例框图，其示出了用于控制开关的操作的开关驱动电路的实施方式。开关驱动电路同时提供控制和功率传输。栅极驱动器通过单个脉冲变压器51越过电流隔离势垒。

通过将脉冲从脉冲变压器的第一(初级侧)绕组传输到第二(次级侧)绕组来执行控制和功率传输。

在开关驱动电路的初级侧电路上，来自外部控制器的输入信号IN进入初级驱动电路51。该初级驱动电路由称为Vdrv的初级侧电源电压供电。初级侧电路所需的其他电源电压可通过使用可选的线性稳压器从Vdrv获得。

初级驱动电路接收输入信号IN并从中获得开关驱动指令。例如，输入可以被解释为具有高和低两种状态。如果将输入IN的状态视为“高”，则假定需要导通由驱动器的浮动侧驱动的外部开关。相反，如果将输入IN的状态视为“低”，则假定需要关断外部开关。在替代的实施方式中，输入IN可以具有更多状态(例如，“浮动”状态，不高也不低)，在该状态下驱动器可以进入替代的操作模式。在本文的其余部分中，检测到输入信号IN的变化将被称为“开关事件”。

可选地，初级驱动电路还可以提供单向或双向的使能引脚EN。在无效时，信号EN指示驱动器进入禁用模式。通常使用禁用模式，以减少开关驱动器的电源电流。在有效时，信号EN使驱动器启用并指示其进入正常操作模式。一旦进入初级侧故障状态，例如工作电压Vdrv下降到足够的水平以下，也称为欠压锁定(U-der-Voltage-Lockout，UVLO)，或者工作温度超出预期的范围，也称为过温保护(Over-Temperature-Protection，OTP)，或类似的问题，驱动器本身可以无效EN。当以双向方式实施时，信号EN可以由外部控制器或隔离式开关驱动器置为无效，从而使两个设备都能以理想的同步方式响应故障状态。可以使用本领域技术人员熟悉的有线与连接结构来实现双向信号EN。

在开关导通指令中，当输入IN从低变高时，脉冲信息从初级电路50通过变压器51发送到驱动器的浮动侧。类似地，在开关关断指令中，当输入IN从高变低时，发送脉冲信息。

将在浮动侧(在变压器的次级侧)接收的脉冲提供给电源电路，该电源电路又将其转换为次级侧电压源Vs。脉冲也提供给控制电路57，该控制电路57提供开关信号以操作被控制的开关。将电源电路之间的脉冲传递与控制电路分开是有利的，因为这样可以使控制电路在电源电路尝试从脉冲中提取功率之前对脉冲的到达做出响应。更特别地，将理解的是，来自变压器绕组的功率的传递受到漏感的强烈影响，因为这限制了在传递电流(功率)的地方的电压变化率。通过允许控制电路在电源尝试从次级绕组汲取大量电流之前检测来自次级绕组的脉冲到达，可以减少漏感的影响。之所以采用了实质性电流的参考值，是因为在电源开始汲取功率之前的延迟期间可能会汲取小电流。该延迟可以使用延迟电路来实现。延迟电路可以施加预定的延迟，或者可以限制电源汲取电流，直到从次级侧绕组呈现的电压(脉冲幅度)超过预定电压为止。在这种情况下，控制电路被适当地配置为基于低于预定电压的电压来检测脉冲的到达。延迟电路可以包括开关，用于在延迟之后将次级绕组可切换地连接到电源电路。如下所述，开关可以固有地提供延迟。

在示例性布置中，浮动电源电路52参考浮动基准电压(地F)提供单极性电源电压。该电源电压在浮动供电电容器56中呈现为电荷。随着脉冲的到达，供电电容器中的电荷被补充。

尽管次级侧上的控制电路和电源电路可以使用双极性电压进行操作，但是应当理解，在硅工艺(例如CMOS ICs)中更容易实现单极性电路。为此采用脉冲整流方案。脉冲整流方案将双极性脉冲(负脉冲和正脉冲)转换为具有公共极性的第一控制信号和第二控制信号，其中第一控制信号和第二控制信号中的一个表示负脉冲，另一个表示正脉冲。因此，如图10的时序图所示，在变压器的次级绕组上的信号Vf的双极特性转换成控制信号Va和Vb，其中Va代表正脉冲，而Vb代表负脉冲。脉冲整流方案的使用意味着存在于控制电路和电源电路中的电压相对于浮地Vf是单极性的。

基于电源电路52内的有源开关的脉冲整流方案确保了脉冲功率以有效的方式从初级侧传输至浮动侧。整流方案可以与控制电路57共享。作为脉冲功率传输的结果，相对于浮地建立了浮动工作电压Vs。开关驱动器的浮动侧电路可将此工作电压Vs直接用于供电的目的。可选地，浮动电源电路52还可以包括用于导出校准的浮动电源电压Vsr的装置。供电电容器56可以是集成到浮动驱动电路中的片上电容器。由于电容约束适用于片式集成电容器，因此电容器56可以替代地由并联连接的分立片外电容器来实现或修改。

隔离脉冲变压器51通常仅用于传输短脉冲。在本文中，术语短脉冲可被认为是相对于被控制开关的开关周期的持续时间而言的。这可以在图10中看出，其中从初级侧Vp传输的脉冲的持续时间相对于信号IN中的ON脉冲的持续时间短。因此，外加电压越过线圈的时间积分，即vp和vf保持很小。这转化为在变压器铁芯中的小磁通摆幅，这又意味着可以使变压器铁芯的横截面面积变小。因此，可以以紧凑的形式制造变压器51，使其非常适合封装集成。在根据本申请的最简单的开关驱动器的实现中，每个开关事件中，将在脉冲变压器51上发送一个极化脉冲。

因此，变压器51以开关频率工作，从而使变压器损耗小。请注意，这与诸如参考文献1之类的解决方案中采用的高脉冲重复频率相反。

在正常操作中，施加的线圈电压的极性在脉冲之间以交替的方式变化，从而产生大约0伏秒(Vs)的平均磁通量。围绕0Vs的双极磁通摆幅进一步降低了磁芯损耗，从而减小了变压器铁芯的尺寸。

另外，下面将更详细地进行讨论，关于变压器的漏感的要求可以放宽，使得变压器结构非常简单，其中初级线圈和浮动线圈能够在空间上很好地分开。因此，变压器51甚至可以满足关于隔离测试和工作电压的严格隔离势垒要求。

由52产生的相对于浮动侧接地的脉冲整流电压va和vb注入到时钟恢复电路53，该时钟恢复电路53从脉冲中提取时钟信号。时钟恢复电路将模拟电压va和vb转换为数字信号A和B，并且还生成时钟信号clk。在开关驱动器的最简单实现中，信号A和B是单比特信号。在更复杂的脉冲编码方案中(例如，使用脉冲幅度调制)，信号A和B可以是各自携带两个或更多比特的比特向量。由于脉冲在异步开关事件之后从初级侧电路传输到浮动侧电路，因此时钟信号clk通常是异步的。换句话说，尽管时钟信号clk可以周期性地到达浮动侧，但是它们通常不被偶数时间间隔分开。使用提取的时钟信号的方法意味着操作基于脉冲转换而不是脉冲幅度本身。因此，通过这种方法，可以包括附加功能和更高级的调制方案。在下面讨论的图11和图16的方法中，对此进行了说明。

通过首先对信号检测和时钟恢复的浮动侧活动进行仔细排序并确定优先级，然后再将脉冲功率进行电荷转移至电容器56中，可以确保从信号IN处检测到的开关事件到驱动器的输出OUTPU和OUTPD的预期响应所测得的驱动器的传播延迟不受从初级侧至浮动侧的功率传输的影响。这是本申请的关键方面。这确保了驱动器的传播延迟基本上与脉冲变压器51(包括其漏感)的实际限制无关。

时钟同步有限状态机(FSM)54既不采用也不需要同步时钟信号。FSM 54利用数字输入A和B以及时钟信号clk一起来实现准确定义的时钟同步状态转换。不论其当前状态如何，在开关驱动器的浮动侧上生成的可选复位信号可用于异步地迫使FSM 54进入已知的安全复位状态。可以以传统方式实现FSM 54，该传统方式可以使用Mealy型或Moore型的实现方式的。FSM 54支持对简单的ON和OFF脉冲传输方法以及更复杂的脉冲模式的解释，这些脉冲模式涉及对脉冲的振幅和/或持续时间进行调制。

FSM 54的输出S控制输出开关驱动电路55，其继而产生上拉开关驱动信号OUTPU以及下拉开关驱动信号OUTPD。在简单的实现中，输出S可以是一位数字信号。在其他实施方式中，FSM 54有利于产生位向量S，以满足FSM 54对功率开关驱动电路55的更高级控制。

将输出开关驱动电路55的输出分为两个独立的上拉和下拉路径，可以独立控制栅极驱动的导通和关断的输出阻抗。对于要求不高的应用，单个推挽输出就足够了(只需将输出OUTPU和OUTPD绑在一起即可)。

应当注意，与现有技术的参考文献4-7相比，隔离驱动器的浮动侧始终保持对开关驱动的完全控制，并且在认为工作条件不充分时(例如，由于浮动侧UVLO或其他故障情况)，即使在输入IN处检测到开关导通指令，可以自动禁止打开电源开关。换句话说，必要时，隔离开关驱动器的浮动侧电路可以覆盖在输入IN处接收到的开关指令。

在***启动时，可以通过在进入正常操作之前通过初级侧发送足够数量的OFF脉冲来安全地建立浮动侧电源电压。这允许浮动侧电源电路52增强并建立工作电压Vs，同时确保不会无意地和过早地导通电源开关。

本申请还支持电源开关以非常低的开关频率一直工作到直流(即静态)操作。在静态操作期间，在没有任何脉冲到达浮动侧的情况下，浮动侧上的连续电源电流将导致供电电容器56缓慢放电。通过检测在输入IN处不存在状态变化，初级侧可以自主干预并定期传输ON或OFF脉冲(根据输入IN的静态)，以保持有序的浮动侧工作电压并持续保持电源开关处于所需状态。该刷新操作由位于初级侧控制电路50内的刷新电路来完成。

图7示出了在典型的简化***布置中的上述电隔离开关驱动器61。PWM控制器60为隔离开关驱动器61提供输入IN和双向信号EN。在浮动侧，集成的浮动供电电容器62可以与分立电容器63并联连接，以使得浮动侧供电电容的值增大。

隔离开关驱动器61的输出(即OUTPU和OUTPD)通过电阻器64和65连接到电源开关66的栅极G。通过分别改变电阻器64和65的电阻值，***设计师可以独立调整有效的导通阻抗和关断阻抗。驱动器的浮动基准点通过引脚OUTSS连接到电源开关66的参考电极S。

图8示出了电隔离开关驱动电路的示例性初级侧框图。初级侧电源电路01通过引脚VDRV和GND接收初级侧电源电压，并将电压Vdrv以及主接地分配到各个初级侧电路模块。电路01可以根据其他初级侧电路模块的需要，可选地产生其它已校准或未校准的电源电压。电路01还可以包括其它可选功能，例如初级侧欠压锁定(UVLO)、过热保护(OTP)或类似功能。通过使用先前讨论的双向信号EN，电路01也可以支持节能关闭模式。

电路模块02调节在引脚IN处接收到的输入信号，并将其与两个或多个确定的状态电压阈值进行比较。如果发现输入IN为逻辑高电平，则假定电源开关需要导通。如果发现输入IN为逻辑低电平，则假定电源开关需要关断。可选地，可以检测信号IN的附加状态。例如，检测浮动输入状态是有利的。例如，在检测到浮动IN时，隔离开关驱动器可以进入省电模式。

初级电路模块03检测输入IN的逻辑状态变化。响应于逻辑状态的变化，模块03产生短的单个脉冲或更高级的脉冲序列模式。在最简单的实现中，在输入IN从低到高转换时，产生越过脉冲变压器09的初级线圈的具有确定的持续时间和确定的电压极性的脉冲，而在输入IN从高到低转换时，产生持续时间相同但电压极性相反的脉冲。这在图10中示出(信号200和201)。输入IN的上升边沿产生正极性的短电压脉冲vp(201)，而负边沿产生负极性的短电压脉冲vp。

脉冲的持续时间恰好足够长，以使隔离开关驱动器的浮动侧可靠地检测到它们的存在，并且还支持传输到浮动侧电源电路的足够量的脉冲功率。在典型的应用中，脉冲的持续时间能够占整个开关时间周期的一小部分。在正常操作期间，越过隔离变压器09发送的后续脉冲具有交变极性，从而确保平均磁芯通量保持接近零。

由模块03产生的脉冲由电路模块04调节，以确保常规布置的H桥开关05-08有效地操作的同时没有交叉传导且具有合适的栅极驱动水平。可以使用标准nMOS或pMOS器件实现H桥，如图8所示。

在隔离开关驱动器的更高级实现中，电路03可以产生更复杂的脉冲模式，并通过脉冲变压器09进行传输。图11显示了一个示例性的备用脉冲模式。在此，输入IN从低到高的转换产生极性相反的电压脉冲对，如图11所示，正脉冲紧接着负脉冲形成了一对脉冲(信号211)。类似地，输入IN从高到低的转换产生一个脉冲对，该脉冲对具有负电压脉冲，紧随其后的是正电压脉冲。在每个IN状态转换中产生多个脉冲的优点是，每个开关周期将多个功率脉冲传输到浮动侧，从而减轻了对浮动侧电源(包括其储能电容)的要求。在每个IN状态转换中传输多个脉冲的缺点包括：1)由于有效地增加了脉冲重复频率，导致脉冲变压器中的铁芯损耗增加；2)在次级侧中更高级的脉冲模式解码，导致潜在的更高的传播延迟。然而，通过增加脉冲重复频率，与在每个IN状态转换中的单个脉冲相比，脉冲的持续时间甚至可以进一步减小。

图9示出了示例性的脉冲整流方案，其包括在电隔离开关驱动电路的浮动侧上使用的高效脉冲整流电路和电压供应电路。高效有源脉冲整流电路由有源nMOS开关11和12以及可选的电位连接电阻器13和14组成。

浮动侧的双极性线圈电压vf在图10(信号202)中示出。电压vf本质上是初级线圈电压vp(信号201)的浮动侧副本，其由脉冲变压器10的匝数比缩放。

一旦出现正极性和足够大的电压脉冲vf，图9的开关11就导通并临时地在变压器10的下端子与浮动侧接地之间建立连接。如图10(信号204)所示，这在输入的正电压脉冲vf的持续时间内产生了相对于浮动侧接地的正电压脉冲va。相反，具有负极性且足够大的电压脉冲vf将导通开关12，从而临时地在脉冲变压器10的虚线端子与浮动侧接地之间建立连接。如图10(信号205)所示，这相对于浮动侧接地产生了正电压脉冲vb。

本质上，由开关11和12形成的高效脉冲整流电路防止了浮动侧电路的任何其它部件端子实质地暴露于负电压(相对于浮动侧接地)，这大大简化了部件集成到集成电路(IC)中的过程。在图10和图11中也用脉冲变压器电压vp和vf(信号201、202、211、212)表示电路中仅有的双极性电压来说明这一事实。所有浮动侧信号和电路节点相对于浮动侧接地基本上保持单极性。

与基于二极管的脉冲整流方案相比，刚刚描述的有源脉冲整流方案允许以高得多的功率传输效率将功率从初级侧转移到浮动侧，从而产生低得多的传导损耗。但是，如果这种损耗可以接受，则可以采用二极管。

捆绑的电阻器13和14确保在无脉冲期间，电路节点va和vb相对于浮动侧接地保持确定。每当电压vf接近于零时，电阻器13和14就稍微地将电路节点va和vb拉至浮动侧接地。能够将电阻器13和14的阻抗值选择为高，千欧姆(kQ)或更高，以确保功率传输的效率在很大程度上不受影响。

脉冲整流电路的输出，即va和vb，能够用于将功率传输到浮动侧供电电容器17。如图9所示，能够使用基于二极管的简单充电方案(使用二极管15和16)。每当节点va或vb处的电压超过瞬时浮动侧电源电压Vs一个二极管正向压降时，都会补充供电电容器17的电荷。与二极管15和16串联的电阻器可以用于限制进入电容器17的脉动充电电流，但是通常不是必需的。在每个功率脉冲处充入供电电容器17的补充电荷最终起源于隔离开关电路的初级侧。流入浮动供电电容器17的再充电电流流经一对对角线上的初级H桥开关、脉冲变压器线圈、浮动侧脉冲整流开关(11或12)和峰值整流二极管(15或16)。再充电路径中的部件是低阻抗的，从而确保了在每次传输脉冲时电容器17都能快速地再充电。进入电容器17的再充电电流脉冲的转换速率受到脉冲变压器的漏感的限制。

重要的是要注意，脉冲整流电路确保了在二极管15或16变为正向偏置之前，允许电压va和vb迅速地上升到可观的且可检测的水平。因此，二极管15和16可用于在脉冲的控制电路的检测与电源电路从绕组汲取功率之间实现上述参考延迟。因此，在补充到电容器17中的大量电流脉冲开始流动之前，由电压脉冲开始所携带的开关导通信息和开关关断信息能够被时钟恢复电路(下文讨论)快速地检测到。进一步重要的是要注意，脉冲变压器10的漏感不会减慢va和vb的初始上升边沿。因此，从初级驱动电路到浮动侧电路的信号传输基本上与漏感无关。

流入供电电容器17的再充电电流补充其电荷，并补充越过电容器17的电压Vs。这在图10(信号207)和图11(信号217)中示出。在电压va或vb的上升边沿后不久，电压Vs立刻被充满。在正常操作期间，电压Vs保持在一定的下限以上，以使浮动侧电路始终保持通电。

可期望的是产生额外的经校准的浮动侧电源电压。这能够通过使用可选的线性稳压器18和20来简单地实现，线性稳压器提供校准的电源电压Vsr和校准的数字电源电压Vc。如果任何浮动侧电源电压下降到可接受的水平以下，或者如果检测到任何其它浮动侧电路问题(例如，过热)，则浮动侧保护电路模块19产生复位信号。

在***启动时，在任何脉冲到达之前，电容器17都会放电，并且驱动器的浮动侧没有可用的电源电压。电压Vs接近零，导出电压Vsr和Vc也接近零。为了安全且快速地将浮动侧电源电压Vs升高到可接受的水平，初级侧电路能够在隔离势垒上发送一个或多个OFF脉冲。每个OFF脉冲将被脉冲整流，因为脉冲整流开关11和12以及脉冲充电二极管15和16都不需要任何工作电压。传输一个或多个OFF脉冲后，电压Vs将迅速地达到足够的操作水平。在***启动过程中发送OFF脉冲确保了电源开关不会意外或过早地导通。

在开关频率降至非常低的水平，或者甚至达到需要将电源开关静态地导通或关断的***条件的情况下，且在没有任何脉冲到达浮动侧的情况下，电源电压Vs将衰减为零(因为浮动侧供电电流会使电容器17缓慢地放电)。初级侧自动刷新电路能够检测这些低频或直流情况，并自动进行干预，以便越过脉冲变压器10传输ON或OFF极性的刷新脉冲，从而根据输入信号IN的状态保持电源开关状态，并补充浮动电源电压Vs。这种自动刷新模式通过电隔离开关驱动器透明地输入到用户。

图12示出了在电隔离开关驱动电路的浮动侧上使用的信号提取和时钟恢复电路的简单示例。使用基于nMOS 23和pMOS 22的反相器将电路节点va处足够大的输入电压脉冲反相并电平转换到逻辑电压范围内。电平转换逆变器的输出被馈入施密特触发器反相器24中，从而产生额外的噪声抗扰度和陡峭的转换速率。相对于输入电压脉冲va，反相器24的输出提供具有非常小的传播延迟(典型地几十或数百皮秒)的再生的准确的逻辑电平图像A。可选地，如果FSM要求，则还可以使用施密特触发器缓冲器29轻松地产生称为A'的A的逻辑二进制补码。并排的具有匹配的反相和同相施密特触发器元件确保了信号A和A'大致同时处于有效状态。

电压脉冲信号vb以与通过使用由nMOS 26和pMOS 25构成的电平转换反相器(随后紧跟着施密特触发器反相器27)相同的方式处理。可选地，如果需要，还可以使用施密特触发器缓冲器21来产生B的二进制补码，即B'。

通过对数字信号A和B进行逻辑“或”运算，能够容易地产生用于响应于上升边沿的边沿敏感电路的时钟信号，因为脉冲A和B从不会重合，即脉冲A和B不会同时生效。这是通过“或”门28提供时钟信号clk来实现的，该时钟信号clk用于为下面讨论的后续同步FSM提供时钟。

应该注意的是，即使在某个极性的vf电压脉冲由相反极性的电压脉冲紧随其后的情况下，电压vf也必须在某一点处越过零伏，这意味着其中一个脉冲整流信号(va或vb)在另一个脉冲上升之前降为零。

通过诸如或门28之类的逻辑部件从逻辑信号A和B导出时钟信号，确保了信号A或B在有效的上升时钟边沿之前生效(通过一个门的传播延迟)。这通常将满足同步执行FSM的设置时序约束。

由时钟恢复电路产生的典型时钟信号在图10(信号203)和图11(信号213)中示出。

图13示出了状态转换图，其示出了时钟同步有限状态机(FSM)的简单示例实施方式的操作。三个FSM状态是：S_RESET，S_OFF和S_ON。在正常操作期间，在确定的时钟事件(即时钟信号的上升边沿)之后，FSM准确地同步更改状态。使用带箭头的实线示出了同步状态转换。带箭头的状态转换线旁边的文本形式显示了各个状态转换的条件。实的转换线表示同步状态转换，而虚的转换线表示异步状态转换。

除了时钟信号之外，图13的简单FSM仅需要一个独立的转向逻辑输入(A及其二进制补码A')。如图所示，除了复位状态S_RESET以外，所有状态转换都是时钟同步的，复位状态S_RESET可以在复位信号有效时异步输入。

当FSM保持在复位状态S_RESET时，浮动侧电路的内部模块保持初始化状态，并且FSM的输出S被强制为安全默认状态。从复位状态释放后，在第一次同步转换时，FSM无条件进入安全S_OFF状态。然后可以开始正常的周期性同步操作。

正常操作很简单：在每个有效时钟事件中，如果A生效，则FSM就会进入或保持状态S_ON。相反，在每个有效时钟事件中，如果A'生效，则FSM进入或保持状态S_OFF。FSM支持正常的周期操作以及上述刷新模式下的操作。

FSM提供同步输出S。根据浮动侧驱动器输出的需求，输出S可以是单个位输出，或者可以是位矢量。

浮动侧出现故障后，FSM将恢复到安全复位状态。FSM比异步设计更鲁棒，因为从复位释放后，状态S_OFF和S_ON只能在有效时钟边沿之后进入。相反，异步设计(例如基于SR锁存器)在从复位释放之后可能会不稳定地进入有效状态，因此是不可取的。

图14示出了上面讨论的时钟同步FSM的极简电路实现。由于FSM状态S_RESET和S_OFF产生相同的输出S＝0，它们已被简化并组合为一个状态。换句话说，FSM已减少到两个有效状态，这能够使用单个时钟敏感数据触发器(DFF)30来实现。DFF30的同相输出提供输出S。不使用DFF30的反相输出。遵循标准惯例，DFF30还通过输入C提供了有效-低异步清除功能，其可以很容易地由反相器31提供的输入复位的逻辑补码来驱动。图14所示的FSM具有非常强的鲁棒性，因为它没有保持非法状态的能力。

电隔离开关电路的浮动侧的分离输出驱动级如图15所示。如之前所述，为输出驱动级配备独立的如图所示的上拉输出OUTPU和下拉输出OUTPD是有利的。如果输入S＝1，则使用pMOS晶体管37将输出OUTPU拉向正浮动电源电压Vsr。如果输入S＝0，则使用nMOS晶体管38将输出OUTPD下拉至浮动地。反相器35和36将来自FSM的输入信号S转换成用于晶体管37和38的合适的栅极驱动信号。

图16示出了可以实现的示例性调制方案的示例。如之前所述，在这种布置中，脉冲的转换(上升/下降沿)决定了用于切换开关的切换信号的定时。然而，同时为了传输辅助信息而采用了脉冲幅度调制(PAM)。除了开关ON/OFF信息和功率之外，该辅助信息还从驱动器的初级侧传输到浮动侧。可以采用解调器从PAM脉冲中解调辅助信息。辅助信息可以例如用于调节浮动侧校准的驱动电压Vsr。

图16所示的PAM示例方案是先前讨论的图11所示的双脉冲方案的更高级版本。PAM方案不是使用固定幅度的脉冲对，而是使用每个脉冲对的第二个脉冲，以将一个数据位从初级侧(或发送侧)传输到浮动侧(或接收侧)。为了在脉冲变压器中保持平衡的磁通，每个开关周期的随后的ON和OFF脉冲对传输相同的数据。信息脉冲被幅度调制。在给定的示例中，幅度较小的脉冲表示二进制“0”，而幅度较大的脉冲表示二进制“1”。因此，每个开关周期从初级侧到浮动侧传输一位信息。由于每个开关周期传输两个极性相反但幅度相同的脉冲，因此会发生冗余，可将其用于错误检测。

所传输的信息位可以很容易地馈入初级侧的脉冲发生器上的并行-串行转换器，并通过使用增强型FSM的浮动侧上的串行-并行数据转换器将其转换回并行数据字。因此，能够通过打包数据来传输任何字长的位向量。可以进一步增强数据分组，以允许使用已知的通信技术进行错误检测和/或错误校正。

通过增强的脉冲产生模块在初级侧产生并序列化的信息位，使用六个而不是四个桥接设备馈入到经过修改的初级侧驱动桥中，以实现PAM。所发传输的位在图16(信号221)中称为tdata[x]。在浮动接收器侧，能够在时钟恢复电路的增强版本中使用简单的幅度比较器，以解调输入的数据。所接收的数据在图16(信号225)中称为rdata[x]。

应该将图16所示的PAM方案视为一个示例。该方案的许多变化是可能的。例如，能够将图10所示的每个ON/OFF事件方案中更简单的单脉冲修改为包括PAM。

在其它实施方式中，为了传输数据，优选使用脉冲持续时间调制(PDM)代替PAM，或者与PAM结合使用。

从所附的权利要求书中可认识到，所描述的布置呈现了一系列单独的有用方法，这些方法虽然被陈述为这些独立权利要求，但是这些独立权利要求可以以任何组合的方式被有用地组合在一起。

在前述说明书中，已经参考实施例的特定示例描述了本申请。然而，很明显，可以在不脱离所附权利要求书所阐述的本发明的更广泛精神和范围的情况下，在其中进行各种修改和改变。例如，连接可以是适合于例如经由中间设备从或向各个节点、单元或设备传递信号的任何类型的连接。因此，除非另有暗示或说明，否则连接可以是例如直接连接或间接连接。

因为实现本申请的设备在很大程度上由本领域技术人员已知的电子部件和电路组成，所以为了理解本发明的基本概念并且不混淆或分散本发明的教导，电路细节的解释范围将不会超过上述必要的范围。将理解的是，尽管可以在附图中示出特定的极性设备，例如PMOS、NMOS、PNP或NPN，但是可以通过对电路的适当修改来采用替代的极性设备。

因此，应当理解，本文所描绘的架构仅是示例性的，并且实际上可以实施以实现相同功能的许多其他架构。在抽象的但仍然是确定的意义上，有效地“关联”了用于实现相同功能的部件的任何布置，从而实现了所需的功能。因此，本文中以实现特定功能而组合的任何两个部件可以被视为彼此“关联”，从而实现期望的功能，而与体系结构或中间部件无关。同样地，如此关联的任何两个部件也可以被视为彼此“可操作地连接”或“可操作地耦合”以实现期望的功能。

此外，本领域技术人员将认识到，上述描述的操作的功能之间的边界仅是示例性的。多个操作的功能可以组合为单个操作，和/或单个操作的功能可以分布在其他操作中。此外，替代实施例可以包括特定操作的多个示例，并且在各种其他实施例中可以改变操作的顺序。同样地，尽管权利要求书针对的是同样的隔离栅驱动或复位电路，但是本申请不应被解释为受此限制，而是应扩展到用于执行相同的方法。然而，其他修改、变化和替代也是可能的。因此，说明书和附图应被认为是说明性的而不是限制性的。

在权利要求中，放在括号之间的任何附图标记不应解释为对权利要求的限制。术语“包括”不排除权利要求中列出的元素或步骤之外的其他元素或步骤的存在。此外，本文所使用的术语“一”被定义为一个或多个。同样，在权利要求中使用诸如“至少一个”和“一个或多个”之类的介绍性短语不应解释为由不定冠词“一”或“一个”引入另一种权利要求的要素，将包含该引入的权利要求的要素的任何特定权利要求限制为仅包含一个这样的要素的发明，即使同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，例如“一个”或“一种”。“对于定冠词的使用也是如此。除非另有说明，否则诸如“第一”和“第二”之类的术语用于任意地区分此类术语所描述的要素。因此，这些术语不一定要表示这些元素的时间或其他优先级。某些手段在相互不同的权利要求中被列举，这一事实并不意味着这些手段的组合不能被用来利用。

Claims

1.一种隔离驱动电路，用于通过使用具有初级绕组和次级绕组的单个变压器来控制开关的操作，所述隔离驱动电路包括：

控制电路，用于响应来自所述变压器的所述次级绕组的以脉冲形式传送的控制信号来切换所述开关；

电源电路，用于向所述控制电路供电，所述电源电路从所述变压器的所述次级绕组的各个脉冲中提取功率；

其中，所述电源电路配置为在所述控制电路检测到所述脉冲的同时延迟从各个脉冲中对所述功率的实质提取。

2.根据权利要求1所述的隔离驱动电路，其中，所述电源电路配置为延迟对所述功率的提取，直到所述脉冲的幅度已经达到预定水平为止。

3.根据权利要求1或2所述的隔离驱动电路，其中，所述电源电路包括定位于所述变压器的所述次级绕组之后的至少一个开关，所述至少一个开关用于将所述绕组可切换地连接到所述电源电路。

4.根据权利要求3所述的隔离驱动电路，其中，所述至少一个开关为二极管。

5.根据权利要求3所述的隔离驱动电路，其中，所述至少一个开关是晶体管。

6.一种隔离驱动电路，用于响应从变压器的初级绕组传递到所述变压器的次级绕组的双极性脉冲信号来控制开关的操作，所述驱动电路包括脉冲整流器电路，所述脉冲整流器电路用于将接收到的负脉冲转换为第一控制信号，并将接收到的正脉冲转换为第二控制信号，其中，所述第一控制信号和所述第二控制信号相对于公共参考电压为单极性。

7.根据权利要求6所述的隔离驱动电路，其中，所述变压器的所述次级绕组包括第一输出节点和第二输出节点，以及所述脉冲整流器电路包括：

第一开关，用于将所述第二输出节点连接到所述公共参考电压，其中所述第一开关响应于在所述第一节点处呈现的电压；以及

第二开关，用于将所述第一输出节点连接到所述公共参考电压，其中所述第二开关响应于在所述第二节点处呈现的电压。

8.一种隔离驱动电路，用于通过使用从变压器的初级侧绕组向所述变压器的次级侧绕组传递的脉冲来控制开关的操作，所述电路包括控制电路，其中，所述控制电路配置为从传递的所述脉冲中提取时钟信号，并且使用所述提取的时钟信号进行定时来实现对所述开关的同步控制。

9.根据权利要求8所述的隔离驱动电路，其中，所述同步控制基于传递的所述脉冲的转换而操作。

10.一种隔离驱动电路，用于通过使用变压器传递的脉冲来控制开关的操作，

所述电路包括控制电路，其中所述控制电路配置为响应检测到的所传递的脉冲的转换来控制所述开关；以及

解调器，用于从所述脉冲中提取信息以供所述控制电路使用。

11.根据权利要求10所述的隔离驱动电路，其中，所述解调器提取所述脉冲中呈现为幅度的信息。

12.根据权利要求10或11所述的隔离驱动电路，其中，提取的所述信息用于在所述控制电路中设置参数。

13.一种隔离驱动电路，用于通过将双极性脉冲信号从变压器的初级绕组传递到所述变压器的次级绕组来控制开关的操作，每个双极性信号包括正脉冲和负脉冲，

其中，所述隔离驱动电路配置为产生从正脉冲或负脉冲开始的双极性脉冲，以及

所述隔离驱动电路包括控制电路，所述控制电路在控制所述开关的操作时响应单极性脉冲内的正脉冲和负脉冲的到达顺序。

14.一种隔离驱动电路，用于通过使用变压器的初级侧绕组将脉冲传递至连接到所述变压器的次级侧绕组的控制电路来实现对开关的控制，并用于向位于所述控制电路的次级侧的电源供电，所述隔离驱动电路包括响应于辅助控制信息的调制器，以用于调制随所述辅助控制信息传递的所述脉冲。

15.一种组件，包括前述权利要求中任一项所述的隔离驱动电路和变压器。