CN111613533A - 制作非对称低中压器件的方法及非对称低中压器件 - Google Patents

制作非对称低中压器件的方法及非对称低中压器件 Download PDF

Info

Publication number
CN111613533A
CN111613533A CN201910142611.2A CN201910142611A CN111613533A CN 111613533 A CN111613533 A CN 111613533A CN 201910142611 A CN201910142611 A CN 201910142611A CN 111613533 A CN111613533 A CN 111613533A
Authority
CN
China
Prior art keywords
well
region
voltage device
medium voltage
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910142611.2A
Other languages
English (en)
Other versions
CN111613533B (zh
Inventor
林威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
Advanced Semiconductor Manufacturing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Manufacturing Co ltd filed Critical Advanced Semiconductor Manufacturing Co ltd
Priority to CN201910142611.2A priority Critical patent/CN111613533B/zh
Publication of CN111613533A publication Critical patent/CN111613533A/zh
Application granted granted Critical
Publication of CN111613533B publication Critical patent/CN111613533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种制作非对称低中压器件的方法及非对称低中压器件，其中方法包括：在非对称低中压器件的衬底区形成N阱和P阱；在N阱上方的衬底区的上表面制作闸极，闸极与P阱无重合区域；从P阱上方的衬底区的上表面打开窗口，并大角度注入第一掺杂离子形成第一掺杂区；从P阱上方的衬底区的上表面以小角度注入第二掺杂离子至第一掺杂区内形成第二掺杂区，第一掺杂区与第二掺杂区在横向上的间隔形成沟道。本发明通过在第一掺杂区和第二掺杂区间形成的沟道，与传统的非对称低中压器件中的沟道相比，沟通长度变短，有效地降低了导通电阻。

Description

制作非对称低中压器件的方法及非对称低中压器件
技术领域
本发明属于半导体器件制造技术领域，尤其涉及一种制作非对称低中压器件的方法及非对称低中压器件。
背景技术
6V～8V Asym-DEMOS(非对称低中压器件)在SWITCH(转换器)以及LDO(低压差线性稳压器)领域有很大的应用需求。图1中示出的是一典型的Asym-DEMOS的剖面图，其沟道区域由5V NMOS(N型金属氧化物半导体)的P阱11构成，衬底区的上表面的闸极13与P阱11的重合的P阱区域为沟道，沟道的的长度为L，漂移区由5V PMOS(P型金属氧化物半导体)的N阱12构成。
因为穿通电压与击穿电压都起着限制着晶体管最高工作电压的作用，P阱11与N阱12的击穿电压为16V(伏)左右，Asym-DEMOS的VDD(操作电压)在10V以内，低于16V的击穿电压，可保证Asym-DEMOS工作在正常电压范围内而不会击穿。
又因为受限于5V COMS穿通电压(punch-through)的要求，Asym-DEMOS器件的沟道长度L最低范围为0.5-0.6um(微米)，无法再根据器件做进一步缩小，这就限制了导通电阻的进一步改善，导致电阻较大，从而导致Asym-DEMOS的性能不高。
发明内容
本发明要解决的技术问题是为了克服现有技术中Asym-DEMOS的导通电阻较大，导致Asym-DEMOS的性能不高的缺陷，提供一种制作非对称低中压器件的方法及非对称低中压器件。
本发明是通过下述技术方案来解决上述技术问题：
提供一种制作非对称低中压器件的方法，所述方法包括：
在非对称低中压器件的衬底区形成N阱和P阱；
在所述N阱上方的所述衬底区的上表面制作闸极，所述闸极与所述P阱无重合区域；
从所述P阱上方的所述衬底区的上表面打开窗口，并大角度注入第一掺杂离子形成第一掺杂区；
从所述P阱上方的所述衬底区的上表面以小角度注入第二掺杂离子至所述第一掺杂区内形成第二掺杂区，所述第一掺杂区与所述第二掺杂区在横向上的间隔形成沟道。
较佳地，所述从所述P阱上方的所述衬底区的上表面以小角度注入第二掺杂离子的步骤之后还包括：
在所述衬底区制作N型重掺杂区。
较佳地，在所述衬底区制作N型重掺杂区的步骤之后还包括：
在所述闸极和所述N阱对应的所述衬底区的上表面之间形成合金阻挡区。
较佳地，在所述非对称低中压器件的衬底区形成N阱和P阱步骤之前还包括：
在所述非对称低中压器件的基片上形成衬底区以及在所述非对称低中压器件的基片上制作STI。
较佳地，所述第一掺杂离子为硼离子，所述硼离子的掺杂浓度为1.8E12/立方厘米～2.2E12/立方厘米。
较佳地，在所述大角度注入第一掺杂离子以形成沟道的步骤中，所述大角度注入的角度范围为27～33度。
较佳地，所述沟道的长度范围为0.05～0.3微米。
较佳地，所述第二掺杂离子为砷离子，所述砷离子的掺杂浓度为5.5E14/立方厘米～6.1E14/立方厘米。
较佳地，所述小角度注入的角度范围为0～10度。
提供一种非对称低中压器件，所述非对称低中压器件包括：
衬底区；
位于所述衬底区中的N阱和P阱；
位于所述N阱上方的闸极，所述闸极与所述P阱无重合区域；
位于所述P阱上方第一掺杂区；
位于所述第一掺杂区内的第二掺杂区，所述第一掺杂区与所述第二掺杂区在横向上的间隔形成沟道。
本发明的积极进步效果在于：
本发明通过在第一掺杂区和第二掺杂区间形成的沟道，与传统的非对称低中压器件中的沟道相比，沟通长度变短，与传统的非对称低中压器件中的沟道相比，沟通长度变短，从而有效地降低导通电阻，进而进一步提高Asym-DEMOS的性能。
附图说明
图1为本发明的现有技术的非对称低中压器件的结构示意图。
图2为本发明的实施例1的制作非对称低中压器件的方法的流程示意图。
图3为本发明的实施例1的制作非对称低中压器件的方法中的步骤100的示意图。
图4为本发明的实施例1的制作非对称低中压器件的方法中的步骤101的示意图。
图5为本发明的实施例1的制作非对称低中压器件的方法中的步骤102的示意图。
图6为本发明的实施例1的制作非对称低中压器件的方法中的步骤103的示意图。
图7为本发明的实施例1的制作非对称低中压器件的方法中的步骤104的示意图。
图8为本发明的实施例1的制作非对称低中压器件的方法中的步骤105的示意图。
图9为本发明的实施例1的制作非对称低中压器件的方法中的步骤106的示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种制作非对称低中压器件的方法，其方法流程示意图如图2所示，此方法包括：
步骤100、如图3所示，在非对称低中压器件的基片上形成衬底区以及在非对称低中压器件的基片上制作STI21。
步骤101、如图4所示，在非对称低中压器件的衬底区形成N阱22和P阱23。
步骤102、如图5所示，在N阱22上方的衬底区的上表面制作闸极24，闸极24与P阱23无重合区域。
闸极24与衬底区通过氧化层隔离。
步骤103、如图6所示，从P阱23上方的衬底区的上表面打开窗口，并大角度注入第一掺杂离子以形成第一掺杂区25。
闸极24作为自阻挡层，在沿箭头所示方向大角度的向P阱区区域注入第一掺杂离子形成第一掺杂区，大角度注入是本领域技术术语，本领域技术人员清楚大角度注入所采用的角度的范围。在本实施例中，大角度注入第一掺杂离子为硼离子，硼离子的掺杂浓度为1.8E12/立方厘米～2.2E12/立方厘米，大角度注入的角度范围为27～33度。
步骤104、如图7所示，从P阱上方的衬底区的上表面以小角度注入第二掺杂离子至第一掺杂区内形成第二掺杂区26，第一掺杂区25与第二掺杂区26在横向上的间隔形成沟道LL。
第二掺杂离子为砷离子。砷离子的掺杂浓度为5.5E14/立方厘米～6.1E14/立方厘米；沿箭头所示方向注入的小角度注入的范围为0～10度，注入深度为0.025-0.03微米，第一掺杂区与第二掺杂区在横向上的间隔形成的沟道LL的长度范围为0.05～0.3微米。
本实施例采用Halo注入(晕环注入，一种半导体器件制造工艺)广泛应用于低压(例如，1.8伏)CMOS器件的制作，主要原理是在LDD(轻掺杂漏区)注入中加入相反类型的掺杂以抑制短沟道效应。
步骤105、如图8所示，在衬底区制作N型重掺杂区27。
步骤106、如图9所示，在闸极24和N阱22对应的衬底区的上表面之间形成合金阻挡区29。
在闸极24边缘形成氧化层和金属电极28，在闸极24和N阱22对应的衬底区的上表面之间形成合金阻挡区29。
本实施例的方法形成的沟道，与传统的非对称低中压器件中的沟道相比，沟通长度变短，从而有效地降低导通电阻，并且也没有增加任何的光罩层次，降低了成本，同时还可以维持比较高的击穿电压范围，进而进一步提高Asym-DEMOS的性能。
实施例2
提供一种非对称低中压器件，如图9所示，非对称低中压器件包括衬底区、位于衬底区中的N阱22和P阱23、位于N阱上方的闸极24，闸极与P阱23无重合区域、位于P阱23上方的第一掺杂区25、位于第一掺杂区内的第二掺杂区26，第一掺杂区25与第二掺杂区26在横向上的间隔形成沟道LL。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种制作非对称低中压器件的方法，其特征在于，所述方法包括：
在非对称低中压器件的衬底区形成N阱和P阱；
在所述N阱上方的所述衬底区的上表面制作闸极，所述闸极与所述P阱无重合区域；
从所述P阱上方的所述衬底区的上表面打开窗口，并大角度注入第一掺杂离子形成第一掺杂区；
从所述P阱上方的所述衬底区的上表面以小角度注入第二掺杂离子至所述第一掺杂区内形成第二掺杂区，所述第一掺杂区与所述第二掺杂区在横向上的间隔形成沟道。
2.如权利要求1所述的制作非对称低中压器件的方法，其特征在于，所述从所述P阱上方的所述衬底区的上表面以小角度注入第二掺杂离子的步骤之后还包括：
在所述衬底区制作N型重掺杂区。
3.如权利要求2所述的制作非对称低中压器件的方法，其特征在于，在所述衬底区制作N型重掺杂区的步骤之后还包括：
在所述闸极和所述N阱对应的所述衬底区的上表面之间形成合金阻挡区。
4.如权利要求1所述的制作非对称低中压器件的方法，其特征在于，在所述非对称低中压器件的衬底区形成N阱和P阱步骤之前还包括：
在所述非对称低中压器件的基片上形成衬底区以及在所述非对称低中压器件的基片上制作STI。
5.如权利要求1所述的制作非对称低中压器件的方法，其特征在于，所述第一掺杂离子为硼离子，所述硼离子的掺杂浓度为1.8E12/立方厘米～2.2E12/立方厘米。
6.如权利要求1所述的制作非对称低中压器件的方法，其特征在于，在所述大角度注入第一掺杂离子以形成沟道的步骤中，所述大角度注入的角度范围为27～33度。
7.如权利要求1所述的制作非对称低中压器件的方法，其特征在于，所述沟道的长度范围为0.05～0.3微米。
8.如权利要求1所述的制作非对称低中压器件的方法，其特征在于，所述第二掺杂离子为砷离子，所述砷离子的掺杂浓度为5.5E14/立方厘米～6.1E14/立方厘米。
9.如权利要求1所述的制作非对称低中压器件的方法，其特征在于，所述小角度注入的角度范围为0～10度。
10.一种非对称低中压器件，其特征在于，所述非对称低中压器件包括：
衬底区；
位于所述衬底区中的N阱和P阱；
位于所述N阱上方的闸极，所述闸极与所述P阱无重合区域；
位于所述P阱上方第一掺杂区；
位于所述第一掺杂区内的第二掺杂区，所述第一掺杂区与所述第二掺杂区在横向上的间隔形成沟道。
CN201910142611.2A 2019-02-26 2019-02-26 制作非对称低中压器件的方法及非对称低中压器件 Active CN111613533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910142611.2A CN111613533B (zh) 2019-02-26 2019-02-26 制作非对称低中压器件的方法及非对称低中压器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910142611.2A CN111613533B (zh) 2019-02-26 2019-02-26 制作非对称低中压器件的方法及非对称低中压器件

Publications (2)

Publication Number Publication Date
CN111613533A true CN111613533A (zh) 2020-09-01
CN111613533B CN111613533B (zh) 2024-04-30

Family

ID=72197542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910142611.2A Active CN111613533B (zh) 2019-02-26 2019-02-26 制作非对称低中压器件的方法及非对称低中压器件

Country Status (1)

Country Link
CN (1) CN111613533B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382655A (zh) * 2020-11-12 2021-02-19 中国科学院半导体研究所 一种宽禁带功率半导体器件及制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510279A (en) * 1995-01-06 1996-04-23 United Microelectronics Corp. Method of fabricating an asymmetric lightly doped drain transistor device
US20010013628A1 (en) * 1999-05-03 2001-08-16 Sunit Tyagi Asymmetric mosfet devices
WO2003017349A2 (de) * 2001-08-17 2003-02-27 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Dmos-transistor
US20030073313A1 (en) * 2001-10-12 2003-04-17 Pendharkar Sameer P. Low leakage power transistor and method of forming
US20050006701A1 (en) * 2003-07-07 2005-01-13 Tzu-Chiang Sung High voltage metal-oxide semiconductor device
US20060145250A1 (en) * 2005-01-06 2006-07-06 Infineon Technologies North America Corp. LDMOS transistor
CN101484985A (zh) * 2005-07-25 2009-07-15 飞思卡尔半导体公司 半导体器件及其制造方法
CN101609841A (zh) * 2008-06-18 2009-12-23 中芯国际集成电路制造(上海)有限公司 一种金属氧化物半导体(mos)晶体管结构及其制造方法
CN201898135U (zh) * 2009-05-28 2011-07-13 成都芯源***有限公司 一种mosfet器件
CN102760734A (zh) * 2011-04-27 2012-10-31 瑞萨电子株式会社 半导体器件及其制造方法
CN103325834A (zh) * 2013-05-02 2013-09-25 上海华力微电子有限公司 晶体管及其沟道长度的形成方法
CN103956384A (zh) * 2014-04-29 2014-07-30 无锡中星微电子有限公司 一种高压pmos晶体管及其制备方法
US20150129959A1 (en) * 2013-11-13 2015-05-14 Magnachip Semiconductor, Ltd. Semiconductor device and manufacturing method thereof
US20180240913A1 (en) * 2017-02-23 2018-08-23 Macronix International Co., Ltd. Semiconductor device and method of manufacturing the same
KR20180110703A (ko) * 2017-03-29 2018-10-11 매그나칩 반도체 유한회사 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510279A (en) * 1995-01-06 1996-04-23 United Microelectronics Corp. Method of fabricating an asymmetric lightly doped drain transistor device
US20010013628A1 (en) * 1999-05-03 2001-08-16 Sunit Tyagi Asymmetric mosfet devices
WO2003017349A2 (de) * 2001-08-17 2003-02-27 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Dmos-transistor
US20030073313A1 (en) * 2001-10-12 2003-04-17 Pendharkar Sameer P. Low leakage power transistor and method of forming
US20050006701A1 (en) * 2003-07-07 2005-01-13 Tzu-Chiang Sung High voltage metal-oxide semiconductor device
US20060145250A1 (en) * 2005-01-06 2006-07-06 Infineon Technologies North America Corp. LDMOS transistor
CN101484985A (zh) * 2005-07-25 2009-07-15 飞思卡尔半导体公司 半导体器件及其制造方法
CN101609841A (zh) * 2008-06-18 2009-12-23 中芯国际集成电路制造(上海)有限公司 一种金属氧化物半导体(mos)晶体管结构及其制造方法
CN201898135U (zh) * 2009-05-28 2011-07-13 成都芯源***有限公司 一种mosfet器件
CN102760734A (zh) * 2011-04-27 2012-10-31 瑞萨电子株式会社 半导体器件及其制造方法
CN103325834A (zh) * 2013-05-02 2013-09-25 上海华力微电子有限公司 晶体管及其沟道长度的形成方法
US20150129959A1 (en) * 2013-11-13 2015-05-14 Magnachip Semiconductor, Ltd. Semiconductor device and manufacturing method thereof
CN103956384A (zh) * 2014-04-29 2014-07-30 无锡中星微电子有限公司 一种高压pmos晶体管及其制备方法
US20180240913A1 (en) * 2017-02-23 2018-08-23 Macronix International Co., Ltd. Semiconductor device and method of manufacturing the same
KR20180110703A (ko) * 2017-03-29 2018-10-11 매그나칩 반도체 유한회사 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382655A (zh) * 2020-11-12 2021-02-19 中国科学院半导体研究所 一种宽禁带功率半导体器件及制备方法

Also Published As

Publication number Publication date
CN111613533B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
US9793408B2 (en) Fin field effect transistor (FinFET)
US7868422B2 (en) MOS device with a high voltage isolation structure
US8330219B2 (en) Semiconductor device with high-voltage breakdown protection
US20060001050A1 (en) High voltage FET gate structure
US8377783B2 (en) Method for reducing punch-through in a transistor device
JP3055424B2 (ja) Ｍｉｓ型半導体装置の製造方法
US20060170060A1 (en) Semiconductor structure with high-voltage sustaining capability and fabrication method of the same
US20070040216A1 (en) Semiconductor device used as high-speed switching device and power device
EP3509102A1 (en) Component integrated with depletion-mode junction field-effect transistor and method for manufacturing component
KR101781220B1 (ko) 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치
US7247909B2 (en) Method for forming an integrated circuit with high voltage and low voltage devices
US10505037B2 (en) P-channel DEMOS device
US10141398B1 (en) High voltage MOS structure and its manufacturing method
US20160099348A1 (en) High voltage double-diffused mos (dmos) device and method of manufacture
US20090170269A1 (en) High voltage mosfet devices containing tip compensation implant
CN111613533B (zh) 制作非对称低中压器件的方法及非对称低中压器件
CN112768355B (zh) 齐纳二极管的制作方法
US7592661B1 (en) CMOS embedded high voltage transistor
US9397191B2 (en) Methods of making a self-aligned channel drift device
CN111092120B (zh) 场效应管器件的制造方法
US7977197B2 (en) Method for fabricating a transistor with reliable source doping
US6507058B1 (en) Low threshold compact MOS device with channel region formed by outdiffusion of two regions and method of making same
US8110468B2 (en) DMOS-transistor having improved dielectric strength of drain and source voltages
US20180083008A1 (en) Multi-time programmable (mtp) memory cells, integrated circuits including the same, and methods for fabricating the same
US20060049452A1 (en) Novel LDMOS IC technology with low threshold voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233

Applicant after: SHANGHAI ADVANCED SEMICONDUCTO

Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233

Applicant before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211110

Address after: 201306 No. 600, Yunshui Road, Lingang xinpian District, pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: GTA Semiconductor Co.,Ltd.

Address before: 200233 No. 385, Hongcao Road, Xuhui District, Shanghai

Applicant before: SHANGHAI ADVANCED SEMICONDUCTO

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant