CN113675099B - 一种散热型堆叠封装体及其制作方法 - Google Patents

一种散热型堆叠封装体及其制作方法 Download PDF

Info

Publication number
CN113675099B
CN113675099B CN202111242161.8A CN202111242161A CN113675099B CN 113675099 B CN113675099 B CN 113675099B CN 202111242161 A CN202111242161 A CN 202111242161A CN 113675099 B CN113675099 B CN 113675099B
Authority
CN
China
Prior art keywords
nanoparticles
metal nanoparticles
blind holes
layer
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111242161.8A
Other languages
English (en)
Other versions
CN113675099A (zh
Inventor
王玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Mingteng Precision Electronics Co ltd
Original Assignee
Nantong Mingteng Precision Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Mingteng Precision Electronics Co ltd filed Critical Nantong Mingteng Precision Electronics Co ltd
Priority to CN202111242161.8A priority Critical patent/CN113675099B/zh
Publication of CN113675099A publication Critical patent/CN113675099A/zh
Application granted granted Critical
Publication of CN113675099B publication Critical patent/CN113675099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种散热型堆叠封装体及其制作方法,在本发明的散热型堆叠封装体的制作过程中,通过在所述半导体管芯的上表面的四周边缘处形成一环形沟槽,并在所述半导体管芯的上表面的中间区域形成多个第一盲孔和多个第二盲孔,进而在上述环形沟槽和第一、第二盲孔中填充金属纳米颗粒,即为半导体管芯提供了多条散热路径,便于半导体管芯的快速散热。且通过设置所述第一盲孔的孔径小于所述第二盲孔的孔径,且所述第一盲孔的深度小于所述环形沟槽的深度,相邻所述第一盲孔之间的距离大于所述第一盲孔的直径,相邻所述第二盲孔之间的距离大于所述第二盲孔的直径,可以确保在制备过程中,不损坏半导体管芯的功能区。

Description

一种散热型堆叠封装体及其制作方法
技术领域
本发明涉及半导体封装领域,特别是涉及一种散热型堆叠封装体及其制作方法。
背景技术
半导体芯片的封装过程通常为:首先对半导体晶圆进行激光切割处理以形成多个分立的半导体芯片,然后将切割好的半导体芯片用导电粘合材料或者是非导电粘合材料贴装至相应的电路基板或者是引线框架上,当使用导电粘合材料将半导体芯片倒装至所述电路基板或所述引线框架时,通常需要设置低填材料以提高半导体芯片的电连接稳固性,当使用非导电粘合材料将半导体芯片粘结至所述电路基板或所述引线框架时,通常需要利用金线、银线或者铜线将半导体芯片的接合焊盘连接到基板或引线框架的相应引脚上。然后再利用树脂材料对半导体芯片进行封装,以形成半导体芯片的封装结构。
在现有技术中,为了提高半导体芯片封装结构的集成度,通常会将多个半导体芯片进行堆叠,然后再进行相应的封装。而目前的堆叠封装中,散热性能不佳,容易导致堆叠封装结构过热而发生故障。
发明内容
本发明的目的是克服上述现有技术的不足,提供一种散热型堆叠封装体及其制作方法。
为实现上述目的,本发明采用的技术方案是:
一种散热型堆叠封装体的制作方法,包括以下步骤:
步骤(1):提供第一载板,在所述载板上设置一半导体管芯,接着在所述第一载板上设置一图案化掩膜。
步骤(2):接着利用所述图案化掩膜对所述半导体管芯进行刻蚀处理,以在所述半导体管芯的上表面的四周边缘处形成一环形沟槽,并在所述半导体管芯的上表面的中间区域形成多个第一盲孔和多个第二盲孔,多个所述第一盲孔排列成第一环形部,多个所述第二盲孔排列呈第二环形部,所述第一环形部围绕所述第二环形部,所述第一盲孔的孔径小于所述第二盲孔的孔径,所述第一盲孔的深度等于所述第二盲孔的深度,且所述第一盲孔的深度小于所述环形沟槽的深度。
步骤(3):接着在所述半导体管芯上旋涂第一大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第一金属纳米颗粒层,所述第一金属纳米颗粒层覆盖所述环形沟槽、所述第一盲孔以及所述第二盲孔的底部。
步骤(4):接着在所述半导体管芯上旋涂第二大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第二金属纳米颗粒层,其中,第二大尺寸金属纳米颗粒的直径小于第一大尺寸金属纳米颗粒,所述第二金属纳米颗粒层覆盖所述第一金属纳米颗粒层。
步骤(5):接着在所述半导体管芯上旋涂第三大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第三金属纳米颗粒层,其中,第三大尺寸金属纳米颗粒的直径小于第二大尺寸金属纳米颗粒,所述第三金属纳米颗粒层覆盖所述第二金属纳米颗粒层且覆盖所述半导体管芯的上表面。
步骤(6):接着在所述半导体管芯上沉积一金属键合材料层,所述金属键合材料层覆盖所述第三金属纳米颗粒层,以形成第一组件。
步骤(7):接着将两个上述步骤(6)所形成的所述第一组件键合在一起,使得两个所述金属键合材料层键合连接,接着去除其中一个第一载板。
步骤(8):接着形成第一封装层,接着在所述第一封装层上形成一导热层,所述导热层接触所述第一金属纳米颗粒层、所述第二金属纳米颗粒层、所述第三金属纳米颗粒层以及所述金属键合材料层,接着形成第二封装层,所述第二封装层包裹所述导热层。
在更优选的技术方案中,在所述步骤(1)中,形成所述图案化掩膜的具体工艺为:通过在所述载板上涂覆光刻胶材料,所述光刻胶材料覆盖所述半导体管芯,接着对所述光刻胶材料进行曝光显影处理,以形成所述图案化掩膜。
在更优选的技术方案中,在所述步骤(2)中,通过湿法刻蚀处理或者激光刻蚀处理以同时形成所述环形沟槽、所述第一盲孔和所述第二盲孔,相邻所述第一盲孔之间的距离大于所述第一盲孔的直径,相邻所述第二盲孔之间的距离大于所述第二盲孔的直径,所述第一盲孔的深度与所述环形沟槽的深度的比值为0.7-0.9。
在更优选的技术方案中,在所述步骤(3)中,所述第一大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第一大尺寸金属纳米颗粒的粒径为300-500纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
在更优选的技术方案中,在所述步骤(4)中,所述第二大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第二大尺寸金属纳米颗粒的粒径为200-350纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
在更优选的技术方案中,在所述步骤(5)中,所述第三大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第三大尺寸金属纳米颗粒的粒径为100-250纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
在更优选的技术方案中,在所述步骤(6)中,所述金属键合材料为铜、铝、银、金、锡、铟、铅、锌中的一种或两种及以上所组成的合金。
在更优选的技术方案中,在所述步骤(8)中,所述导热层为环形结构,所述导热层围绕所述第一组件。
本发明还提出一种散热型堆叠封装体,其采用上述制作方法形成的。
相较于现有技术,本发明的散热型堆叠封装体及其制作方法有如下的有益效果:
在本发明的散热型堆叠封装体的制作过程中,通过在所述半导体管芯的上表面的四周边缘处形成一环形沟槽,并在所述半导体管芯的上表面的中间区域形成多个第一盲孔和多个第二盲孔,进而在上述环形沟槽和第一、第二盲孔中填充金属纳米颗粒,即为半导体管芯提供了多条散热路径,便于半导体管芯的快速散热。且通过设置所述第一盲孔的孔径小于所述第二盲孔的孔径,且所述第一盲孔的深度小于所述环形沟槽的深度,相邻所述第一盲孔之间的距离大于所述第一盲孔的直径,相邻所述第二盲孔之间的距离大于所述第二盲孔的直径,可以确保在制备过程中,不损坏半导体管芯的功能区。
而在填充所述环形沟槽和所述第一、第二盲孔的过程中,通过分别旋涂旋涂第一、第二、第三大尺寸金属纳米颗粒的悬浮液,且设置第二大尺寸金属纳米颗粒的直径小于第一大尺寸金属纳米颗粒,第三大尺寸金属纳米颗粒的直径小于第二大尺寸金属纳米颗粒,且在每次大尺寸金属纳米颗粒的悬浮液的旋涂完成完后均通过旋涂第一小尺寸金属纳米颗粒的悬浮液进行修饰,上述工艺方法的设置可以有效改善填充效果。
进而在后续堆叠键合以及封装过程中,设置环形结构的导热层以接触所述第一金属纳米颗粒层、所述第二金属纳米颗粒层、所述第三金属纳米颗粒层以及所述金属键合材料层,进而可以确保堆叠封装结构的热量快速散出。
附图说明
图1-图7为本发明的散热型堆叠封装体的制作过程中各步骤的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案,下面结合附图对本发明实施例进行详细描述。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其 它实施例,都属于本发明保护的范围。
本发明提出一种散热型堆叠封装体的制作方法,包括以下步骤:
步骤(1):提供第一载板,在所述载板上设置一半导体管芯,接着在所述第一载板上设置一图案化掩膜。
步骤(2):接着利用所述图案化掩膜对所述半导体管芯进行刻蚀处理,以在所述半导体管芯的上表面的四周边缘处形成一环形沟槽,并在所述半导体管芯的上表面的中间区域形成多个第一盲孔和多个第二盲孔,多个所述第一盲孔排列成第一环形部,多个所述第二盲孔排列呈第二环形部,所述第一环形部围绕所述第二环形部,所述第一盲孔的孔径小于所述第二盲孔的孔径,所述第一盲孔的深度等于所述第二盲孔的深度,且所述第一盲孔的深度小于所述环形沟槽的深度。
步骤(3):接着在所述半导体管芯上旋涂第一大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第一金属纳米颗粒层,所述第一金属纳米颗粒层覆盖所述环形沟槽、所述第一盲孔以及所述第二盲孔的底部。
步骤(4):接着在所述半导体管芯上旋涂第二大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第二金属纳米颗粒层,其中,第二大尺寸金属纳米颗粒的直径小于第一大尺寸金属纳米颗粒,所述第二金属纳米颗粒层覆盖所述第一金属纳米颗粒层。
步骤(5):接着在所述半导体管芯上旋涂第三大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第三金属纳米颗粒层,其中,第三大尺寸金属纳米颗粒的直径小于第二大尺寸金属纳米颗粒,所述第三金属纳米颗粒层覆盖所述第二金属纳米颗粒层且覆盖所述半导体管芯的上表面。
步骤(6):接着在所述半导体管芯上沉积一金属键合材料层,所述金属键合材料层覆盖所述第三金属纳米颗粒层,以形成第一组件。
步骤(7):接着将两个上述步骤(6)所形成的所述第一组件键合在一起,使得两个所述金属键合材料层键合连接,接着去除其中一个第一载板。
步骤(8):接着形成第一封装层,接着在所述第一封装层上形成一导热层,所述导热层接触所述第一金属纳米颗粒层、所述第二金属纳米颗粒层、所述第三金属纳米颗粒层以及所述金属键合材料层,接着形成第二封装层,所述第二封装层包裹所述导热层。
其中,在所述步骤(1)中,形成所述图案化掩膜的具体工艺为:通过在所述载板上涂覆光刻胶材料,所述光刻胶材料覆盖所述半导体管芯,接着对所述光刻胶材料进行曝光显影处理,以形成所述图案化掩膜。
其中,在所述步骤(2)中,通过湿法刻蚀处理或者激光刻蚀处理以同时形成所述环形沟槽、所述第一盲孔和所述第二盲孔,相邻所述第一盲孔之间的距离大于所述第一盲孔的直径,相邻所述第二盲孔之间的距离大于所述第二盲孔的直径,所述第一盲孔的深度与所述环形沟槽的深度的比值为0.7-0.9。
其中,在所述步骤(3)中,所述第一大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第一大尺寸金属纳米颗粒的粒径为300-500纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
其中,在所述步骤(4)中,所述第二大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第二大尺寸金属纳米颗粒的粒径为200-350纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
其中,在所述步骤(5)中,所述第三大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第三大尺寸金属纳米颗粒的粒径为100-250纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
其中,在所述步骤(6)中,所述金属键合材料为铜、铝、银、金、锡、铟、铅、锌中的一种或两种及以上所组成的合金。
其中,在所述步骤(8)中,所述导热层为环形结构,所述导热层围绕所述第一组件。
本发明还提出一种散热型堆叠封装体,其采用上述制作方法形成的。
如图1~图7所示,本实施例提供一种散热型堆叠封装体的制作方法,该制作方法包括以下步骤:
如图1所示,在步骤(1)中,提供第一载板100,在所述载板100上设置一半导体管芯101,接着在所述第一载板100上设置一图案化掩膜102。
在具体的实施例中,在所述步骤(1)中,形成所述图案化掩膜102的具体工艺为:通过在所述载板100上涂覆光刻胶材料,所述光刻胶材料覆盖所述半导体管芯101,接着对所述光刻胶材料进行曝光显影处理,以形成所述图案化掩膜102。
在更具体的实施例中,所述第一载板100可以为半导体基板,例如可以为单晶硅基板或多晶硅基板,所述第一载板100还可以是陶瓷基板、金属基板或者塑料基板,在另外的实施例中,所述第一载板100为刚性基板即可,即起到支撑作用的任何材料都可以作第一载板。
如图1所示,在步骤(2)中,接着利用所述图案化掩膜102对所述半导体管芯101进行刻蚀处理,以在所述半导体管芯101的上表面的四周边缘处形成一环形沟槽103,并在所述半导体管芯101的上表面的中间区域形成多个第一盲孔104和多个第二盲孔105,多个所述第一盲孔104排列成第一环形部,多个所述第二盲孔105排列呈第二环形部,所述第一环形部围绕所述第二环形部,所述第一盲孔104的孔径小于所述第二盲孔105的孔径,所述第一盲孔104的深度等于所述第二盲孔105的深度,且所述第一盲孔104的深度小于所述环形沟槽103的深度。
在具体的实施例中,在所述步骤(2)中,通过湿法刻蚀处理或者激光刻蚀处理以同时形成所述环形沟槽103、所述第一盲孔104和所述第二盲孔105,相邻所述第一盲孔104之间的距离大于所述第一盲孔104的直径,相邻所述第二盲孔105之间的距离大于所述第二盲孔105的直径,所述第一盲孔104的深度与所述环形沟槽103的深度的比值为0.7-0.9。
在更具体的实施例中,利用湿法刻蚀工艺同时形成所述环形沟槽103、所述第一盲孔104和所述第二盲孔105,所述第一盲孔104的孔径与所述第二盲孔105的孔径的比值为0.7-0.8,更具体的可以为0.85,相邻所述第一盲孔104之间的距离与所述第一盲孔104的直径的比值为1.2-1.4,更具体的可以为1.25,相邻所述第二盲孔105之间的距离与所述第二盲孔105的直径的比值为1.2-1.4,更具体的可以为1.25,所述第一盲孔104的深度与所述环形沟槽103的深度的比值为0.7-0.9,更具体的可以为0.8,上述各工艺参数的设置,可以确保湿法刻蚀工艺的稳定性,减少半导体管芯101的损坏几率。
如图2所示,在步骤(3)中,接着在所述半导体管芯101上旋涂第一大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第一金属纳米颗粒层106,所述第一金属纳米颗粒层106覆盖所述环形沟槽103、所述第一盲孔104以及所述第二盲孔105的底部。
在具体的实施例中,在所述步骤(3)中,所述第一大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第一大尺寸金属纳米颗粒的粒径为300-500纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
在更具体的实施例中,通过将不同尺寸的金属纳米颗粒分散在乙醇、丙酮等合适的溶剂中,以配置不同浓度的第一大尺寸金属纳米颗粒的悬浮液和第一小尺寸金属纳米颗粒的悬浮液,更优选的,所述第一大尺寸金属纳米颗粒的悬浮液中第一大尺寸金属纳米颗粒的浓度为5-30 mg/ml,更优选的,可以为10-20 mg/ml,所述第一小尺寸金属纳米颗粒的悬浮液中第一小尺寸金属纳米颗粒的浓度为2-8 mg/ml,更优选的,可以为4-6mg/ml,通过优化各悬浮液的金属纳米颗粒的浓度,便于第一小尺寸金属纳米颗粒嵌入所述第一大尺寸金属纳米颗粒之间的间隙中,进而增加导热路径。
在更具体的实施例中,旋涂第一大尺寸金属纳米颗粒的悬浮液和第一小尺寸金属纳米颗粒的悬浮液的转速为2000-5000转/分钟,更优选的,可以为3000-4000转/分钟。
在更具体的实施例中,所述第一大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒,所述第一大尺寸金属纳米颗粒的粒径为350-450纳米,所述第一小尺寸金属纳米颗粒的粒径为20-30纳米。
如图3所示,在步骤(4)中,接着在所述半导体管芯上旋涂第二大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第二金属纳米颗粒层107,其中,第二大尺寸金属纳米颗粒的直径小于第一大尺寸金属纳米颗粒,所述第二金属纳米颗粒层覆盖所述第一金属纳米颗粒层。
在具体的实施例中,在所述步骤(4)中,所述第二大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第二大尺寸金属纳米颗粒的粒径为200-350纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
在更具体的实施例中,通过将不同尺寸的金属纳米颗粒分散在乙醇、丙酮等合适的溶剂中,以配置不同浓度的第二大尺寸金属纳米颗粒的悬浮液和第一小尺寸金属纳米颗粒的悬浮液,更优选的,所述第二大尺寸金属纳米颗粒的悬浮液中第二大尺寸金属纳米颗粒的浓度为20-50 mg/ml,更优选的,可以为30-40 mg/ml,所述第一小尺寸金属纳米颗粒的悬浮液中第一小尺寸金属纳米颗粒的浓度为2-8 mg/ml,更优选的,可以为4-6mg/ml,通过优化各悬浮液的金属纳米颗粒的浓度,便于第一小尺寸金属纳米颗粒嵌入所述第二大尺寸金属纳米颗粒之间的间隙中,进而增加导热路径。
在更具体的实施例中,旋涂第二大尺寸金属纳米颗粒的悬浮液和第一小尺寸金属纳米颗粒的悬浮液的转速为2000-5000转/分钟,更优选的,可以为3000-4000转/分钟。
在更具体的实施例中,所述第二大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒,所述第二大尺寸金属纳米颗粒的粒径为250-300纳米,所述第一小尺寸金属纳米颗粒的粒径为20-30纳米。
如图4所示,在步骤(5)中:接着在所述半导体管芯上旋涂第三大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第三金属纳米颗粒层108,其中,第三大尺寸金属纳米颗粒的直径小于第二大尺寸金属纳米颗粒,所述第三金属纳米颗粒层覆盖所述第二金属纳米颗粒层且覆盖所述半导体管芯的上表面。
在具体的实施例中,在所述步骤(5)中,所述第三大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第三大尺寸金属纳米颗粒的粒径为100-250纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
在更具体的实施例中,通过将不同尺寸的金属纳米颗粒分散在乙醇、丙酮等合适的溶剂中,以配置不同浓度的第三大尺寸金属纳米颗粒的悬浮液和第一小尺寸金属纳米颗粒的悬浮液,更优选的,所述第三大尺寸金属纳米颗粒的悬浮液中第二大尺寸金属纳米颗粒的浓度为15-40 mg/ml,更优选的,可以为20-30 mg/ml,所述第一小尺寸金属纳米颗粒的悬浮液中第一小尺寸金属纳米颗粒的浓度为2-8 mg/ml,更优选的,可以为4-6mg/ml,通过优化各悬浮液的金属纳米颗粒的浓度,便于第一小尺寸金属纳米颗粒嵌入所述第三大尺寸金属纳米颗粒之间的间隙中,进而增加导热路径。
在更具体的实施例中,旋涂第三大尺寸金属纳米颗粒的悬浮液和第一小尺寸金属纳米颗粒的悬浮液的转速为2000-5000转/分钟,更优选的,可以为3000-4000转/分钟。
在更具体的实施例中,所述第三大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒,所述第三大尺寸金属纳米颗粒的粒径为为180-220纳米,所述第一小尺寸金属纳米颗粒的粒径为20-30纳米。
如图5所示,在步骤(6)中:接着在所述半导体管芯101上沉积一金属键合材料层109,所述金属键合材料层109覆盖所述第三金属纳米颗粒层108,以形成第一组件110。
在具体的实施例中,在所述步骤(6)中,所述金属键合材料为铜、铝、银、金、锡、铟、铅、锌中的一种或两种及以上所组成的合金。
在具体的实施例中,通过涂覆、刮涂、电镀、化学镀、蒸镀、化学气相沉积等合适的工艺沉积形成,更具体的,所述金属键合材料层109可以为金属铜、含锡焊料、含铜焊料等合适的材料。
如图6所示,在步骤(7)中:接着将两个上述步骤(6)所形成的所述第一组件110键合在一起,使得两个所述金属键合材料层109键合连接,接着去除其中一个第一载板100。
在具体的实施例中,通过激光照射或加热等合适的工艺使得两个所述金属键合材料层109键合连接。
如图7所示,在步骤(8)中:接着形成第一封装层111,接着在所述第一封装层111上形成一导热层112,所述导热层112接触所述第一金属纳米颗粒层106、所述第二金属纳米颗粒层107、所述第三金属纳米颗粒层108以及所述金属键合材料层109,接着形成第二封装层113,所述第二封装层113包裹所述导热层112。
在具体的实施例中,在所述步骤(8)中,所述导热层112为环形结构,所述导热层112围绕所述第一组件110。
在具体的实施例中,所述第一封装层111和所述第二封装层113可以为环氧树脂。
在具体的实施例中,所述导热层112可以为铜、铝或银等合适的金属材料,进而通过蒸镀、电镀、磁控溅射等合适的工艺形成。
如图7所示,本发明还提出一种散热型堆叠封装体,其采用上述制作方法形成的。
相较于现有技术,本发明的散热型堆叠封装体及其制作方法有如下的有益效果:
在本发明的散热型堆叠封装体的制作过程中,通过在所述半导体管芯的上表面的四周边缘处形成一环形沟槽,并在所述半导体管芯的上表面的中间区域形成多个第一盲孔和多个第二盲孔,进而在上述环形沟槽和第一、第二盲孔中填充金属纳米颗粒,即为半导体管芯提供了多条散热路径,便于半导体管芯的快速散热。且通过设置所述第一盲孔的孔径小于所述第二盲孔的孔径,且所述第一盲孔的深度小于所述环形沟槽的深度,相邻所述第一盲孔之间的距离大于所述第一盲孔的直径,相邻所述第二盲孔之间的距离大于所述第二盲孔的直径,可以确保在制备过程中,不损坏半导体管芯的功能区。
而在填充所述环形沟槽和所述第一、第二盲孔的过程中,通过分别旋涂旋涂第一、第二、第三大尺寸金属纳米颗粒的悬浮液,且设置第二大尺寸金属纳米颗粒的直径小于第一大尺寸金属纳米颗粒,第三大尺寸金属纳米颗粒的直径小于第二大尺寸金属纳米颗粒,且在每次大尺寸金属纳米颗粒的悬浮液的旋涂完成完后均通过旋涂第一小尺寸金属纳米颗粒的悬浮液进行修饰,上述工艺方法的设置可以有效改善填充效果。
进而在后续堆叠键合以及封装过程中,设置环形结构的导热层以接触所述第一金属纳米颗粒层、所述第二金属纳米颗粒层、所述第三金属纳米颗粒层以及所述金属键合材料层,进而可以确保堆叠封装结构的热量快速散出。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种散热型堆叠封装体的制作方法,其特征在于:包括以下步骤:
步骤(1):提供第一载板,在所述载板上设置一半导体管芯,接着在所述第一载板上设置一图案化掩膜;
步骤(2):接着利用所述图案化掩膜对所述半导体管芯进行刻蚀处理,以在所述半导体管芯的上表面的四周边缘处形成一环形沟槽,并在所述半导体管芯的上表面的中间区域形成多个第一盲孔和多个第二盲孔,多个所述第一盲孔排列成第一环形部,多个所述第二盲孔排列呈第二环形部,所述第一环形部围绕所述第二环形部,所述第一盲孔的孔径小于所述第二盲孔的孔径,所述第一盲孔的深度等于所述第二盲孔的深度,且所述第一盲孔的深度小于所述环形沟槽的深度;
步骤(3):接着在所述半导体管芯上旋涂第一大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第一金属纳米颗粒层,所述第一金属纳米颗粒层覆盖所述环形沟槽、所述第一盲孔以及所述第二盲孔的底部;
步骤(4):接着在所述半导体管芯上旋涂第二大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第二金属纳米颗粒层,其中,第二大尺寸金属纳米颗粒的直径小于第一大尺寸金属纳米颗粒,所述第二金属纳米颗粒层覆盖所述第一金属纳米颗粒层;
步骤(5):接着在所述半导体管芯上旋涂第三大尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,接着旋涂第一小尺寸金属纳米颗粒的悬浮液,接着进行烘干处理,以形成第三金属纳米颗粒层,其中,第三大尺寸金属纳米颗粒的直径小于第二大尺寸金属纳米颗粒,所述第三金属纳米颗粒层覆盖所述第二金属纳米颗粒层且覆盖所述半导体管芯的上表面;
步骤(6):接着在所述半导体管芯上沉积一金属键合材料层,所述金属键合材料层覆盖所述第三金属纳米颗粒层,以形成第一组件;
步骤(7):接着将两个上述步骤(6)所形成的所述第一组件键合在一起,使得两个所述金属键合材料层键合连接,接着去除其中一个第一载板;
步骤(8):接着形成第一封装层,接着在所述第一封装层上形成一导热层,所述导热层接触所述第一金属纳米颗粒层、所述第二金属纳米颗粒层、所述第三金属纳米颗粒层以及所述金属键合材料层,接着形成第二封装层,所述第二封装层包裹所述导热层。
2.根据权利要求1所述的散热型堆叠封装体的制作方法,其特征在于:在所述步骤(1)中,形成所述图案化掩膜的具体工艺为:通过在所述载板上涂覆光刻胶材料,所述光刻胶材料覆盖所述半导体管芯,接着对所述光刻胶材料进行曝光显影处理,以形成所述图案化掩膜。
3.根据权利要求1所述的散热型堆叠封装体的制作方法,其特征在于:在所述步骤(2)中,通过湿法刻蚀处理或者激光刻蚀处理以同时形成所述环形沟槽、所述第一盲孔和所述第二盲孔,相邻所述第一盲孔之间的距离大于所述第一盲孔的直径,相邻所述第二盲孔之间的距离大于所述第二盲孔的直径,所述第一盲孔的深度与所述环形沟槽的深度的比值为0.7-0.9。
4.根据权利要求1所述的散热型堆叠封装体的制作方法,其特征在于:在所述步骤(3)中,所述第一大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第一大尺寸金属纳米颗粒的粒径为300-500纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
5.根据权利要求1所述的散热型堆叠封装体的制作方法,其特征在于:在所述步骤(4)中,所述第二大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第二大尺寸金属纳米颗粒的粒径为200-350纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
6.根据权利要求1所述的散热型堆叠封装体的制作方法,其特征在于:在所述步骤(5)中,所述第三大尺寸金属纳米颗粒和所述第一小尺寸金属纳米颗粒具体为银纳米颗粒、金纳米颗粒、铜纳米颗粒中的一种,所述第三大尺寸金属纳米颗粒的粒径为100-250纳米,所述第一小尺寸金属纳米颗粒的粒径为10-30纳米。
7.根据权利要求1所述的散热型堆叠封装体的制作方法,其特征在于:在所述步骤(6)中,所述金属键合材料为铜、铝、银、金、锡、铟、铅、锌中的一种或两种及以上所组成的合金。
8.根据权利要求1所述的散热型堆叠封装体的制作方法,其特征在于:在所述步骤(8)中,所述导热层为环形结构,所述导热层围绕所述第一组件。
9.一种散热型堆叠封装体,其特征在于,采用权利要求1-8任一项所述的制作方法形成的。
CN202111242161.8A 2021-10-25 2021-10-25 一种散热型堆叠封装体及其制作方法 Active CN113675099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111242161.8A CN113675099B (zh) 2021-10-25 2021-10-25 一种散热型堆叠封装体及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111242161.8A CN113675099B (zh) 2021-10-25 2021-10-25 一种散热型堆叠封装体及其制作方法

Publications (2)

Publication Number Publication Date
CN113675099A CN113675099A (zh) 2021-11-19
CN113675099B true CN113675099B (zh) 2021-12-17

Family

ID=78550990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111242161.8A Active CN113675099B (zh) 2021-10-25 2021-10-25 一种散热型堆叠封装体及其制作方法

Country Status (1)

Country Link
CN (1) CN113675099B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148609B (zh) * 2022-09-05 2022-11-08 山东中清智能科技股份有限公司 一种散热型功率模块及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420641A (zh) * 2020-11-26 2021-02-26 苏州矽锡谷半导体科技有限公司 一种功率元件封装结构及其制备方法
CN112420640A (zh) * 2020-11-26 2021-02-26 苏州矽锡谷半导体科技有限公司 一种堆叠封装结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554193B2 (en) * 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420641A (zh) * 2020-11-26 2021-02-26 苏州矽锡谷半导体科技有限公司 一种功率元件封装结构及其制备方法
CN112420640A (zh) * 2020-11-26 2021-02-26 苏州矽锡谷半导体科技有限公司 一种堆叠封装结构及其制备方法

Also Published As

Publication number Publication date
CN113675099A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
US7902676B2 (en) Stacked semiconductor device and fabricating method thereof
US8859912B2 (en) Coreless package substrate and fabrication method thereof
US9070616B2 (en) Method of fabricating packaging substrate
TWI475935B (zh) 無核心層之封裝基板及其製法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
US8367473B2 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
TWI463925B (zh) 封裝基板及其製法
TW201110253A (en) Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structure
JP2012119648A (ja) フリップチップ半導体ダイのパッドレイアウトを形成する半導体素子および方法
US11450620B2 (en) Innovative fan-out panel level package (FOPLP) warpage control
TW202203331A (zh) 封裝基板及其製作方法
TWI541957B (zh) 半導體封裝件及其封裝基板
US12057324B2 (en) Semiconductor package having a semiconductor element and a wiring structure
CN113675099B (zh) 一种散热型堆叠封装体及其制作方法
US7541217B1 (en) Stacked chip structure and fabrication method thereof
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
TWI694577B (zh) 半導體結構及其製造方法
JP2002076167A (ja) 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
TW202046456A (zh) 電子封裝件及其製法
US9576820B2 (en) Semiconductor structure and method of manufacturing the same
CN111524817A (zh) 一种半导体芯片堆叠封装及其形成方法
US11373956B2 (en) Semiconductor device package and method of manufacturing the same
TWI842404B (zh) 電子封裝件之製法及其承載結構
CN216671634U (zh) 一种多芯片封装件
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant