CN111584346B - 具有热沉结构的GaN器件及其制备方法 - Google Patents

具有热沉结构的GaN器件及其制备方法 Download PDF

Info

Publication number
CN111584346B
CN111584346B CN202010469000.1A CN202010469000A CN111584346B CN 111584346 B CN111584346 B CN 111584346B CN 202010469000 A CN202010469000 A CN 202010469000A CN 111584346 B CN111584346 B CN 111584346B
Authority
CN
China
Prior art keywords
layer
heat sink
sic substrate
gan device
sink structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010469000.1A
Other languages
English (en)
Other versions
CN111584346A (zh
Inventor
莫炯炯
王志宇
陈华
刘家瑞
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202010469000.1A priority Critical patent/CN111584346B/zh
Publication of CN111584346A publication Critical patent/CN111584346A/zh
Application granted granted Critical
Publication of CN111584346B publication Critical patent/CN111584346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种具有热沉结构的GaN器件及其制备方法，该器件依次包括：Cu热沉衬底、CuIn金属间化合物层、种子层、粘附层、SiC衬底层及功能层。通过裂解工艺，利用离子注入在SiC衬底层内形成缺陷层，然后在应力诱导产生层的应力作用下使SiC衬底层在缺陷层处裂解，达到衬底减薄的效果同时还可回收SiC衬底，节省工艺成本，且SiC衬底层减薄的厚度可以通过离子注入的能量、剂量来确定，工艺简单，更避免了现有采用研磨工艺减薄过程中引入的杂质颗粒；另外，利用Cu/In合金键合，缓解了热沉结构键合过程中功能层开裂的风险，工艺可靠性高。

Description

具有热沉结构的GaN器件及其制备方法
技术领域
本发明属于半导体器件技术领域，特别是涉及一种具有热沉结构的GaN器件及其制备方法。
背景技术
作为第三代半导体的杰出代表，GaN(氮化镓)的室温禁带宽度为3.45eV，远大于Si和GaAs的禁带宽度，使得其电场击穿强度比之大了一个数量级，非常适合制作高耐压大功率器件。除了很大的禁带宽度这一优势外，GaN还具备很高的电子饱和速度及热导率，使它十分适合于微波/毫米波大功率应用的场合。GaN电力电子开关器件，AlGaN/GaN异质结高电子迁移率晶体管HEMT及GaN MMIC单片微波集成电路(Monolithic Microwave IntegratedCircuits，MMIC)在高温器件及大功率微波器件方面已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。
然而，GaN器件工作过程中的温度升高会影响器件性能，特别是对于大功率GaNHEMT器件，自热效应会导致热量在器件有源区中心迅速积聚，引起器件性能恶化失效。因此对器件进行及时散热至关重要。为了提高器件高温可靠性，减小器件热阻，大功率GaN器件往往采用背面减薄然后附加高导热的热沉结构来减小器件热阻，在制备过程中，需要对衬底进行减薄，传统方法利用CMP研磨进行，往往需要将几百微米的衬底从背面研磨减薄至100μm-150μm甚至几十微米，对于诸如价格十分昂贵的SiC衬底来说，不但衬底坚硬难减，对材料来说也是巨大的浪费，工艺成本较高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有热沉结构的GaN器件及其制备方法，用于解决现有技术中GaN器件在形成热沉结构时，采用CMP工艺减薄衬底工艺成本较高且浪费材料等的问题。
为实现上述目的及其他相关目的，本发明提供一种具有热沉结构的GaN器件的制备方法，所述制备方法包括：
提供GaN器件结构，所述GaN器件结构依次包括SiC衬底层及功能层；
提供临时键合片，并将所述功能层与所述临时键合片键合；
于所述SiC衬底层背面进行离子注入，以在所述SiC衬底层内形成缺陷层；
于所述SiC衬底层背面沉积应力诱导产生层，当所述应力诱导产生层产生的应力使所述SiC衬底层自所述缺陷层开始***，产生***口时，停止所述应力诱导产生层的沉积，然后自该***口***隔离物以完成所述SiC衬底层的减薄；
于减薄后的所述SiC衬底层背面进行平坦化处理；
于平坦化处理后的所述SiC衬底层背面依次形成粘附层、种子层及Cu层；
提供Cu热沉衬底，并于所述Cu热沉衬底上形成In层；
将所述Cu热沉衬底的所述In层与所述SiC衬底层的所述Cu层进行键合，并在键合面形成CuIn金属间化合物层，从而形成具有热沉结构的GaN器件。
可选地，所述功能层为HEMT器件层；形成所述具有热沉结构的GaN器件后还包括去除所述临时键合片的步骤。
可选地，于所述SiC衬底层背面进行离子注入时采用的注入离子为质子。
可选地，于所述SiC衬底层背面沉积应力诱导产生层的具体步骤包括：
采用溅射工艺于所述SiC衬底层背面沉积Ti层及第一Ni层；
采用电镀工艺于所述第一Ni层上沉积第二Ni层，当所述SiC衬底层自所述缺陷层开始***，产生所述***口时，停止所述第二Ni层的沉积。
可选地，采用溅射工艺形成所述粘附层及所述种子层，且所述粘附层的材料为Ti，所述种子层的材料为Au或Cu；采用电镀工艺形成所述Cu层。
可选地，所述粘附层的厚度介于10nm～50nm之间，所述种子层的厚度介于50nm～200nm之间，所述Cu层的厚度介于45μm～55μm之间。
可选地，于所述Cu热沉衬底上形成所述In层前，还包括对所述Cu热沉衬底进行电抛光处理的步骤，以使所述Cu热沉衬底的表面粗糙度介于100nm～200nm之间。
可选地，采用热蒸镀工艺形成所述In层；将所述In层与所述Cu层进行键合的具体步骤包括，先在200℃～250℃之间的温度下使所述Cu层与熔融的所述In层粘合5min～10min，然后降温至145℃～155℃之间继续粘合70min～90min。
本发明还提供一种具有热沉结构的GaN器件，所述器件依次包括：Cu热沉衬底、CuIn金属间化合物层、种子层、粘附层、SiC衬底层及功能层。
可选地，所述CuIn金属间化合物层包括Cu11In9金属间化合物层及Cu9In4金属间化合物层。
如上所述，本发明的具有热沉结构的GaN器件及其制备方法，通过裂解工艺，利用离子注入在SiC衬底层内形成缺陷层，然后在应力诱导产生层的应力作用下使SiC衬底层在缺陷层处裂解，达到衬底减薄的效果同时还可回收SiC衬底，节省工艺成本，且SiC衬底层减薄的厚度可以通过离子注入的能量、剂量来确定，工艺简单，更避免了现有采用研磨工艺减薄过程中引入的杂质颗粒；另外，利用Cu/In合金键合，缓解了热沉结构键合过程中功能层开裂的风险，工艺可靠性高。
附图说明
图1显示为本发明实施例一的具有热沉结构的GaN器件的制备方法的工艺流程图。
图2显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S1步骤所呈现的结构示意图。
图3显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S2步骤所呈现的结构示意图。
图4显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S3步骤中离子注入方向的结构示意图。
图5显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S3步骤中形成缺陷层的结构示意图。
图6显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S4步骤中形成***口的结构示意图。
图7显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S4步骤中***隔离物的结构示意图。
图8显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S6步骤所呈现的结构示意图。
图9显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S7步骤所呈现的结构示意图。
图10显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S8步骤中In层与Cu层进行键合时所呈现的结构示意图。
图11显示为本发明实施例一的具有热沉结构的GaN器件的制备方法中S8步骤中In层与Cu层进行键合后形成CuIn金属间化合物层所呈现的结构示意图，其中，图11还显示为本发明实施例二的具有热沉结构的GaN器件。
元件标号说明
100 GaN器件结构
101 SiC衬底层
102 功能层
103 临时键合片
104 缺陷层
105 应力诱导产生层
106 Ti层
107 第一Ni层
108 第二Ni层
109 ***口
110 隔离物
111 粘附层
112 种子层
113 Cu层
114 Cu热沉衬底
115 In层
116 CuIn金属间化合物层
S1～S8 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种具有热沉结构的GaN器件的制备方法，通过裂解工艺，利用离子注入在SiC衬底层内形成缺陷层，然后在应力诱导产生层的应力作用下使SiC衬底层在缺陷层处裂解，达到衬底减薄的效果同时还可回收SiC衬底，节省工艺成本，且SiC衬底层减薄的厚度可以通过离子注入的能量、剂量来确定，工艺简单，更避免了现有采用研磨工艺减薄过程中引入的杂质颗粒；另外，利用Cu/In合金键合，缓解了热沉结构键合过程中功能层开裂的风险，工艺可靠性高。
如图1至图11所示，所述制备方法包括如下步骤：
如图1及图2所示，首先进行步骤S1，提供GaN器件结构100，所述GaN器件结构100依次包括SiC衬底层101及功能层102。
作为示例，所述功能层102为形成于所述SiC衬底层101上的器件层，具有一定的电气功能，该功能层102可以是现有任意的功能器件层，尤其是大功率、高迁移率等的高产热量功能器件。此些大功率、高迁移率等的功能器件一般都需要形成散热结构以保证器件的性能。本实施例中选择所述功能层102为常规工艺完成的HEMT器件结构，包括源电极、栅电极及漏电极(图中未示出)。
如图1及图3所示，然后进行步骤S2，提供临时键合片103，并将所述功能层102与所述临时键合片103键合。
所述临时键合片103的作用是在形成热沉结构过程中用以临时固定所述功能层102及所述SiC衬底层101，以防在形成热沉结构过程中对功能层102造成损伤。所以所述临时键合片103可选取现有任意适合的临时键合材料，例如玻璃、蓝宝石等。临时键合片103的厚度可根据具体需要进行设置。通过将所述功能层102与所述临时键合片103键合后，所述功能层102被固定，所述SiC衬底层101的背面露出，后续可通过对所述SiC衬底层101的背面进行减薄及键合等工艺以实现热沉结构的形成。
如图1、图4及图5所示，接着进行步骤S3，于所述SiC衬底层101背面进行离子注入(如图4所示，图中箭头代表离子注入的方向)，以在所述SiC衬底层101内形成缺陷层104(如图5所示)。
作为示例，于所述SiC衬底层101背面进行离子注入可采用任意适合的注入离子，只要能在所述SiC衬底层101内形成缺陷层104即可，而离子注入的能量以及离子注入剂量等参数可根据需要形成的缺陷层104的深度等要求来确定。本实施例中选择质子作为离子注入工艺的注入离子，离子注入的能量为1MeV，离子注入的剂量为1x1017cm-2，该些参数下形成的缺陷层104可确保后续形成的应力诱导产生层使SiC衬底层101在缺陷层104处***。
如图1、图6及图7所示，接着进行步骤S4，于所述SiC衬底层101背面沉积应力诱导产生层105，当所述应力诱导产生层105产生的应力使所述SiC衬底层101自所述缺陷层104开始***，产生***口109时(如图6所示)，停止所述应力诱导产生层105的沉积，然后自该***口109***隔离物110以完成所述SiC衬底层101的减薄(如图7所示)。
所述应力诱导产生层105产生的是拉伸应力，在沉积形成所述应力诱导产生层105的过程中产生的拉伸应力逐渐增大，当拉伸应力增大到一定值时，会在缺陷层104的边缘开始***，产生***口109，此时停止所述应力诱导产生层105的沉积，借助外力，即材质较硬的隔离物110，将隔离物110***此***口109，以完成整个缺陷层的***。至此实现所述SiC衬底层101的减薄，工艺简单，且SiC衬底层101减薄的厚度可以通过离子注入的能量、剂量来确定，便于工艺控制，且可以避免常规采用研磨工艺减薄过程中引入的杂质颗粒；另外，分离后的部分所述SiC衬底层101还可以回收，节省工艺成本。
本实施例选择所述应力诱导产生层105为复合层，具体地沉积步骤包括：
采用溅射工艺于所述SiC衬底层101背面沉积Ti层106及第一Ni层107；
采用电镀工艺于所述第一Ni层107上沉积第二Ni层108，当所述SiC衬底层101自所述缺陷层104开始***，产生所述***口109时，停止所述第二Ni层108的沉积。
作为示例，所述隔离物110的作用是藉由所述***口109***所述缺陷层104，所以所述隔离物110的材料可以根据具体需要选择，只要能将所述缺陷层104***开即可，例如，所述隔离物110可以是半导体材料、蓝宝石材料等。
如图1所示，接着进行步骤S5，于减薄后的所述SiC衬底层101背面进行平坦化处理。以提高所述SiC衬底层101的表面平整度。本实施例选择采用CMP工艺对所述SiC衬底层101背面进行平坦化处理，至少去除所述SiC衬底层101背面残留的缺陷层。
如图1及图8所示，接着进行步骤S6，于平坦化处理后的所述SiC衬底层101背面依次形成粘附层111、种子层112及Cu层113。所述粘附层111用以提高所述SiC衬底层101与所述种子层112之间的黏附性能，所述种子层112用以提高所述Cu层113的生长质量。在所述SiC衬底层101背面形成所述Cu层113一方面可以提高与其连接的整个结构的机械强度，从而降低后续键合压力对功能层102造成损伤；另一方面Cu层113可以确保键合的高导热性，铜-铟键合不仅可以改善散热，也可以通过在键合过程中产生的压应力抵抗功能层在较高工作温度下的热膨胀(CTE)不匹配导致的功能层损坏，从而提高功能层的可靠性，在没有所述Cu层113的情况时，后续键合过程后，功能层容易出现皱纹和裂纹，这个裂纹归因于生长的功能层的叠层中存在的巨大应力梯度导致的。
作为示例，采用溅射工艺形成所述粘附层111及所述种子层112，且所述粘附层111的材料为Ti，所述种子层112的材料为Au或Cu；采用电镀工艺形成所述Cu层113。本实施例中选择所述粘附层111的厚度介于10nm～50nm之间，所述种子层112的厚度介于50nm～200nm之间，所述Cu层113的厚度介于45μm～55μm之间。
如图1及图9所示，接着进行步骤S7，提供Cu热沉衬底114，并于所述Cu热沉衬底114上形成In层115。
作为示例，所述Cu热沉衬底114一般选取厚度为2mm左右，并对所述Cu热沉衬底114进行平坦化处理，例如采用CMP对所述Cu热沉衬底114进行电抛光，以将其表面粗糙度从约20μm左右减小到100nm～200nm之间。
作为示例，可以采用热蒸镀工艺沉积所述In层115。所述In层115的蒸镀厚度大约为1μm左右。
如图1、图10及图11所示，最后进行步骤S8，将所述Cu热沉衬底114的所述In层115与所述SiC衬底层101的所述Cu层113进行键合(如图10所示)，并在键合面形成CuIn金属间化合物层116(如图11所示)，从而形成具有热沉结构的GaN器件。
作为示例，键合形成所述CuIn金属间化合物层116的具体步骤包括，先将所述SiC衬底层101的所述Cu层113通过熔融的所述In层115粘合至所述Cu热沉衬底114上，条件为200℃～250℃之间的温度下使所述Cu层113与熔融的所述In层115粘合5min～10min,；然后，将温度将至145℃～155℃之间，继续粘合70min～90min，从而所述Cu层113与所述In层115形成金属合金层，即CuIn金属间化合物层116。先采用高温键合，再采用低温键合，是因为在键合温度为200℃～250℃之间时，会形成Cu11In9金属间化合物层，合金的熔点将更高，为310℃。此外，低温退火70min～90min将产生富含铜的Cu9In4化合物，更利于散热。
作为示例，可以在形成所述具有热沉结构的GaN器件后根据需要去除所述临时键合片103。
实施例二
本实施例提供一种具有热沉结构的GaN器件，该具有热沉结构的GaN器件可以采用上述实施例一的制备方法制备，但不限于实施例一所述的制备方法，只要能形成本具有热沉结构的GaN器件即可。该具有热沉结构的GaN器件所能达到的有益效果可请参见实施例一，以下不再赘述。
如图11所示，该具有热沉结构的GaN器件包括：Cu热沉衬底114、CuIn金属间化合物层116、种子层112、粘附层111、SiC衬底层101及功能层102。
作为示例，所述CuIn金属间化合物层116包括Cu11In9金属间化合物层及Cu9In4金属间化合物层。
综上所述，本发明提供一种具有热沉结构的GaN器件及其制备方法，通过裂解工艺，利用离子注入在SiC衬底层内形成缺陷层，然后在应力诱导产生层的应力作用下使SiC衬底层在缺陷层处裂解，达到衬底减薄的效果同时还可回收SiC衬底，节省工艺成本，且SiC衬底层减薄的厚度可以通过离子注入的能量、剂量来确定，工艺简单，更避免了现有采用研磨工艺减薄过程中引入的杂质颗粒；另外，利用Cu/In合金键合，缓解了热沉结构键合过程中功能层开裂的风险，工艺可靠性高。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种具有热沉结构的GaN器件的制备方法，其特征在于，所述制备方法包括：
提供GaN器件结构，所述GaN器件结构依次包括SiC衬底层及功能层；
提供临时键合片，并将所述功能层与所述临时键合片键合；
于所述SiC衬底层背面进行离子注入，以在所述SiC衬底层内形成缺陷层；
于所述SiC衬底层背面沉积应力诱导产生层，当所述应力诱导产生层产生的应力使所述SiC衬底层自所述缺陷层开始***，产生***口时，停止所述应力诱导产生层的沉积，然后自该***口***隔离物以完成所述SiC衬底层的减薄；
于减薄后的所述SiC衬底层背面进行平坦化处理；
于平坦化处理后的所述SiC衬底层背面依次形成粘附层、种子层及Cu层；
提供Cu热沉衬底，并于所述Cu热沉衬底上形成In层；
将所述Cu热沉衬底的所述In层与所述SiC衬底层的所述Cu层进行键合，并在键合面形成CuIn金属间化合物层，从而形成具有热沉结构的GaN器件。
2.根据权利要求1所述的具有热沉结构的GaN器件的制备方法，其特征在于：所述功能层为HEMT器件层；形成所述具有热沉结构的GaN器件后还包括去除所述临时键合片的步骤。
3.根据权利要求1所述的具有热沉结构的GaN器件的制备方法，其特征在于：于所述SiC衬底层背面进行离子注入时采用的注入离子为质子。
4.根据权利要求1所述的具有热沉结构的GaN器件的制备方法，其特征在于，于所述SiC衬底层背面沉积应力诱导产生层的具体步骤包括：
采用溅射工艺于所述SiC衬底层背面沉积Ti层及第一Ni层；
采用电镀工艺于所述第一Ni层上沉积第二Ni层，当所述SiC衬底层自所述缺陷层开始***，产生所述***口时，停止所述第二Ni层的沉积。
5.根据权利要求1所述的具有热沉结构的GaN器件的制备方法，其特征在于：采用溅射工艺形成所述粘附层及所述种子层，且所述粘附层的材料为Ti，所述种子层的材料为Au或Cu；采用电镀工艺形成所述Cu层。
6.根据权利要求5所述的具有热沉结构的GaN器件的制备方法，其特征在于：所述粘附层的厚度介于10nm～50nm之间，所述种子层的厚度介于50nm～200nm之间，所述Cu层的厚度介于45μm～55μm之间。
7.根据权利要求1所述的具有热沉结构的GaN器件的制备方法，其特征在于：于所述Cu热沉衬底上形成所述In层前，还包括对所述Cu热沉衬底进行电抛光处理的步骤，以使所述Cu热沉衬底的表面粗糙度介于100nm～200nm之间。
8.根据权利要求1所述的具有热沉结构的GaN器件的制备方法，其特征在于：采用热蒸镀工艺形成所述In层；将所述In层与所述Cu层进行键合的具体步骤包括，先在200℃～250℃之间的温度下使所述Cu层与熔融的所述In层粘合5min～10min，然后降温至145℃～155℃之间继续粘合70min～90min。
CN202010469000.1A 2020-05-28 2020-05-28 具有热沉结构的GaN器件及其制备方法 Active CN111584346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010469000.1A CN111584346B (zh) 2020-05-28 2020-05-28 具有热沉结构的GaN器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010469000.1A CN111584346B (zh) 2020-05-28 2020-05-28 具有热沉结构的GaN器件及其制备方法

Publications (2)

Publication Number Publication Date
CN111584346A CN111584346A (zh) 2020-08-25
CN111584346B true CN111584346B (zh) 2021-02-12

Family

ID=72112367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010469000.1A Active CN111584346B (zh) 2020-05-28 2020-05-28 具有热沉结构的GaN器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111584346B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893129A (zh) * 2005-06-30 2007-01-10 Lg.菲利浦Lcd株式会社 发光二极管封装及其制造方法、背光单元和液晶显示器件
CN106504988A (zh) * 2016-11-30 2017-03-15 陕西科技大学 一种金刚石热沉衬底GaN HEMTs制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL180221B (nl) * 1952-07-29 Charbonnages Ste Chimique Werkwijze ter bereiding van een polyaminoamidehardingsmiddel voor epoxyharsen; werkwijze ter bereiding van een in water verdeeld hardingsmiddel; werkwijze ter bereiding van een epoxyharssamenstelling die een dergelijk hardingsmiddel bevat alsmede voorwerp voorzien van een bekledingslaag verkregen uit een dergelijke epoxyharssamenstelling.
JPS60100456A (ja) * 1983-11-05 1985-06-04 Fujitsu Ltd 発熱体モジユ−ルの放熱取付構造
JP3832151B2 (ja) * 1999-07-22 2006-10-11 株式会社日立製作所 鉛フリーはんだ接続構造体
CN1174484C (zh) * 2000-11-17 2004-11-03 矽品精密工业股份有限公司 具有散热结构的半导体封装件
JP4014528B2 (ja) * 2003-03-28 2007-11-28 日本碍子株式会社 ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
WO2007049939A1 (en) * 2005-10-29 2007-05-03 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN101315913A (zh) * 2008-06-12 2008-12-03 上海芯光科技有限公司 一种轻质高导热效率的功率器的封装件
US8431445B2 (en) * 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
WO2014136484A1 (ja) * 2013-03-07 2014-09-12 住友ベークライト株式会社 装置、接着剤用組成物、接着シート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893129A (zh) * 2005-06-30 2007-01-10 Lg.菲利浦Lcd株式会社 发光二极管封装及其制造方法、背光单元和液晶显示器件
CN106504988A (zh) * 2016-11-30 2017-03-15 陕西科技大学 一种金刚石热沉衬底GaN HEMTs制备方法

Also Published As

Publication number Publication date
CN111584346A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
US11735460B2 (en) Integrated circuit devices with an engineered substrate
JP7460694B2 (ja) 複合基板、複合基板作成方法、半導体デバイス、および電子デバイス
US11164743B2 (en) Systems and method for integrated devices on an engineered substrate
CN103137476A (zh) 具有钝化以及栅极电介质多层结构的GaN高压HFET
US11817482B2 (en) Semiconductor device and method
US20110143517A1 (en) III-Nitride Monolithic IC
CN103606516A (zh) GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN114975096B (zh) 键合材料和制备方法以及半导体器件
CN108615756A (zh) 半导体器件
CN111223929B (zh) 具有金刚石微流道的GaN半导体结构、器件及制备方法
CN111128709A (zh) 基于Cu的GaN HEMT无金欧姆接触电极的制备方法
JP7052503B2 (ja) トランジスタの製造方法
CN111584346B (zh) 具有热沉结构的GaN器件及其制备方法
US20230395376A1 (en) Semiconductor substrates and methods of producing the same
CN115295515A (zh) 半导体器件的制作方法及半导体器件
CN106783616B (zh) 半导体结构以及制备方法
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
CN112382559B (zh) 一种异质薄膜结构及其制备方法
CN112530855B (zh) 复合异质集成半导体结构、半导体器件及制备方法
WO2007116238A1 (en) METHOD OF MANUFACTURING A GaN MOSFET
JP2023550520A (ja) 高電子移動度を有するトランジスタを製造する方法及び製造したトランジスタ
CN117690792A (zh) 一种GaN功率器件的制备方法、GaN功率器件
Arulkumaran et al. Gallium Nitride Transistors On Large-Diameter Si (111) Substrate
JP2021082773A (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant