CN111566825A - 太阳能电池的制造方法 - Google Patents

太阳能电池的制造方法 Download PDF

Info

Publication number
CN111566825A
CN111566825A CN201880086006.1A CN201880086006A CN111566825A CN 111566825 A CN111566825 A CN 111566825A CN 201880086006 A CN201880086006 A CN 201880086006A CN 111566825 A CN111566825 A CN 111566825A
Authority
CN
China
Prior art keywords
layer
lift
semiconductor layer
type semiconductor
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880086006.1A
Other languages
English (en)
Inventor
三岛良太
足立大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of CN111566825A publication Critical patent/CN111566825A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

本发明高效地制造背结型太阳能电池。是包含晶体基板(11)的太阳能电池(10)的制造方法，包括第1工序～第5工序，第2工序中，对于p型半导体层(13p)，依次层叠形成第1提离层(LF1)和第2提离层(LF2)，第4工序中，对于第3工序中残留的第2提离层(LF2)和没有p型半导体层(13p)的非形成区域，层叠形成n型半导体层(13n)，第5工序中，使用第1蚀刻溶液，除去第1提离层(LF1)和第2提离层(LF2)，也除去在第2提离层(LF2)层叠的n型半导体层(13n)。而且，相对于第1蚀刻溶液的、p型半导体层(13p)、第1提离层(LF1)和第2提离层(LF2)的蚀刻速度满足特定的关系式。

Description

太阳能电池的制造方法
技术领域
本发明涉及太阳能电池的制造方法。
背景技术
一般的太阳能电池是在半导体基板的两主面(受光面·背面)配置电极的两面电极型，但最近作为没有因电极导致的屏蔽损失的太阳能电池，开发有仅在背面配置有电极的背结(背面电极)型太阳能电池。
背结型太阳能电池需要以高精度在背面形成p型半导体层和n型半导体层等半导体层图案，与两面电极型太阳能电池相比制造方法较为复杂。如专利文献1所示，作为用于使制造方法简化的技术，可举出基于提离法的半导体层图案的形成技术。
即，在开发将氧化硅(SiOx)或碳化硅用作提离层(也称为掩模层或替换层)，通过除去该提离层而除去在其上形成的半导体层，形成半导体层图案的图案的技术。
现有技术文献
专利文献
专利文献1：日本特开2013-120863号公报。
发明内容
然而，目前的课题是为了利用提离法形成高精度的半导体层图案，在除去提离层前需要对提离层本身实施图案等，所以生产率自然不高。
本发明是为了解决上述课题而完成的。因此，以高效地制造背结型太阳能电池作为课题。
本发明的包含晶体基板的太阳能电池的制造方法中，包括如下工序：
第1工序，在所述晶体基板的一侧主面侧，形成第1导电型半导体层，
第2工序，对于所述第1导电型半导体层，依次层叠形成包含硅系薄膜材料的、第1提离层和第2提离层，
第3工序，在所述一侧主面的一部分，通过除去所述第2提离层、所述第1提离层和所述第1导电型半导体层，生成所述第1导电型半导体层的非形成区域，另一方面，在所述一侧主面的剩余部分，使所述第1导电型半导体层、所述第1提离层和所述第2提离层残留，
第4工序，对所述残留的所述第2提离层和所述非形成区域，层叠形成第2导电型半导体层，以及
第5工序，使用第1蚀刻溶液，除去所述第1提离层和所述第2提离层，并且，还除去层叠于所述第2提离层的所述第2导电型半导体层；
并且，对于所述第1蚀刻溶液，第1导电型半导体层、第1提离层和第2提离层的蚀刻速度满足以下的关系式：
第1导电型半导体层的蚀刻速度<第2提离层的蚀刻速度<第1提离层的蚀刻速度……[关系式1]。
根据本发明，可高效率地制造背结型太阳能电池。
附图说明
图1A是表示太阳能电池的制造方法的截面图。
图1B是表示太阳能电池的制造方法的截面图。
图1C是表示太阳能电池的制造方法的截面图。
图1D是表示太阳能电池的制造方法的截面图。
图1E是表示太阳能电池的制造方法的截面图。
图1F是表示太阳能电池的制造方法的截面图。
图1G是表示太阳能电池的制造方法的截面图。
图2是表示太阳能电池的截面图。
图3是表示太阳能电池的电极层的平面图。
具体实施方式
对本发明的一实施方式进行说明则如下所述，但并不限于此。应予说明，为了方便，有时省略影线、部件符号等，这样的情况下，可参照其它的附图。并且，为了方便，附图的各种部件的尺寸被调整为容易观察的尺寸。
以下，对于太阳能电池10进行详细说明。图2的示意性的截面图表示使用硅制的晶体基板11的太阳能电池10的构成图。该太阳能电池10有2个主面11S(11SU,11SB)，将相当于光入射的一方侧的晶体基板11的主面[表侧主面]11SU的一侧称为表侧，将相对于其位于反对侧的另一侧主面[背侧主面]11SB的一侧称为背侧。并且，为了方便，将表侧作为比背侧更积极受光的一侧(受光侧)，将不积极受光的背侧作为非受光侧进行说明。
并且，该太阳能电池是所谓的异质结晶体硅太阳能电池，是使电极层仅配置于主面的一方侧(背侧)的背结型(背面电极型)太阳能电池10。
太阳能电池10包括晶体基板11、本征半导体层12、导电型半导体层13(p型半导体层13p,n型半导体层13n)、低反射层14以及电极层15(透明电极层17、金属电极层18)。
应予说明，以下为了方便，在与p型半导体层13p或n型半导体层13n单独对应的部件，在部件编号的末尾标记“p”/“n”。并且，由于如p型、n型那样导电型不同，因此可以将一个导电型称为“第1导电型”，将另一个导电型称为“第2导电型”。
晶体基板11可以是由单晶硅形成的基板，也可以是由多晶硅形成的半导体基板。以下，举例说明单晶硅基板。
晶体基板11的导电型可以是含有对硅原子导入电子的杂质(例如磷原子)的n型单晶硅基板，也可以是具有对硅原子导入空穴的杂质(例如硼原子)的p型单晶硅基板，以下，举例说明载流子寿命长的所谓n型晶体基板。
并且，从对接受光进行陷光的观点考虑，晶体基板11优选在2个主面11S的表面，具有由山(凸)和谷(凹)形成的纹理(Texture)结构TX[第1纹理结构]。应予说明，纹理结构TX(凹凸面)例如通过利用晶体基板的(100)面的蚀刻速率与(111)面的蚀刻速率之间的差异的各向异性蚀刻来形成。
并且，晶体基板11的厚度优选为250μm以下。应予说明，测定厚度时的测定方向是相对于晶体基板11的平均面(平均面是指作为不依存于纹理结构TX的基板整体的面)的垂直方向。因此，以往，将该垂直方向即测定厚度的方向作为厚度方向。
晶体基板11的厚度为250μm以下时，硅の使用量减少，因此容易确保硅基板，也实现低成本化。另外，仅在背侧将硅基板内通过光激励生成的空穴和电子回收的背结结构，从有效地进行各载体的回收的观点考虑是优选的。
另一方面，晶体基板11的厚度过薄时，产生机械强度的降低，或不充分吸收外部光(太阳光)，短路电流密度减少。因此，晶体基板的厚度优选为50μm以上，更优选为70μm以上。应予说明，在晶体基板的主面形成有纹理结构的情况下，晶体基板的厚度由将受光侧和背侧的各个凹凸结构的对置的凸的顶点连接的直线间的距离的平均值表示。
本征半导体层12(12U,12p,12n)通过覆盖晶体基板11的两主面11S(11SU,11SB)而一边抑制杂质对晶体基板11的扩散一边进行表面钝化。应予说明，“本征(i型)”这一术语不限于不包含导电型杂质的完全本征，还包括在硅系层以可作为本征层发挥功能的范围包含微量的n型杂质或p型杂质的“弱n型”或“弱p型”的实质上本征的层。
本征半导体层12的材料没有特别限定，但优选为非晶质硅系薄膜，更优选为包含硅和氢的氢化非晶质硅系薄膜(a-Si：H薄膜)。
并且，本征半导体层12的厚度没有特别限定，优选为2nm～20nm。这是因为：厚度为2nm以上时，作为钝化层的效果提高，厚度为20nm以下时，抑制因高电阻化生成的变换特性的降低。
本征半导体层12的形成方法没有特别限定，优选为等离子CVD(Chemical VaporDeposition)法。这是为了一边抑制杂质向单晶硅的扩散，一边有效地进行基板表面的钝化。并且，如果为等离子CVD法，则通过使本征半导体层的膜中氢浓度在膜厚方向变化，进行载体回收的同时能够实现有效的能隙分布的形成。
应予说明，作为基于等离子CVD法的薄膜的形成条件，例如优选为基板温度100℃～300℃，压力20Pa～2600Pa，高频功率密度0.003W/cm2～0.5W/cm2。
并且，作为用于形成薄膜的原料气体，为本征半导体层12时，优选为SiH4、Si2H6等含硅气体，或者是将它们的气体和H2混合而成的气体。
应予说明，可以在上述气体中，添加包含CH4、NH3、GeH4等不同元素的气体，形成硅碳化钙、硅亚硝酸盐、或者硅锗等硅合金，从而适当地变更薄膜的能隙。
作为导电型半导体层13，可举出p型半导体层13p和n型半导体层13n。如图2所示，p型半导体层13p在晶体基板11的背侧的一部分隔着本征半导体层12p而形成，n型半导体层13n在晶体基板11的背侧的另一部分隔着本征半导体层12n而形成。即，在p型半导体层13p和n型半导体层13n与晶体基板11之间，作为发挥钝化作用的中间层，夹设有本征半导体层12。
p型半导体层13p和n型半导体层13n的膜厚没有特别限定，优选为2nm～20nm。这是因为，若厚度为2nm以上，则作为钝化层的效果增大，若厚度为20nm以下，则抑制通过高电阻化生成的变换特性的降低。
并且，p型半导体层13p和n型半导体层13n，在晶体基板11的背侧，以p型半导体层13p和n型半导体层13n电分离的方式图案化而配置。导电型半导体层13的宽度(例如如果是线状的图案则为短边长)优选为50μm～3000μm，更优选为65μm～1000μm，更进一步优选为80μm～500μm。
并且，在晶体基板11生成的载体介由导电型半导体层13被提取的情况下，空穴的有效质量比电子大，因此从降低输送损失的观点考虑，优选p型半导体层13p比n型半导体层13n的宽度窄。例如优选p型半导体层13p的宽度与n型半导体层13n的宽度相比为0.5倍～0.9倍，更优选为0.6倍～0.8倍。
并且，p型半导体层13p是添加了p型掺杂层(硼等)的硅层，从抑制杂质扩散或抑制串联电阻抑制的观点考虑，优选由非晶质硅形成。另一方面，n型半导体层13n是添加了n型的掺杂剂(磷等)的硅层，其也优选与p型半导体层13p同样地由非晶质硅层形成。
应予说明，作为原料气体，优选使用SiH4或Si2H6等含硅的气体，或硅系气体和H2的混合气体。作为掺杂剂气体，p型半导体层13p的形成优选使用B2H6等，n型半导体层的形成优选使用PH3等。并且，B或P这样的杂质的添加量可以是微量的，因此可以使用利用原料气体使掺杂剂气体稀释而成的混合气体。
并且，为了调整p型半导体层13p或n型半导体层13n的能隙，可以添加包含CH4、CO2、NH3、或者GeH4等多种元素的气体，使p型半导体层13p或n型半导体层13n合金化。
低反射层14是抑制太阳能电池10所接受的光的反射的层。作为低反射层14的材料，只要是使光透过的透光性的材料就没有特别限定，例如可举出氧化硅、碳化硅、氧化锌或氧化钛。并且，作为低反射层的形成方法，例如可以利用使氧化锌或者氧化钛等氧化物的纳米粒子分散而成的树脂材料进行涂布。
电极层15通过以覆盖p型半导体层13p或n型半导体层13n上的方式形成，从而与这些半导体层13电连接。由此，电极层15作为将通过p型半导体层13p或n型半导体层13n的载流子向太阳能电池10的外部导入的输送层发挥功能。
应予说明，电极层15可以仅由导电性高的金属形成，从与p型半导体层13p、n型半导体层13n的电接合的观点，或者抑制作为电极材料的金属的向两半导体层13p,13n的原子扩散的观点考虑，优选将由透明导电性氧化物形成的电极层15设置于金属制的电极层与p型半导体层13p，n型半导体层13n之间。
因此，本说明书中，将由透明导电性氧化物形成的电极层15称为透明电极层17，将金属制的电极层15称为金属电极层18。并且，如图3的晶体基板11的背侧的俯视图所示，在梳齿形状的p型半导体层13p和n型半导体层13n中，有时将在梳背部上形成的电极层称为母线部，将在梳齿部上形成的电极层称为指状部。
透明电极层17作为材料并不特别限定，例如可举出氧化锌或氧化铟，或者在氧化铟中以0.5重量％～15重量％，优选为1重量％～10重量％添加各种金属氧化物、例如氧化钛、氧化锡、氧化钨或者氧化钼等而成的透明导电性氧化物。
并且，透明电极层17的厚度优选为20nm～200nm，作为这种膜厚适宜的透明电极层的形成方法，例如利用溅射法等物理气相堆积法(PVD)、或者有机金属化合物和氧或水的反应的化学气相堆积法(MOCVD)法等。
金属电极层18作为材料没有特别限定，例如可举出银、铜、铝或者镍等。
并且，金属电极层18的厚度优选为1μm～80μm，作为这种膜厚适宜的金属电极层18的形成方法，可举出对材料浆料进行喷墨或丝网印刷的印刷法、或者镀覆法。然而，并不限于此，在采用真空工艺的情况下，可以采用蒸镀或溅射法。
并且，p型半导体层13p、n型半导体层13n的梳齿部的宽度和形成在这些层上的金属电极层18的宽度优选为相同程度。但是，并不限于此，也可以使金属电极层18的宽度比梳齿部的宽度窄。并且，若已防止了金属电极层18彼此的漏电，可以使金属电极层18的宽度比梳齿部的宽度宽。
应予说明，在对晶体基板11，层叠了本征半导体层12、导电型半导体层13、低反射层14和电极层15的阶段，以各接合界面的钝化、半导体层13和该界面的缺陷能级的发生的抑制、透明电极层17的低电阻化等为目的，实施退火处理。
作为退火处理，例如可举出将配置有各层的晶体基板投入到加热到150℃～200℃的烤箱而进行加热处理。此时，烤箱内的气氛可以是大气，但通过使用氢或氮，能够进行更有效的退火处理。并且，退火处理可以是对配置有各层的晶体基板使用红外线加热器而照射红外线的RTA(Rapid Thermal Annealing)处理。
在此，使用图1A～图1G对以上的背结型的太阳能电池10的制造方法进行详细说明。该制法中，包括下述的第1工序～第5工序。
首先，如图1A所示，准备具有纹理结构的晶体基板11。并且，如图1B所示，在晶体基板11的表侧的主面11SU上，例如形成本征半导体12U，进而在该层12U上，形成反射防止层14。应予说明，该反射防止层14由具有从陷光的观点考虑适宜的光吸收系数和折射率的材料形成。作为这种材料，可举出硅亚硝酸盐、硅氧化物或者硅羟基氮化物。
接下来，如图1C所示，在晶体基板11的背侧的主面11SB上，例如由i型非晶质硅层形成本征半导体层12p。并且，接着在该本征半导体层12p上，形成p型半导体层13p。即，在晶体基板11的一侧主面即主面11SB的一侧，形成p型半导体层13p[第1工序]。
并且，如图1C所示，在p型半导体层13p上，形成复合层型提离层LF[第1提离层LF1，第2提离层LF2]。详细而言，对p型半导体层13p，例如将包含硅系薄膜材料的、第1提离层LF1和第2提离层LF2依次层叠形成[第2工序]。即，第1提离层LF1形成在p型半导体层13p上，第2提离层LF2形成在第1提离层LF1上。
之后，如图1D所示，通过在晶体基板11的主面11SB的一部分，除去第2提离层LF2、第1提离层LF1和p型半导体层13p，从而生成该没有p型半导体层13p的非形成区域NA，另一方面，在主面11SB的剩余部分，至少残留p型半导体层13p、第1提离层LF1和第2提离层LF2[第3工序]。
这种图案化的工序，通过光刻法，例如在一部分形成抗蚀剂膜(未图示)，使没有被抗蚀剂膜覆盖的部分蚀刻而实现。在图1D所示的情况下，通过使本征半导体层12p、p型半导体层13p、第1提离层LF1和第2提离层LF2的这些层图案化，从而在晶体基板11的主面11SB的一部分生成非形成区域NA(针对非形成区域NA的详细内容如后所述)。
应予说明，作为这种第3工序中使用的蚀刻溶液[第2蚀刻溶液]，例如可举出氢氟酸和氧化性溶液的混合溶液(例如氟硝酸)、或者使臭氧溶解于氢氟酸的溶液(以下，臭氧/氟酸液)。这种情况下，有助于提离层LF的蚀刻的蚀刻剂是氟化氢。
然而，图案化并不限于使用抗蚀剂膜和蚀刻溶液的湿式蚀刻。图案化例如可以是干式蚀刻，也可以是使用蚀刻糊剂等的图案印刷。
接着，如图1E所示，以覆盖晶体基板11的主面11SB的非形成区域NA、第2提离层LF2的表面LF2s(参照图1D)、层叠而残留的层(第2提离层LF2、第1提离层LF1、p型半导体层13p、本征半导体层12p)的侧面SE的方式，形成本征半导体层12n以及该层12n上形成n型半导体层13n(应予说明，将表面LF2s和侧面SE也称为残留面)。即，对残留的第2提离层LF2和晶体基板11的一侧主面11SB的非形成区域NA，层叠形成n型半导体层13n[第4工序]。
接着，如图1F所示，通过使用蚀刻溶液[第1蚀刻溶液]，除去复合层型的提离层LF，从而将层叠在该层LF上的层(本征半导体层12n、n型半导体层13n)也从晶体基板11中除去。即，使用蚀刻溶液，除去第1提离层LF1和第2提离层LF2，也除去层叠于第2提离层LF2的n型半导体层13n[第5工序]。应予说明，作为用于这种第5工序(图案化)的蚀刻溶液，例如可举出氢氟酸。
并且，相对于蚀刻液，p型半导体层13p、第1提离层LF1和第2提离层LF2的蚀刻速度满足以下关系式1：
p型半导体层13p的蚀刻速度<第2提离层LF2的蚀刻速度<第1提离层LF1的蚀刻速度……[关系式1]
之后，如图1G所示，在晶体基板11的背侧，例如通过利用掩模的溅射法，以生成分离槽25的方式形成透明电极层17(17p，17n)。或者，也可以先不使用掩模而形成透明导电性氧化物制的膜，之后通过光刻法，以仅残留p型半导体层13p·n型半导体层13n上的透明导电性氧化物制的膜的方式进行蚀刻而形成透明电极层17(17p，17n)。
应予说明，因该分离槽25，不易发生泄漏电流。另外，在透明电极层17上，例如使用具有开口的网筛(未图示)，形成线状的金属电极层18(18p，18n)。根据以上，完成背面接合型的太阳能电池10的各层的形成。
根据以上的太阳能电池10的制造方法，包括第1工序～第5工序时，实现以下的内容。
首先，提离层LF以2层以上形成，而且蚀刻速度快的层设置于晶体基板11侧(参照关系式1)。这是因为，通过利用对提离层LF内的蚀刻速度的差，在第3工序和第5工序中提高蚀刻的精度，使图案化工序简化。
对于防止太阳能电池10中的不希望的短路或泄漏电流的方面，将蚀刻的精度、即导电型半导体层13或电极层15精度良好地形成很重要。第3工序中，提离层LF的一部分发挥在所期望部分的p型半导体层[第1导电型半导体层]13p防止蚀刻溶液的附着的掩模的作用。因此，图案化的p型半导体层13p的宽度依赖于残留的提离层LF的宽度。
于是，若相对于蚀刻溶液的提离层LF的蚀刻速度过快，则提离层LF容易在宽度方向过大地被蚀刻(与所期望的宽度相比宽度窄)，因此提离层LF的图案精度降低。因此，相对于蚀刻液[第2蚀刻溶液]的提离层的蚀刻速度过快并不好。
另一方面，第5工序中，不仅n型半导体层[第2导电型半导体层]13n覆盖第3工序中残留的提离层LF，而且还形成于所希望位置(残留的p型半导体层13p的相邻非成型区域NA)。为了将所希望位置的n型半导体层13n作为图案残留，并且除去提离层LF上的n型半导体层13n，优选相对于蚀刻液[第1蚀刻溶液]的提离层LF的蚀刻速度快。并且，从生产率的观点考虑，蚀刻速度越快，处理时间越短，因而优选。
如此，第3工序和第5工序中要求提离层LF有相反的蚀刻特性，而提离层LF满足[关系式1]则可实现该特性。
第3工序中，若满足关系式1，则非成型区域NA中，第1提离层LF1最早被溶解，从而其上的第2提升层LF2也容易从晶体基板11解离(当然第2提升层LF2不仅解离而且也溶解)，进而从第1提离层LF1露出的p型半导体层13p也溶解。
并且，第3工序中，例如以图1D所示的方式，通过层叠而残留的层(第2提离层LF2、第1提离层LF1、p型半导体层13p、本征半导体层12p)的侧面SE，假设即使第2提离层LF2下的第1提离层LF1因蚀刻而被侵蚀，也残留有没有侵蚀的第1提离层LF1，从而与其连接的第2提离层LF2也残留。因此，该残留的第2提离层LF2在第5工序中作为提离层LF发挥功能。应予说明，所期望部分的p型半导体层13p必须要残留，因此与第1提离层LF1和第2提离层LF2相比，蚀刻速度慢。
并且，第5工序中，如果下层即第1提离层LF1完全被除去，则即使该层LF1上的第2提离层LF2残留，也能除去n型半导体层13n。即，第2导电型半导体层LF2以及其上的n型半导体层13n被提离。
如上所述，复合层型的提离层LF是需要在第5工序中基本完全除去的层，但是为了在至此的工序(例如第3工序)中不被过多蚀刻，蚀刻速度设置成p型半导体层13p的蚀刻速度<第2提离层LF2的蚀刻速度<第1提离层LF1的蚀刻速度[关系式1]。并且，与第3工序同样地，在第5工序中，所希望部分的p型半导体层13p必须要残留，因此与第1提离层LF1和第2提离层LF2的蚀刻速度相比，p型半导体层13p的蚀刻速度慢。
如此，使用满足关系式1的p型半导体层13p和提离层LF时，例如在第5工序中，不进行使用抗蚀剂膜的蚀刻就使n型半导体层13n图案化。换言之，如果为以上的太阳能电池10的制造方法，则图案化工序被简化，高效地制造背结型的太阳能电池10。而且，还提高图案精度，因此，防止太阳能电池10的短路或泄漏，从该太阳能电池10可得到高输出。
应予说明，第2工序中，在由第1工序形成的p型半导体层13p上，形成复合层的提离层LF。并且，这种提离层LF在第3工序中被图案化(例如蚀刻)，且在第5工序中与n型半导体层13n一起被除去。因此，优选以包含相对于第3工序和第5工序中使用的蚀刻溶液进行溶解的材料、例如金属系薄膜材料、金属氧化物系薄膜材料或者硅系薄膜材料的方式形成提离层LF。应予说明，在这种材料中，优选为硅系薄膜材料，例如优选为以氧化硅为主成分的复合层的提离层LF。
并且，如此在提离层LF应用以氧化硅为主成分的膜的情况下，第5工序的蚀刻液优选为氢氟酸。此时，蚀刻提离层LF的蚀刻剂是氟化氢。并且，提离层LF的层叠数可以为2层以上，而从生产率的观点考虑优选为2层。
然而，作为用于蚀刻速度满足关系式1的一个设计，优选p型半导体层13p的主成分为硅、第1提离层LF1和第2提离层LF2的主成分优选为氧化硅，但为了控制蚀刻速度，优选具有密度的差异。这是因为密度越低，蚀刻速率越高。
并且，由于与密度的高低对应地每层的折射率的高低变化，例如优选如下(密度高时折射率也高，蚀刻速率低，密度低时折射率也低，蚀刻速率高)。
即，第1提离层LF1和第2提离层LF2是以氧化硅为主成分的层，以550nm的波长测定的折射率优选满足以下的关系式。
第2提离层LF2の折射率>第1提离层LF1的折射率……[关系式2]
应予说明，提离层LF为3层以上的情况下，在第1提离层LF1之后，可以与第1提离层LF1相比形成高折射率的第2提离层LF2。
并且，从提离层LF的组成的观点出发，在提离层LF是以氧化硅为主成分的膜的情况下，将该主成分表示为SiOx时的x的值优选满足以下的关系式。
第1提离层LF1的x>第2提离层LF2的x…[关系式3]
应予说明，x的值优选为0.5～2.2以下的范围，并且优选为1.2～2.0，特别优选为1.4～1.9。优选在该各范围内设计大小关系。
应予说明，在此，关于x的值，比一般的化学计量的值(x＝2.0)大的值成为上限，但这是因为提离层LF的薄膜形成过程中，有时过剩地含有氧。
而且，提离层LF的膜厚整体优选为50nm～600nm，特别优选为100nm～450nm。该范围中，优选第2提离层LF2是比第1提离层LF1厚的膜。
应予说明，在使用激光的图案化工序中，有时多少难以抑制激光照射面上的因光散射而发生的损伤，但通过在晶体基板11的背侧也形成纹理结构TX，从而提高光的输入效率。
并且，第3工序中，可以蚀刻至本征半导体层12，晶体基板11的一部分露出。通过如此，有时抑制因光电变换发生的载流子的寿命的降低。
并且，第4工序中，形成n型半导体层13n。n型半导体层13n在晶体基板11的背侧的整面成膜。即，不仅在没有p型半导体层13p的晶体基板11的一部分的面形成，而且还形成在提离层LF上。应予说明，在晶体基板11与n型半导体层13n之间，也可以形成本征半导体层12n。
并且，在第4工序中形成本征半导体层12和n型半导体层13n前，可以具有对第3工序中露出的晶体基板11的表面进行清洗的工序。应予说明，清洗的工序的目的在于，除去第3工序中在晶体基板11的表面生成的缺陷或杂质，例如利用氢氟酸进行处理。
并且，晶体基板11优选具有纹理结构TX，并且，在形成于该晶体基板11的主面11SB的一侧的、p型半导体层13p和n型半导体层13n的各面具有反应纹理结构TX的纹理结构[第2纹理结构]。
若是包括反应其的纹理结构的半导体层13，则由于凹凸而蚀刻溶液容易浸入半导体层13，因此容易除去这些层13，即容易图案化。
应予说明，图1D中，在非形成区域NA，晶体基板11的主面11SB的一部分露出，但并不限于此，也可以在主面11SB的一部分上，残留有本征半导体层12p。主要是可以在晶体基板11的主面11SB的一部分除去p型半导体层13p，从而没有(消失的)该层13p的区域成为非形成区域NA即可。
如此则可减少对于残留的第2提离层LF2和非形成区域NA，在将n型半导体层13n层叠形成前形成本征半导体层12n的工序。
另外，第3工序中，可以在第2提离层LF2形成开口部，并且使蚀刻溶液[第2蚀刻溶液]通过开口部而附着于第1提离层LF1，从而除去该第1提离层LF1，而且，第3工序中，也可以如上所述除去第1提升层LF1，并且还将蚀刻溶液附着于p型半导体层13p而除去该p型半导体层13p。应予说明，作为该开口部的形成方法，例如可举出通过光刻法使用具有开口的抗蚀剂，或利用激光等进行消失或发生裂纹。
如此，通过开口部，蚀刻溶液可靠地附着于第2提离层LF2、进而附着于第1提离层LF1，从而提离层LF整体被有效地除去。加之，通过除去提离层LF，在由该层LF覆盖的p型半导体层13p也可靠地附着蚀刻溶液并将其除去。即，可抑制第2提离层LF2、第1提离层LF1和p型半导体层13p的溶解残留。
应予说明，用于第5工序的蚀刻溶液[第1蚀刻溶液]中包含的蚀刻剂的浓度优选为比第3工序中使用的蚀刻溶液[第2蚀刻溶液]所包含的蚀刻剂的浓度高。
如此，第3工序中残留提离层LF的一部分，并且在第5工序中除去提离层，从而简易地进行所期望的图案化。
本发明并不限于上述实施方式，可以在权利要求中所示的范围内进行各种变更。即，对于使以权利要求中所示的范围适宜变更的技术手段组合而得到的实施方式，也包含于本发明的技术范围。
例如，第1工序中使用的半导体层是p型半导体层，但并不限于此，可以是n型半导体层。并且，晶体基板的导电型也没有特别限定，可以是p型也可以是n型。
实施例
以下，利用实施例具体说明本发明，但本发明并不限于这些实施例。实施例和比较例如下制作(参照表1)。
[晶体基板]
首先，作为晶体基板，采用厚度200μm的单晶硅基板。并且，对单晶硅基板的两面进行各向异性蚀刻。由此，在晶体基板形成棱锥型的纹理结构。
[本征半导体层]
将晶体基板向CVD装置导入，在该晶体基板的两侧的主面，形成硅制的本征半导体层(膜厚8nm)。应予说明，制膜条件是将基板温度设为150℃，将压力设为120Pa，将SiH4/H2流量比设为3/10，将功率密度设为0.011W/cm2。
[p型半导体层(第1导电型半导体层)]
将在两主面形成有本征半导体层的晶体基板导入CVD装置，在背侧的主面的本征半导体层上，形成p型氢化非晶质硅系薄膜(膜厚10nm)[第1工序]。应予说明，制膜条件是将基板温度设为150℃，将压力设为60Pa，将SiH4/B2H6流量比设为1/3，将功率密度设为0.01W/cm2。并且，B2H6气体流量是通过B2H6为H2而稀释到5000ppm的稀释气体的流量。
[提离层]
进而，使用CVD装置，在p型氢化非晶质硅系薄膜上，依次形成主成分为氧化硅(SiOx)的第1提离层和第2提离层。
应予说明，第1提离层的制膜条件是将基板温度设为180℃，将压力设为50Pa，将SiH4/CO2流量比设为1/7，将功率密度设为0.3W/cm2。并且，作为第2提离层的制膜条件，除去以SiH4/CO2流量比为1/5的这一点，与第1提离层同样。然而，以两提离层均成为预定的膜厚的方式分别调整制膜时间。
并且，通过光电子分光法分析第1提离层和第2提离层的主成分SiOx的组成，其结果确认，第1提离层的x的值比第2提离层大。
[提离层·第1导电型半导体层的图案化]
在p型半导体层的形成的晶体基板的两侧的主面形成感光性抗蚀剂膜。通过光刻法将其在背侧主面的一部分，除去第2提离层、第1提离层、和p型半导体层，生成该p型半导体层消失的非形成区域，另一方面，在背侧主面的剩余部分，至少将p型半导体层、第1提离层和第2提离层进行残留[第3工序]。
应予说明，此时使形成各种层的晶体基板浸渍于作为蚀刻剂含有1重量％的氟化氢的水解氟硝酸，除去第1提离层·第2提离层。之后，除去因第1提离层·第2提离层的除去露出的p型半导体层和其正下方的本征半导体层。即，非形成区域中，晶体基板的背侧主面露出。
应予说明，实施例4中，使用含有5重量％的氟化氢的水解氟硝酸，将浸渍时间与其它实施例相比设为短时间。
[n型半导体层(第2导电型半导体层)]
在第3工序后，通过2重量％氢氟酸，将清洗了露出的背侧的主面的晶体基板导入CVD装置，在背侧的主面与上述同样地形成本征半导体层(膜厚8nm)，另外，在该层上，形成n型氢化非晶质硅系薄膜(膜厚10nm)[第4工序]。应予说明，制膜条件是基板温度为150℃，压力为60Pa，SiH4/PH3/H2流量比为1/2，功率密度为0.01W/cm2。并且，PH3气体流量是将PH3利用H2稀释到5000ppm而得的稀释气体的流量。
[提离层·第2导电型半导体层的除去]
使n型半导体层的形成的晶体基板浸渍于作为蚀刻剂含有3重量％的氟化氢的氢氟酸，将提离层、n型半导体层和位于提离层与n型半导体层之间的本征半导体层统一除去[第5工序]。
[电极层，低反射层]
使用磁控管溅射装置，将成为透明电极层的基底的膜(膜厚100nm)形成在晶体基板的导电型半导体层上。并且，作为低反射层，在晶体基板的受光面侧形成氮化硅层。作为透明导电性氧化物，使用含有10重量％氧化锡的氧化铟(ITO)作为靶，在装置的腔室内，导入氩和氧的混合气体，将该腔室内的压力设定为0.6Pa。
应予说明，将氩和氧的混合比率的条件设为电阻率成为最低(所谓的底部)的条件。并且，使用直流电源，以0.4W/cm2的电力密度进行制膜。
接着，通过光刻法，以仅残留p型半导体层·n型半导体层上的透明导电性氧化物制的膜的方式进行蚀刻，形成透明电极层。利用由该蚀刻完成的透明电极层，防止p型半导体层上的透明导电性氧化物制的膜与n型半导体层上的透明导电性氧化物制的膜之间的导通。
另外，在透明电极层上，不稀释银膏(藤仓化成公司制Dotite(ド一タイト)FA-333)而进行丝网印刷，在150℃的烤箱内进行加热处理60分钟。由此，形成金属电极层。
接着，对针对背结型的太阳能电池的评价方法进行说明。评价结果参照表1。
[膜厚·蚀刻性的评价]
提离层的膜厚或蚀刻状态使用光学显微镜(BX51，Olympas(オリンパス)光学工业社制)和SEM(field emission型扫描型电子显微镜S4800，日立高科技公司制)进行评价。第3工序后，在根据设计的图案化除去区域能够蚀刻的情况下设为“○”，提离层过度地蚀刻，在太阳能电池特性产生不良影响的情况下设为“×”。第5工序中，在提离层被除去的情况下设为“○”，在残留有提离层的情况下设为“×”。比较例2中，第3工序中除去提离层，第5工序以降的评价为不可能。
[折射率的评价]
将在玻璃基板上以相同条件制膜的薄膜的折射率以分光测定仪(商品名M2000，J·I·Uran公司制)进行测定而求得。从拟合结果提取550nm的波长处的折射率。
[变换效率的评价]
利用日晒模拟器，照射AM(Air mass)1.5的基准太阳光以100mW/cm2的光量进行照射，测定太阳能电池的变换效率(Eff(％))。将实施例1的变换效率设为1.00，将其相对值记载于表1。
[表1]
Figure BDA0002576898350000161
本次的实施例、比较例中，相对于3重量％氢氟酸的、第1提离层的蚀刻速度为6.5nm/秒，第2提离层的蚀刻速度为0.3nm/秒。
实施例1～4的图案精度和太阳能电池特性良好。在第1提离层的膜厚是厚的实施例2中，第5工序中提离层的除去所需的时间短，生产率优异。
并且，第3工序中含有1重量％的氟化氢的水解氟硝酸的实施例1～3中，利用光学显微镜来观察第3工序后的图案精度的结果，图案精度均良好。其中，第1提离层膜厚最薄且与第2提离层相比第1提离层为薄的实施例3的图案精度特别良好。
与实施例1相比，实施例4的图案精度从电池内的均匀性的观点出发略低，但对太阳能电池特性没有特别影响。
概括之，实施例与比较例相比，得到通过层叠提离层而太阳能电池特性良好的结果。认为这是因为通过第3工序·第5工序中都进行均匀且精度良好地图案化·蚀刻，从而能够使第1导电型半导体层和第2导电型半导体层的排列或电极层的电接触(抑制串联电阻的上升)变得良好。
特别是提离层仅由高折射率层形成的情况下(比较例1)，在第5工序中有提离层的残渣，而在提离层仅由低折射率层形成的情况下(比较例2)，通过第3工序的水解氟硝酸除去大部分提离层，因此无法得到充分的太阳能电池特性。
符号说明
10 太阳能电池
11 晶体基板
12 本征半导体层
13 导电型半导体层
13p p型半导体层[第1导电型半导体层/第2导电型半导体层]
13n n型半导体层[第2导电型半导体层/第1导电型半导体层]
15 电极层
17 透明电极层
18 金属电极层
NA 非形成区域

Claims (8)

1.一种太阳能电池的制造方法，是包含晶体基板的太阳能电池的制造方法，包括：
第1工序，在所述晶体基板的一侧主面侧，形成第1导电型半导体层，
第2工序，对于所述第1导电型半导体层，依次层叠形成包含硅系薄膜材料的、第1提离层和第2提离层，
第3工序，在所述一侧主面的一部分，通过除去所述第2提离层、所述第1提离层和所述第1导电型半导体层，生成所述第1导电型半导体层的非形成区域，另一方面，在所述一侧主面的剩余部分，将所述第1导电型半导体层、所述第1提离层和所述第2提离层残留，
第4工序，对所述残留的所述第2提离层和所述非形成区域，层叠形成第2导电型半导体层，以及
第5工序，使用第1蚀刻溶液，除去所述第1提离层和所述第2提离层，并且，还除去层叠于所述第2提离层的所述第2导电型半导体层；
并且，对于所述第1蚀刻溶液，第1导电型半导体层、第1提离层和第2提离层的蚀刻速度满足以下的关系式：
第1导电型半导体层的蚀刻速度<第2提离层的蚀刻速度<第1提离层的蚀刻速度……[关系式1]。
2.根据权利要求1所述的太阳能电池的制造方法，其中，所述第1提离层和所述第2提离层是以氧化硅为主成分的层，以550nm的波长测定的折射率满足以下的关系式：
第2提离层的折射率>第1提离层的折射率……[关系式2]。
3.根据权利要求1所述的太阳能电池的制造方法，其中，所述第1提离层和所述第2提离层是以氧化硅为主成分的膜，将其主成分表示为SiOx时的x的值满足以下的关系式：
第1提离层的x>第2提离层的x……[关系式3]。
4.根据权利要求1～3中任一项所述的太阳能电池的制造方法，其中，
所述晶体基板具有第1纹理结构，
在形成于所述晶体基板的所述一侧主面侧的、所述第1导电型半导体层和所述第2导电型半导体层的各面，包含反映所述第1纹理结构的第2纹理结构。
5.根据权利要求1～4中任一项所述的太阳能电池的制造方法，其中，所述非形成区域中，所述晶体基板的所述一侧主面的一部分露出。
6.根据权利要求1～5中任一项所述的太阳能电池的制造方法，其中，
所述第3工序中，在所述第2提离层形成开口部，并且使第2蚀刻溶液通过所述开口部而附着于所述第1提离层，除去该第1提离层。
7.根据权利要求6所述的太阳能电池的制造方法，其中，所述第3工序中，除去所述第1提离层，并且，使所述第2蚀刻溶液也附着于所述第1导电型半导体层，除去该第1导电型半导体层。
8.根据权利要求6或7所述的太阳能电池的制造方法，其中，
所述第1蚀刻溶液中包含的蚀刻剂的浓度高于所述第2蚀刻溶液中包含的蚀刻剂的浓度。
CN201880086006.1A 2018-01-09 2018-09-28 太阳能电池的制造方法 Pending CN111566825A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018001320 2018-01-09
JP2018-001320 2018-01-09
PCT/JP2018/036419 WO2019138613A1 (ja) 2018-01-09 2018-09-28 太陽電池の製造方法

Publications (1)

Publication Number Publication Date
CN111566825A true CN111566825A (zh) 2020-08-21

Family

ID=67218555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880086006.1A Pending CN111566825A (zh) 2018-01-09 2018-09-28 太阳能电池的制造方法

Country Status (4)

Country Link
JP (1) JPWO2019138613A1 (zh)
CN (1) CN111566825A (zh)
TW (1) TWI783063B (zh)
WO (1) WO2019138613A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163647A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
JP7353865B2 (ja) * 2019-08-22 2023-10-02 株式会社カネカ 太陽電池の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置
CN107210331A (zh) * 2015-03-31 2017-09-26 株式会社钟化 太阳能电池及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111261A (ja) * 1993-08-16 1995-04-25 Canon Sales Co Inc 成膜装置及び成膜方法
JPH10190003A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6156665A (en) * 1998-04-13 2000-12-05 Lucent Technologies Inc. Trilayer lift-off process for semiconductor device metallization
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置
CN107210331A (zh) * 2015-03-31 2017-09-26 株式会社钟化 太阳能电池及其制造方法

Also Published As

Publication number Publication date
WO2019138613A1 (ja) 2019-07-18
TW201931619A (zh) 2019-08-01
JPWO2019138613A1 (ja) 2021-01-07
TWI783063B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
JP5774204B2 (ja) 光起電力素子およびその製造方法、太陽電池モジュール
US9722101B2 (en) Solar cell, solar cell manufacturing method, and solar cell module
WO2008039067A2 (en) Method of manufacturing crystalline silicon solar cells with improved surface passivation
JP5174635B2 (ja) 太陽電池素子
JP7361023B2 (ja) 太陽電池の製造方法及びそれに用いるホルダ
US11211519B2 (en) Method for manufacturing solar cell
WO2019163646A1 (ja) 太陽電池の製造方法
CN111566825A (zh) 太阳能电池的制造方法
US20120085398A1 (en) Solar cell and method for manufacturing the same
JP7281444B2 (ja) 太陽電池の製造方法
JP7221276B2 (ja) 太陽電池の製造方法、および、太陽電池
CN111727508B (zh) 太阳能电池的制造方法
CN111742416B (zh) 太阳能电池的制造方法
JP7372946B2 (ja) 裏面電極型太陽電池の製造方法
WO2020022044A1 (ja) 太陽電池の製造方法
JP7353865B2 (ja) 太陽電池の製造方法
JP7361045B2 (ja) 太陽電池の製造方法
JP2020096126A (ja) 裏面電極型太陽電池の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200821

WD01 Invention patent application deemed withdrawn after publication