CN111564469B - 一种三维存储器及制造方法 - Google Patents
一种三维存储器及制造方法 Download PDFInfo
- Publication number
- CN111564469B CN111564469B CN202010426181.XA CN202010426181A CN111564469B CN 111564469 B CN111564469 B CN 111564469B CN 202010426181 A CN202010426181 A CN 202010426181A CN 111564469 B CN111564469 B CN 111564469B
- Authority
- CN
- China
- Prior art keywords
- layer
- layers
- conductive electrodes
- horizontal conductive
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000003860 storage Methods 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 10
- 230000005641 tunneling Effects 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 229910019236 CoFeB Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- IGELFKKMDLGCJO-UHFFFAOYSA-N xenon difluoride Chemical compound F[Xe]F IGELFKKMDLGCJO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种三维存储器，包括：形成在衬底上的多层水平导电电极，以及形成在所述水平导电电极之间的隔离介质层；所述水平导电电极之间竖直设有两个多层存储层，两个所述多层存储层的内侧设有竖直导电电极，所述水平导电电极连接两个所述多层存储层的外侧，所述竖直导电电极连接两个所述多层存储层的内侧，所述多层存储层的外侧存储层被所述隔离介质层所隔断。本发明与CMOS工艺兼容，能够有效提升存储器密度，降低成本，有利于推广应用。本发明还公开了一种三维存储器制造方法。
Description
技术领域
本发明涉及半导体集成电路技术领域，特别是涉及一种三维存储器及制造方法。
背景技术
存储器是现代信息技术的核心部件之一，全球市场已超700亿美元。大数据时代所需存储和处理的数据量每年以约60％的速度递增，预计2020年将达到40ZB。因此亟需发展高速、高密度、低功耗的存储技术，并扩展其存储-逻辑融合功能，发展高效的计算***。
随着大数据时代的到来，以平面微缩方式来提高海量数据存储密度的二维架构，已远不能满足数据***式增长对存储器高密度和高容量的需求，三维集成已逐渐成为未来存储技术的主流发展趋势。
目前，市面上主要的三维存储器是3D NAND Flash，主流技术是64-96层。预计128层的3D NAND Flash也将很快面世，并得到大规模应用。
随着集成电路随摩尔定律不断发展，CPU等信号处理芯片的速度也越来越快，但主流存储器的工作速度却无法实现对应的工作速度的提高。因此“存储墙”的问题日益显现并加剧。研发速度更快、功耗更低、密度更高的存储器迫在眉睫，其中各类新型存储器被寄予厚望。
磁性存储器MRAM是一种被认为有可能作为下一代存储器的非常具有潜力的新型存储器技术。经过不断的技术发展，其已经从最早的Toggle MRAM发展到现在主流的STTMRAM。在MRAM中，磁性隧道结MTJ是整个存储器的最关键部分，其核心是由磁性自由层/隧穿层/磁性固定层组成的多层三明治结构。
现在，MRAM器件主要采用1T1R的结构进行集成。如果采用三维集成，尤其是垂直三维集成，MRAM阵列中会产生漏电通道，使得器件无法正常工作。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种三维存储器及制造方法，以解决现有MRAM在三维集成中的漏电等问题，实现高密度三维MRAM，降低单位面积存储器成本。
为实现上述目的，本发明的技术方案如下：
一种三维存储器，包括：
形成在衬底上的多层水平导电电极，以及形成在所述水平导电电极之间的隔离介质层；所述水平导电电极之间竖直设有两个多层存储层，两个所述多层存储层的内侧设有竖直导电电极，所述水平导电电极连接两个所述多层存储层的外侧，所述竖直导电电极连接两个所述多层存储层的内侧，所述多层存储层的外侧存储层被所述隔离介质层所隔断。
进一步地，所述多层存储层包括第一磁存储层、隧穿介质层和第二磁存储层，所述水平导电电极连接所述第一磁存储层，所述竖直导电电极连接所述第二磁存储层，所述隔离介质层从外侧将所述第一磁存储层隔断。
进一步地，所述第一磁存储层为磁性自由层或磁性固定层，所述第二磁存储层为磁性固定层或磁性自由层。
进一步地，所述隔离介质层材料包括固体隔离介质或气体隔离介质。
进一步地，所述衬底与所述多层水平导电电极之间设有绝缘介质层。
进一步地，所述多层水平导电电极上设有保护介质层，所述保护介质层被所述多层存储层所隔断。
一种三维存储器制造方法，包括以下步骤：
步骤S01：提供一衬底，在所述衬底上交替形成多层水平导电电极和牺牲介质层；
步骤S02：向下形成穿过所述多层水平导电电极和牺牲介质层的沟槽；
步骤S03：沿所述沟槽内壁依次形成第一磁存储层、隧穿介质层和第二磁存储层，构成多层存储层，并在所述第二磁存储层上形成竖直导电电极；
步骤S04：去除所述牺牲介质层；
步骤S05：继续去除与所述牺牲介质层交界处的所述第一磁存储层材料，形成竖直方向上相互隔离的所述多层存储层；
步骤S06：在所述水平导电电极之间填充形成隔离介质层。
进一步地，所述第一磁存储层为磁性自由层或磁性固定层，所述第二磁存储层为磁性固定层或磁性自由层。
进一步地，步骤S06中，通过在所述水平导电电极之间填充固体隔离介质或气体隔离介质，形成隔离介质层。
进一步地，采用化学刻蚀或者远程等离子体刻蚀的方式，去除步骤S04中的所述牺牲介质层和步骤S05中的所述第一磁存储层材料。
从上述技术方案可以看出，本发明通过去除水平方向上互相隔离的多层水平导电电极之间的牺牲介质层材料后，进一步去除多余的存储层材料(第一磁存储层材料)，以形成竖直方向上相互隔离的多层存储层，实现三维存储器结构，尤其是垂直三维MRAM器件结构，并可与CMOS工艺兼容，从而有效提升了MRAM密度，因此非常有利于降低成本。
附图说明
图1是本发明一较佳实施例的一种三维存储器结构示意图。
图2是本发明一较佳实施例的一种三维存储器制造方法流程示意图。
图3-图8是本发明一较佳实施例的制造一种三维存储器时的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图1，图1是本发明一较佳实施例的一种三维存储器结构示意图。如图1所示，本发明的一种三维存储器，可包括：
硅衬底01；
形成在硅衬底01上的多层水平导电电极031～033，以及形成在各层水平导电电极031～033之间的隔离介质层111～112。
本实施例中显示在硅衬底01上设有三层水平导电电极031～033，以及设于三层水平导电电极031～033之间的两层隔离介质层111～112。
此外，在硅衬底01与多层水平导电电极031～033的最下一层水平导电电极031之间还可设有绝缘介质层02，在多层水平导电电极031～033的最上一层水平导电电极033之上还可设有保护介质层05。
其中，各层水平导电电极031～033以及隔离介质层111～112(包括保护介质层05)被竖直设置的一至多个U形的多层存储层07～09所间隔。U形多层存储层07～09的上端可与保护介质层05的表面相平齐；U形多层存储层07～09的下端位于绝缘介质层02上。
请参考图1。在多层存储层07～09的U形内部设有竖直导电电极10。其中，各层水平导电电极031～033与多层存储层07～09的外侧相连接；竖直导电电极10与多层存储层07～09的内侧相连接。
实际上，在多层存储层07～09的U形的竖直两侧上分别构成了一个多层存储层07～09，即各层水平导电电极031～033以及隔离介质层111～112(包括保护介质层05)是被竖直设置的两个多层存储层07～09所间隔。两个多层存储层07～09的内侧设有竖直导电电极10，水平导电电极031～033连接两个多层存储层07～09的外侧，竖直导电电极10连接两个多层存储层07～09的内侧。
本实施例中，两个竖直设置的多层存储层07～09的下端之间可通过其各层材料的延伸而相连，从而形成一个U形的多层存储层07～09。但不限于此，两个竖直设置的多层存储层07～09的下端之间也可断开。
多层存储层07～09中的存储层可采用磁存储层；多层存储层07～09由外而内包括第一磁存储层07、隧穿介质层08和第二磁存储层09。
其中，当第一磁存储层07为磁性自由层时，第二磁存储层09可为磁性固定层(pinned layer或fixed layer)；或者，当第一磁存储层07为磁性固定层时，第二磁存储层09可为磁性自由层。
水平导电电极031～033连接第一磁存储层07，竖直导电电极10连接第二磁存储层09。
多层存储层07～09被隔离介质层111～112所隔断。两层隔离介质层111、112从外侧穿入第一磁存储层07，从而将第一磁存储层07隔断为三段；其中每一段分别与对应一层的水平导电电极031、032、033相连接。由于第一磁存储层07在竖直方向上被两层隔离介质层111、112的一端所隔离，因此，多层存储层07～09也在竖直方向上形成互相间的隔离。
作为可选的实施方式，隔离介质层111～112材料可包括绝缘固体隔离介质或气体隔离介质。
下面通过具体实施方式并结合附图，对本发明的一种三维存储器制造方法进行详细说明。
请参考图2，并结合参考图3-图8，图2是本发明一较佳实施例的一种三维存储器制造方法流程示意图，图3-图8是本发明一较佳实施例的制造一种三维存储器时的工艺步骤示意图。如图2所示，本发明的一种三维存储器制造方法，可用于制作上述例如图1的一种三维存储器结构，并可包括以下步骤：
步骤S01：提供一衬底，在衬底上交替形成多层水平导电电极和牺牲介质层。
请参考图3。可采用一个硅片衬底01，先在硅衬底01上淀积形成一层绝缘介质层02。
然后，再在绝缘介质层02上依次淀积水平导电电极031～033材料和牺牲介质层041～042材料，形成例如三层水平导电电极031～033和两层牺牲介质层041～042，三层水平导电电极031～033互相间通过牺牲介质层041～042相隔离。最后，在第三层水平导电电极033上面再淀积一层保护介质层05。
衬底01可以是已经完成所需处理电路制造的硅片，然后再开始在上面进行存储器制造。
本实施例中，可采用一个12英寸硅片作为衬底01，在硅片衬底01上可先淀积800～1200埃，例如1000埃的二氧化硅，作为绝缘介质层02。
接着，再依次淀积水平导电电极031～033材料和牺牲介质层041～042材料。
本实施例中，可淀积200～400埃，例如300埃的TiN作为水平导电电极031～033材料，并可淀积400～600埃，例如500埃的非晶硅(a-Si)作为牺牲介质层041～042材料。最后，可淀积900～1100埃，例如1000埃的二氧化硅作为保护介质层05，形成在水平方向上互相隔离的三层水平导电电极031～033。
步骤S02：向下形成穿过多层水平导电电极和牺牲介质层的沟槽。
请参考图4。可采用光刻和刻蚀工艺，对三层水平导电电极031～033进行刻蚀，在三层水平导电电极031～033中形成沟槽06。
本实施例中，采用干法刻蚀对多层薄膜中的保护介质层05、牺牲介质层041～042、水平导电电极031～033进行刻蚀，并停止在绝缘介质层02上。从而水平方向的三层水平导电电极031～033被图形化，并作为存储器的其中一个电极端子。
步骤S03：沿沟槽内壁依次形成第一磁存储层、隧穿介质层和第二磁存储层，构成多层存储层，并在第二磁存储层上形成竖直导电电极。
请参考图5。在沟槽06中依次淀积第一磁存储层07、隧穿介质层08和第二磁存储层09作为多层存储层。
然后，继续淀积竖直导电电极10材料，并去除表面多余的存储层材料和竖直导电电极10材料，形成U形的多层存储层07～09，和位于多层存储层07～09的U形内的竖直导电电极10。竖直导电电极10作为存储器的第二个电极端子与第二磁存储层09相连。
本实施例中，采用PVD依次淀积CoFeB第一磁存储层07、MgO隧穿介质层08和CoFeB第二磁存储层09薄膜，形成多层存储层07～09结构。采用ALD淀积TiN形成竖直导电电极10。最后，采用CMP工艺去除结构表面多余的存储层和竖直导电电极10材料。
步骤S04：去除牺牲介质层。
请参考图6。可采用化学刻蚀或者远程等离子体刻蚀的方法，去除三层水平导电电极031～033之间的两层牺牲介质层041～042。
本实施例中，采用氟化氙气体刻蚀去除非晶硅牺牲介质层041～042材料。
步骤S05：继续去除与牺牲介质层交界处的第一磁存储层材料，形成竖直方向上相互隔离的多层存储层。
请参考图7。可沿着牺牲介质层041～042被去除后所形成的通道，继续横向刻蚀多层存储层07～09中的第一磁存储层07，并停止在隧穿介质层08层上。
本实施例中，采用湿法刻蚀去除第一磁存储层07中暴露的CoFeB，使得第一磁存储层07在竖直方向上被隔离为三段，从而使得整个存储层形成独立的隔离单元。
步骤S06：在水平导电电极之间填充形成隔离介质层。
请参考图8。可采用化学气相淀积、原子层淀积等方法，在原牺牲介质层041～042和部分第一磁存储层07被去除后所形成的空腔中，即在三层水平导电电极031～033之间的空隙之间填充固体绝缘隔离介质材料，也可以在保证结构足够的机械强度下，不进行固体绝缘隔离介质材料填充，使三层水平导电电极031～033之间的空隙中填充空气。
本实施例中，采用原子层淀积工艺，在三层水平导电电极031～033之间淀积绝缘介质二氧化硅，形成位于各层水平导电电极031～033之间的隔离介质层111～112，并完成三维存储器制造。
综上，在本发明提供的一种三维存储器及制造方法中，通过去除多层存储层07～09材料中的竖直方向的第一磁存储层07，从而形成互相隔离和独立的存储单元，实现三维存储器结构及其制造，有利于提高存储密度，降低成本。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (7)
1.一种三维存储器制造方法，其特征在于，包括以下步骤：
步骤S01：提供一衬底，在所述衬底上交替形成多层水平导电电极和牺牲介质层；
步骤S02：向下形成穿过所述多层水平导电电极和牺牲介质层的沟槽；
步骤S03：沿所述沟槽内壁依次形成第一磁存储层、隧穿介质层和第二磁存储层，构成多层存储层，并在所述第二磁存储层上形成竖直导电电极；
步骤S04：去除所述牺牲介质层；
步骤S05：继续去除与所述牺牲介质层交界处的所述第一磁存储层材料，形成竖直方向上相互隔离的所述多层存储层；
步骤S06：在所述水平导电电极之间填充形成隔离介质层。
2.根据权利要求1所述的三维存储器制造方法，其特征在于，所述第一磁存储层为磁性自由层或磁性固定层，所述第二磁存储层为磁性固定层或磁性自由层。
3.根据权利要求1所述的三维存储器制造方法，其特征在于，步骤S06中，通过在所述水平导电电极之间填充固体隔离介质或气体隔离介质，形成隔离介质层。
4.根据权利要求1所述的三维存储器制造方法，其特征在于，采用化学刻蚀或者远程等离子体刻蚀的方式，去除步骤S04中的所述牺牲介质层和步骤S05中的所述第一磁存储层材料。
5.根据权利要求1所述的三维存储器制造方法，其特征在于，所述衬底与所述多层水平导电电极之间设有绝缘介质层。
6.根据权利要求1所述的三维存储器制造方法，其特征在于，所述多层水平导电电极上设有保护介质层，所述保护介质层被所述多层存储层所隔断。
7.一种三维存储器，其特征在于，基于权利要求1所述的三维存储器制造方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010426181.XA CN111564469B (zh) | 2020-05-19 | 2020-05-19 | 一种三维存储器及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010426181.XA CN111564469B (zh) | 2020-05-19 | 2020-05-19 | 一种三维存储器及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111564469A CN111564469A (zh) | 2020-08-21 |
| CN111564469B true CN111564469B (zh) | 2024-03-15 |
Family
ID=72072301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010426181.XA Active CN111564469B (zh) | 2020-05-19 | 2020-05-19 | 一种三维存储器及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111564469B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826468A (zh) * | 2016-04-29 | 2016-08-03 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| CN107102815A (zh) * | 2016-02-22 | 2017-08-29 | 爱思开海力士有限公司 | 存储器***及其操作方法 |
| CN108010547A (zh) * | 2016-10-31 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其制造方法 |
| CN110678987A (zh) * | 2016-10-18 | 2020-01-10 | 美光科技公司 | 半导体装置及制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859363B2 (en) * | 2016-02-16 | 2018-01-02 | Sandisk Technologies Llc | Self-aligned isolation dielectric structures for a three-dimensional memory device |
| KR20180131118A (ko) * | 2017-05-31 | 2018-12-10 | 에스케이하이닉스 주식회사 | 강유전층을 구비하는 반도체 장치 및 그 제조 방법 |
-
2020
- 2020-05-19 CN CN202010426181.XA patent/CN111564469B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107102815A (zh) * | 2016-02-22 | 2017-08-29 | 爱思开海力士有限公司 | 存储器***及其操作方法 |
| CN105826468A (zh) * | 2016-04-29 | 2016-08-03 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| CN110678987A (zh) * | 2016-10-18 | 2020-01-10 | 美光科技公司 | 半导体装置及制造方法 |
| CN108010547A (zh) * | 2016-10-31 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111564469A (zh) | 2020-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8644063B2 (en) | Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions | |
| CN103107281B (zh) | 半导体器件及其制造方法 | |
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| US20220028876A1 (en) | Methods for fabricating a 3-dimensional memory structure of nor memory strings | |
| CA2711305A1 (en) | Memory cell and method of forming a magnetic tunnel junction (mtj) of a memory cell | |
| US11985824B2 (en) | Three-dimensional memory devices having dummy channel structures and methods for forming the same | |
| CN109524410B (zh) | 形成三维存储器的方法 | |
| CN109411481A (zh) | 一种半导体器件及其制造方法 | |
| CN111564469B (zh) | 一种三维存储器及制造方法 | |
| CN100414687C (zh) | 与非型快闪存储器件的制造方法 | |
| CN112635659B (zh) | 半导体结构及其形成方法 | |
| CN111564470A (zh) | 一种三维阻变存储器及制造方法 | |
| CN110875421B (zh) | 磁阻式存储单元及其制造方法 | |
| CN102446541A (zh) | 磁性随机存取存储器及其制造方法 | |
| CN111564471B (zh) | 一种三维存储器及制造方法 | |
| CN111403410B (zh) | 存储器及其制备方法 | |
| CN111613571B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| TW202218149A (zh) | 用於形成記憶體裝置之方法以及相關裝置及系統 | |
| CN109524409B (zh) | 形成三维存储器的方法 | |
| CN110061125B (zh) | 一种立体结构磁性随机存储器的制作方法 | |
| CN111466024A (zh) | 存储器件以及形成存储器件的方法 | |
| CN112951981A (zh) | 半导体结构及其形成方法 | |
| US12021126B2 (en) | Method of forming top select gate trenches | |
| US20220085181A1 (en) | Method of forming top select gate trenches | |
| CN108598080B (zh) | 三维闪存器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201207 Address after: 201210, Zhangjiang Road, Zhangjiang, Pudong New Area, No. 497, Gauss Road, Shanghai Applicant after: SHANGHAI IC R & D CENTER Co.,Ltd. Applicant after: Shanghai IC equipment Material Industry Innovation Center Co.,Ltd. Address before: 201210, Zhangjiang Road, Zhangjiang, Pudong New Area, No. 497, Gauss Road, Shanghai Applicant before: SHANGHAI IC R & D CENTER Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |