CN111556259B - 包括数字像素的图像传感器 - Google Patents

包括数字像素的图像传感器 Download PDF

Info

Publication number
CN111556259B
CN111556259B CN202010030252.4A CN202010030252A CN111556259B CN 111556259 B CN111556259 B CN 111556259B CN 202010030252 A CN202010030252 A CN 202010030252A CN 111556259 B CN111556259 B CN 111556259B
Authority
CN
China
Prior art keywords
memory cells
signal
count value
transmission lines
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010030252.4A
Other languages
English (en)
Other versions
CN111556259A (zh
Inventor
徐珉雄
李宰圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111556259A publication Critical patent/CN111556259A/zh
Application granted granted Critical
Publication of CN111556259B publication Critical patent/CN111556259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

图像传感器包括多个像素。多个像素中的每一个包括：光电检测器，所述光电检测器包括响应于入射在其上的光输出检测信号的光电转换元件；比较器，将光电检测器的检测信号与斜坡信号进行比较，并响应于此输出比较信号；多个第一存储器单元，使用比较器的比较信号存储对应于检测信号的第一电压电平的第一计数值，并通过多个传输线输出第一计数值；以及多个第二存储器单元，使用比较器的比较信号存储对应于检测信号的第二电压电平的第二计数值，并通过多个传输线输出第二计数值。

Description

包括数字像素的图像传感器
相关申请的交叉引用
本申请要求于2019年2月12日向韩国特许厅提交的题为“Image SensorIncluding Digital Pixel(包括数字像素的图像传感器)”的第10-2019-0016277号韩国专利申请的优先权，其全部内容通过引用结合于此。
技术领域
在此描述的实施例涉及包括数字像素的图像传感器。
背景技术
图像传感器可以将光学图像转换为电信号。随着计算机工业和通信工业的发展，如今，对各种电子设备中的高性能图像传感器的需求日益增长，例如，数码相机，便携式摄像机，个人通信***(PCS)，游戏机，安全摄像头，医用***头等。
发明内容
根据示例性实施例，图像传感器包括多个像素。所述多个像素中的每一个包括：光电检测器，包括光电转换元件，所述光电转换元件响应于入射到其上的光输出检测信号；比较器，将光检测器的检测信号与斜坡信号进行比较，并据此输出比较信号；多个第一存储器单元，使用比较器的比较信号存储对应于检测信号的第一电压电平的第一计数值，并通过多个传输线输出第一计数值；以及多个第二存储器单元，使用比较器的比较信号存储对应于检测信号的第二电压电平的第二计数值，并通过多个传输线输出第二计数值。
根据示例性实施例，图像传感器包括多个像素。所述多个像素中的每一个包括每个连接到浮动扩散(FD)节点的第一子像素至第M子像素，其中，M是2或更大的自然数，第一子像素至第M子像素中的每一个响应于入射在其上的光输出检测信号；比较器，用于将斜坡信号与由第一子像素至第M子像素之一在FD节点处生成的检测信号进行比较，并据此输出比较信号；多个第一存储器单元，使用比较器的比较信号，存储分别对应于分别由第一子像素至第M子像素确定的检测信号的第一重置电平至第M重置电平的第一重置计数值至第M重置计数值；以及多个第二存储器单元，使用比较器的比较信号，存储分别对应于分别由第一子像素至第M子像素确定的检测信号的第一信号电平至第M信号电平的第一信号计数值至第M信号计数值。
根据示例性实施例，图像传感器包括多个像素。所述多个像素中的每一个包括每个连接到浮动扩散(FD)节点的第一子像素至第M子像素，其中，M是2或更大的自然数，第一子像素至第M子像素中的每一个响应于入射在其上的光输出检测信号；比较器，将斜坡信号与第一子像素至第M子像素的所有在FD节点生成的检测信号进行比较，并据此输出比较信号；多个第一存储器单元，使用比较器的比较信号存储对应于检测信号的第一电压电平的第一计数值；以及多个第二存储器单元，使用比较器的比较信号存储对应于检测信号的第二电压电平的第二计数值。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：
图1示出根据一个实施例的图像传感器。
图2详细示出图1的图像传感器。
图3示出图1的数字像素。
图4A至图4C示出图3的数字像素的电路图。
图5和图6示出用于描述图4A的数字像素的操作的时序图。
图7A至图7D示出根据实施例的数字像素。
图8示出根据另一实施例的图1的数字像素。
图9A和图9B示出沿着行和列重复地布置图8的数字像素的情况。
图10示出图8的数字像素的操作的时序图。
图11示出根据另一实施例的图1的数字像素。
图12A和图12B详细示出图1的图像传感器。
图13示出图1的数字逻辑电路。
图14示出图1的图像传感器的透视图。
图15示出根据图14的实施例的图像传感器的截面图。
图16示出根据实施例的包括图像传感器的电子设备。
具体实施方式
图1示出根据一个实施例的图像传感器。图像传感器10可以包括像素阵列100，像素驱动器400和数字逻辑电路500。
像素阵列100可以包括数字像素110，每个数字像素110感测外部光，存储与感测的光相对应的数据，并输出数据。数字像素110可以包括光电检测器PDT，模数转换器ADC和存储器单元MC。
光电检测器PDT可以检测外部光并且可以输出检测信号。模数转换器ADC可以将由光电检测器PDT检测的检测信号(例如，模拟信号)转换为数字信号。存储器单元MC可以存储与检测信号相对应的数据。存储器单元MC可以将存储的数据作为输出数据DOUT输出到数字逻辑电路500。
像素驱动器400可以在数字逻辑电路500的控制下输出用于控制像素阵列100的控制信号CTRL。数字逻辑电路500可以对从像素阵列100接收的输出数据DOUT执行数字信号处理，并且可以将最终图像提供到外部设备(例如，图像信号处理器(ISP)或应用处理器(AP))。
与模拟像素不同，每个数字像素110可以存储数据，例如数字数据，其对应于由光电检测器PDT在像素级检测的检测信号。因此，可以改善在数字像素110中存储数据，读取存储的数据或处理读取的数据所需的区域，时间和功耗。
图2详细示出图1的图像传感器10。像素驱动器400可以包括行驱动器RDV，计数器CNT，斜坡发生器RAMP GEN和电压发生器V GEN。行驱动器RDV可以以行为单位选择数字像素110。行驱动器RDV可以输出光电检测器控制信号CS_PD和存储器控制信号CS_MC。
在数字逻辑电路500的控制下，计数器CNT可以在斜坡信号RAMP的电压电平VRAMP变化时启动或开始计数操作。当斜坡信号RAMP的电压电平VRAMP开始变化时，计数器CNT可以在时钟信号的每个周期顺序地增加或减小代码“CODE”的值(即，计数值)。代码“CODE”的值可以随时间顺序变化。代码“CODE”的值可以与斜坡信号RAMP的电压电平VRAMP成(反)比例。
在数字逻辑电路500的控制下，斜坡发生器RAMP GEN可以输出斜坡信号RAMP，该斜坡信号RAMP是恒定地增大或减小的信号(例如，具有恒定斜率的增大/减小信号)。可以将斜坡信号RAMP与光电检测器PDT检测到的检测信号进行比较，并且可以将斜坡信号RAMP称为“参考信号”。例如，斜坡发生器RAMP GEN可以通过使用积分器来实现。
电压发生器V GEN可以生成图像传感器10操作所需的各种电压。电压发生器V GEN可以向处理数字像素110内的模拟信号的电路提供模拟电压(例如，电源电压VDDA和偏置电压VB)，并且可以向处理数字像素110内的数字信号的电路提供数字电压。光电检测器控制信号CS_PD，存储器控制信号CS_MC，代码“CODE”和斜坡信号VRAMP可以包括在参照图1描述的控制信号CTRL中。
在实施例中，代码“CODE”可以是N位代码，传输线119的数量可以是“N”(例如，每个传输线传输一位)。传输线可以称为传送线。可以通过第一开关电路141和多个传输线119从计数器CNT向数字像素110提供代码“CODE”。数字像素110可以基于代码“CODE”，锁存并存储分别对应于光电检测器检测到的检测信号的重置电平和信号电平的重置计数值和信号计数值。重置计数值和信号计数值可以用于由数字逻辑电路500执行的相关双采样CDS。数字像素110可以通过多个传输线119和第二开关电路142将重置计数值和信号计数值作为输出数据DOUT输出到数字逻辑电路500。多个传输线119可以由沿着多个传输线119延伸的方向(即，行方向或列方向)布置或连接到多个传输线119的一个或多个数字像素共享。
第一开关电路141可以将计数器CNT电连接到多个传输线119，使得代码“CODE”被传送到数字像素110。第二开关电路142可以将多个传输线119电连接到数字逻辑电路500的感测放大器SA，使得存储在数字像素110中的重置计数值和信号计数值被传送到感测放大器SA。如图2所示，第一开关电路141包括在像素阵列100中，但是可以位于图像传感器10的任何位置。
当第一开关电路141将计数器CNT电连接到多个传输线119时，第二开关电路142可以断开，并且可以不将感测放大器SA电连接到多个传输线119。相反，当第二开关电路142将感测放大器SA电连接到多个传输线119时，第一开关电路141可以断开，并且可以不将计数器CNT电连接到多个传输线119。第一开关电路141和第二开关电路142可以减少用于将代码“CODE”传送到数字像素110的传输线的数量，并且从数字像素110读取重置计数值和信号计数值。
感测放大器SA可以感测和放大通过多个传输线119传送的输出数据DOUT。图2中所示的多个传输线119可以对应于一个组，多个传输线组可以布置在像素阵列100中，并且感测放大器SA的数量可以是一个或多个，这取决于多个传输线119的数量。
图3示出图1的数字像素110。数字像素110可以响应于从像素驱动器400输出的信号CTRL(例如，CS_PD，CS_MC，CODE和VRAMP)而操作。数字像素110可以包括光电检测器111，比较器112和存储器电路113。
光电检测器111可以检测外部光并且可以生成与检测的光相对应的检测信号DET。检测信号DET可以是模拟信号。
比较器112(例如，1位ADC或差分放大器)可以将检测信号DET与斜坡信号RAMP进行比较。比较器112还可以称为“单斜率ADC”。比较器112可以是通过(-)输入端子接收检测信号DET并通过(+)输入端子接收斜坡信号RAMP的放大器，反之亦然。斜坡信号RAMP的电压电平VRAMP可以在预定时间期间以预定斜率(或线性地)减小或增大。当斜坡信号RAMP的电压电平VRAMP达到检测信号DET的电压电平VFD时(当电压电平VRAMP小于或大于电压电平VFD时)，比较器112可以改变比较信号CMP_OUT的逻辑状态(或相位)。当电压电平VRAMP达到检测信号DET的重置电平和信号电平时，比较器112可以改变比较信号CMP_OUT的逻辑状态，使得存储电路113锁存分别对应于检测信号DET的重置电平和信号电平的重置计数值和信号计数值。
存储器电路113可以响应于比较信号CMP_OUT和存储器控制信号CS_MC存储与检测信号DET相对应的代码“CODE”。存储器电路113可以响应于存储器控制信号CS_MC输出重置计数值和信号计数值作为输出数据DOUT。
图4A至图4C是示出图3的数字像素110的电路图。下面，将参照示例性电路图描述数字像素110的结构，组件和操作。
光电检测器111可以包括光电转换元件PD。光电转换元件可以与入射在其上的光量成比例地生成和累积电荷。光电转换元件可以将入射光转换为电信号。例如，光电转换元件可以是光电二极管(PD)，光电晶体管，光电门，钉扎光电二极管(PPD)或其组合。在实施例中，图4中示出了一个示例，其中光电转换元件PD是光电二极管。
除了光电转换元件之外，光电检测器111还可以包括构成读出电路的一个或多个晶体管TX和RX。传输晶体管TX可以基于传输信号TG将光电转换元件PD电连接到浮动扩散(FD)节点。传输晶体管TX可以通过传输信号TG导通或截止。传输晶体管TX可以将在光电转换元件PD中累积的电荷(或电子)传送到FD节点。通过传输晶体管TX传送的FD节点的电荷量“Q”可以通过FD节点的电容CFD转换为电压差(＝Q/CFD)。检测信号DET的电压电平VFD可以对应于FD节点的电压电平。
重置晶体管RX可以基于重置信号RG将FD节点重置到电源电压VDDA。重置晶体管RX可以对在FD节点中累积的电荷(或电子)进行放电。重置晶体管RX可以通过重置信号RG导通或截止。当重置晶体管RX和传输晶体管TX导通时，光电转换元件PD的电荷(或电子)可以被放电，因此，光电转换元件PD可以被重置。
比较器112可以包括晶体管MN1至MN4和MP1至MP3。晶体管MN1和MN2的栅极可以是比较器112的输入端子，例如，差分放大器，并且可以分别设置有检测信号DET和斜坡信号RAMP。晶体管MN1和MN2的源极可以彼此电连接，并且可以由用作电流源的晶体管MN3偏置。晶体管MN3的栅极可以接收偏置电压VB，使得根据偏置电压VB的偏置电流可以流过晶体管MN3。
晶体管MP1可以连接在电源电压VDDA和晶体管MN1的漏极之间。晶体管MP2可以连接在电源电压VDDA和晶体管MN2的漏极之间。例如，提供给比较器112的电源电压VDDA可以是与要提供给任何其他组件MC1，MC2，SEL1，141和142的数字电源电压不同的模拟电压。晶体管MP1的漏极可以连接到晶体管MN1的漏极。晶体管MN1的漏极，晶体管MP1的栅极和漏极以及晶体管MP2的栅极可以彼此连接。晶体管MP1和MP2可以配置电流镜负载。
晶体管MN1，MN2，MN3，MP1和MP2可以放大浮动扩散(FD)节点的电压电平VFD与斜坡信号RAMP的电压电平VRAMP之间的差。可以根据电压电平VRAMP和电压电平VFD确定晶体管MN1和MN2的漏极的电压电平。晶体管MP3的栅极可以设置有晶体管MN2和MP2的漏极的电压电平。晶体管MN4的操作可以类似于晶体管MN3的操作。如在反相器中，晶体管MN4和MP3可以反转晶体管MN2和MP2的漏极的电压电平，并且可以生成比较信号CMP_OUT。例如，当电压电平VRAMP大于(高于)电压电平VFD时，比较信号CMP_OUT的电平可以是对应于逻辑“1”的电源电压VDDA的电平。当电压电平VRAMP达到电压电平VFD或小于(低于)电压电平VFD时，比较信号CMP_OUT的电平可以从电源电压VDDA的电平切换到对应于逻辑“0”的电源电压GND的电平。
上述晶体管MN1至MN4和MP1至MP3的类型N型和P型以及根据电压电平VRAMP和VFD的电压(或逻辑)电平仅是示例性的。当电压电平VRAMP和电压电平VFD之间的比较结果改变时，即，当斜坡信号RAMP的电压电平VRAMP超过FD节点的电压电平VFD时，比较信号CMP_OUT的电平也可以改变。构成比较器112的晶体管的数量不限于图4A中所示的示例。
存储器电路113可以响应于比较信号CMP_OUT和存储器控制信号CS_MC操作。存储电路113可以包括选择电路SEL1，选择电路SEL2和存储器单元MC1和MC2。存储器单元MC1可以存储与检测信号DET的重置电平相对应的重置计数值。存储器单元MC2可以存储与检测信号DET的信号电平相对应的信号计数值。
存储器单元MC1和MC2中的每一个可以是包括晶体管TR和电容器C1的动态随机存取存储器(DRAM)单元(具有1T1C单元结构)。存储器单元MC1的晶体管TR可以基于字线WL1的信号将位线BL1电连接到电容器C1。存储器单元MC2的晶体管TR可以基于字线WL2的信号将位线BL2电连接到电容器C1。存储器单元MC1和MC2中的每一个可以存储一位。存储器单元MC1的数量可以是“N”(N是自然数)，存储器单元MC2的数量可以是“N”。例如，存储器单元MC1的数量，存储器单元MC2的数量和多个传输线119的数量可以彼此相同，例如，“N”。然而，存储器单元MC1的数量，存储器单元MC2的数量和多个传输线119的数量可以彼此不同。
参照图4B，选择电路SEL1可以响应于比较信号CMP_OUT和存储器控制信号CS_MC来控制字线WL1和WL2。选择电路SEL1可以包括第一开关SW1。每个第一开关SW1可以响应于比较信号CMP_OUT和存储器控制信号CS_MC向第一字线WL1或第二字线WL2提供第一电压V1。第一电压V1可以是足以导通存储器单元MC1和MC2的每一个的晶体管TR的高电压。
存储器控制信号CS_MC可以包括第一采样信号SMP1和第二采样信号SMP2以及第一读取信号RD1和第二读取信号RD2。第一采样信号SMP1可以是用于在存储器单元MC1中存储重置采样值的信号，第二采样信号SMP2可以是用于在存储器单元MC2中存储信号采样值的信号。第一读取信号RD1可以是用于输出存储在存储器单元MC1中的重置采样值作为输出数据DOUT的信号，第二读取信号RD2可以是用于输出存储在存储器单元MC2中的信号采样值作为输出数据DOUT的信号。然而，可以不同地改变或修改用于控制存储器电路113的存储器控制信号CS_MC。
当在第一采样信号SMP1被激活的同时比较信号CMP_OUT的电平被切换时，第一开关SW1可以通过导通存储器单元MC1的晶体管TR来选择(激活)存储器单元MC1，并且可以通过截止存储器单元TR2的晶体管TR不选择存储器单元MC2。当第一采样信号SMP1被激活时，第一开关电路141可以将计数器CNT电连接到多个传输线119。当在第一采样信号SMP1被激活的同时比较信号CMP_OUT的电平被切换时，存储器单元MC1可以存储代码“CODE”的值作为重置采样值。
当在第二采样信号SMP2被激活的同时比较信号CMP_OUT的电平被切换时，第一开关SW1可以通过导通存储器单元MC2的晶体管TR来选择存储器单元MC2，并且可以通过截止存储器单元MC1的晶体管TR不选择存储器单元MC1。第一开关电路141可以在第二采样信号SMP2被激活的时间期间将计数器CNT电连接到多个传输线119。存储器单元MC2可以在第二采样信号SMP2被激活的同时比较信号CMP_OUT的电平被切换的时间处存储代码“CODE”的值作为信号采样值。
当第一读取信号RD1被激活时，选择电路SEL1可以选择存储器单元MC1并且可以不选择存储器单元MC2。当第二读取信号RD2被激活时，选择电路SEL1可以选择存储器单元MC2并且可以不选择存储器单元MC1。当第一读取信号RD1或第二读取信号RD2被激活时，第二开关电路142可以将多个传输线119电连接到感测放大器SA。存储在存储器单元MC1中的重置采样值可以输出到感测放大器SA。存储在存储器单元MC2中的信号采样值可以输出到感测放大器SA。当输出存储在存储器单元MC1或MC2中的计数值时，可以通过第一读取信号RD1或第二读取信号RD2分别选择存储器单元MC1或MC2，而不管比较信号CMP_OUT。
参照图4C，选择电路SEL2可以包括第二开关SW2，其响应于存储器控制信号CS_MC将位线BL1和位线BL2中的一些电连接到多个传输线119。第二开关SW2可以响应于存储器控制信号CS_MC(例如，SMP1，SMP2，RD1和RD2)在位线BL1，位线BL2和多个传输线119之间执行切换操作。
当第一采样信号SMP1被激活时，第二开关SW2可以将位线BL1连接到多个传输线119。代码“CODE”可以通过多个传输线119，第二开关SW2和位线BL1被提供给存储器单元MC1。当第二采样信号SMP2被激活时，第二开关SW2可以将位线BL2连接到多个传输线119。代码“CODE”可以通过多个传输线119，第二开关SW2和位线BL2被提供给存储器单元MC2。
当第一读取信号RD1被激活时，第二开关SW2可以将位线BL1连接到多个传输线119。存储在存储器单元MC1中的重置采样值可以通过多个传输线119作为输出数据DOUT输出。当第二读取信号RD2被激活时，第二开关SW2可以将位线BL2连接到多个传输线119。存储在存储器单元MC2中的信号采样值可以通过多个传输线119作为输出数据DOUT输出。
在实施例中，选择电路SEL1和SEL2可以控制包括在被配置为在相同定时操作的任何其他数字像素中的多个存储器单元。换句话说，多个数字像素中的至少两个或更多个数字像素可以共享被单独提供的选择电路SEL1和SEL2。在这种情况下，至少两个或更多个数字像素中的每一个的存储电路可以不包括选择电路SEL1和SEL2。
在实施例中，数字像素110中的存储器单元MC1的晶体管TR的端子(即，漏极)可以分别连接到多个传输线119。数字像素110中的存储器单元MC2的晶体管TR的端子(即，漏极)可以分别连接到多个传输线119。两个存储器单元MC1和MC2可以连接到多个传输线119中的一个传输线。连接到一个传输线的两个存储器单元MC1和MC2中的一个可以由选择电路SEL1选择，而两个存储器单元MC1和MC2中的另一个可以不由选择电路SEL1选择。与图4A的示例不同，数字像素110可以不包括选择电路SEL2。
图5和图6是用于描述图4A的数字像素的操作的时序图。为了说明的简洁和为了便于描述，不需要描述实施例的组件，图5和图6的时序图仅是示例性的。
在时间(点)T1之前，可以重置光电转换元件PD和FD节点，并且可以将检测信号DET的电压电平VFD设置为重置电平。斜坡信号RAMP的电压电平VRAMP可以从时间T1到时间T3以预定斜率减小(或增加)。可以从时间T1到时间T3激活第一采样信号SMP1。第一采样信号SMP1被激活时的时间段(间隔)可以对应于当电压电平VRAMP以预定斜率下降以对重置电平进行采样时的时间段。电压电平VRAMP可以从时间T1开始变化，并且计数器CNT可以从时间T1启动或开始计数操作。代码“CODE”的计数值“R”可以与随时间变化的电压电平VRAMP成比例(或成反比)，或者可以与其对应。
在时间T2，电压电平VRAMP达到电压电平VFD，并且在时间T2之后立即变得小于(低于)电压电平VFD。在时间T2，比较信号CMP_OUT可以从逻辑高(或低)切换到逻辑低(或高)。当在第一采样信号SMP1被激活的同时、在比较信号CMP_OUT的电平被切换的时间T2处的代码“CODE”的计数值“R”的位可以分别存储在存储器单元MC1中作为重置计数值。
从时间T1到时间T3的时间段检测光电检测器111的重置电平。在时间T3，电压电平VRAMP可以再次改变(重置)到初始(或重置)电平，并且比较信号CMP_OUT的电压电平也可以再次改变(重置)到初始电平。在时间T4，为了检测光电检测器111的信号电平，可以在预定时间期间激活传输信号TG以导通传输晶体管TX。当光电转换元件PD中累积的电荷通过传输晶体管TX提供给FD节点时，电压电平VFD可以从重置电平变为信号电平。
从时间T5到时间T7，电压电平VRAMP可以以预定斜率减小，以检测光电检测器111的信号电平。第二采样信号SMP2可以从时间T5到时间T7被激活。第二采样信号SMP2被激活的时间段可以对应于电压电平VRAMP以预定斜率减小以对信号电平进行采样的时间段。电压电平VRAMP可以从时间T5开始变化，并且计数器CNT可以再次从时间T5启动计数操作。
在时间T6，电压电平VRAMP达到电压电平VFD，并且紧接在时间T6之后变得小于(低于)电压电平VFD。在时间T6，比较信号CMP_OUT可以从逻辑高切换到逻辑低。当在第二采样信号SMP2被激活的同时、在比较信号CMP_OUT的电平被切换的时间T6处的代码“CODE”的计数值“S”的位可以分别存储在存储器单元MC2中作为信号计数值。
从时间T5到时间T7的时间段检测光电检测器111的信号电平。在时间T7，电压电平VRAMP可以再次改变(重置)到初始电平，并且比较信号CMP_OUT的电压电平也可以再次改变(重置)到初始电平。存储在存储器单元MC1中的重置计数值“R”和存储在存储器单元MC2中的信号计数值“S”可以在从时间T7到时间T8的时间段内分别被读取。可以在第一读取信号RD1被激活的同时读取存储在存储器单元MC1中的重置计数值“R”。可以在第二读取信号RD2被激活的同时读取存储在存储器单元MC2中的信号计数值“S”。读取值“R”和“S”的顺序不限于图5的示例，可以共享相同的传输线119以读取重置计数值“R”并读取信号计数值“S”。数字像素110可以重复执行从时间T1到时间T8的操作。
参照图6，作为自然数的“i”可以表示第i帧。可以重复读取输入到图像传感器10的像素阵列100的帧。例如，读取一帧所需的时间可以是1F时间。
1F时间可以被划分为：时间段RST A/D(图5的时间T3之前的时间段)，用于重置像素阵列的所有数字像素110并且将所有数字像素110的重置电平转换为重置计数值；时间段SIG A/D(从图5的时间T3到时间T7)，用于将所有数字像素110的信号电平转换为信号计数值，以及时间段Data Scan(从图5的时间T7到时间T8)，用于读取存储在所有数字像素110中的重置计数值和信号计数值。
在时间段RST A/D期间，可以同时或顺序地执行重置数字像素110(例如，以行为单位)。将数字像素110的重置计数值存储在存储器单元MC1中可以被同时或顺序地执行(例如，以行为单位)。在时间段SIG A/D期间，可以同时或顺序地执行(例如，以行为单位)将数字像素110的信号计数值存储在存储器单元MC2中。在时间段Data Scan期间，可以(并行地)输出存储在沿一行布置或属于一行的数字像素110中的重置计数值，然后，可以(并行地)输出存储在沿着一行布置或属于一行的数字像素110中的信号计数值。在一种实现中，可以在重置计数值之前输出信号计数值。可以对沿下一个相邻行布置或属于下一个相邻行的其他数字像素110执行读取操作。
图7A至图7D示出根据实施例的数字像素。将参照图7A至图7D描述根据实施例的数字像素110a至110d的各种结构。关于与上述组件相同或相似的组件，将省略附加描述以避免冗余。
参照图7A，光电检测器111a可以包括重置晶体管RXa。与重置晶体管RX不同，重置晶体管RXa可以连接在FD节点和第一节点n1之间。第一节点n1位于比较器112a的PMOS晶体管MP1和NMOS晶体管MN1之间。当电压电平VRAMP被设置为重置电平(例如，VDDA)并且重置晶体管RXa和传输晶体管TX导通时，在FD节点和光电转换元件PD中累积的电荷可以通过传输晶体管TX，重置晶体管RXa和晶体管MP1被放电到电源电压VDDA。因此，可以重置FD节点和光电转换元件PD。除了重置晶体管RXa的连接结构和比较信号CMP_OUT被反转之外，数字像素110a的操作可以类似于数字像素110的操作。
参照图7B，光电检测器111b的重置晶体管RXb可以用比较信号CMP_OUT而不是电源电压VDDA来重置FD节点。除了重置晶体管RXb的连接结构之外，数字像素110b的操作可以类似于数字像素110的操作。
参照图7C，光电检测器111c可以包括连接在FD节点和第二节点n2之间的第二电容器C2。第二电容器C2可以是无源元件，金属氧化物半导体(MOS)晶体管，金属绝缘体金属(MIM)电容器，单元电容器(与C1相同)等。第二电容器C2可以用于抵消由于比较器112的不匹配导致的偏移电压，晶体管的阈值电压之间的差，比较器112的几何差等。光电检测器111c的重置晶体管RX1c可以响应于重置信号RG使比较器112的输出端子(即，比较信号CMP_OUT)到比较器112的输入端(即第二节点n2)短路。在这种情况下，对应于比较器112的偏移电压的电荷可以存储在第二电容器C2中。因为电容器C2的电压被添加到FD节点的电压的检测信号DET被输入到比较器112，所以可以抵消或去除比较器112的偏移电压。
光电检测器111c还可以包括连接在电源电压VDDA和光电转换元件PD之间的重置晶体管RX2c。重置晶体管RX2c可以响应于全局重置信号GR将光电转换元件PD重置到电源电压VDDA。
参照图7D，光电检测器111d的重置晶体管RX2d可以连接在电源电压VDDA和FD节点之间，并且可以响应于全局重置信号GR操作。其余组件及其操作类似于上述组件和操作，因此，将省略附加描述以避免冗余。
数字像素110可以根据操作方式，实现方式等具有各种形状，并且可以输出与在像素级检测的光信号相对应的输出数据DOUT。因为与模拟像素相比，噪声或耦合的影响减小，所以数字像素110可以更准确地处理高分辨率图像。
图8示出根据另一实施例的图1的数字像素。将集中描述数字像素110和数字像素210之间的差异。数字像素210可以包括“M”个光电检测器211_1至211_M(共享一个FD节点和一个比较器212并且是“M”个子像素)，比较器212和存储器电路213。存储器电路213可以包括存储器单元MC1[SUB_1]至MC1[SUB_M]和MC2[SUB_1]至MC2[SUB_M]，选择电路SEL1和选择电路SEL2。“M”是2或更大的自然数，并且与“N”无关。
每个光电检测器211_1至211_M的操作可以类似于上述光电检测器111的操作。因为数字像素210包括“M”个光电检测器211_1至211_M，所以数字像素210可以包括存储器单元MC1[SUB_1]至MC1[SUB_M]，其存储分别对应于由光电检测器211_1至211_M确定的检测信号DET的“M”个重置电平的“M”个重置计数值。如在存储器单元MC1中那样，存储器单元MC1[SUB_1]的数量是“N”，并且存储器单元MC1[SUB_M]的数量是“N”。存储器单元MC1[SUB_1]至MC1[SUB_M]的总数可以对应于通过将光电检测器211_1至211_M的数量“M”与重置计数值的位数“N”乘在一起而获得的值。如在上面的描述中，数字像素210可以包括存储器单元MC2[SUB_1]至MC2[SUB_M]，其存储分别对应于由光电检测器211_1至211_M确定的检测信号DET的“M”个信号电平的“M”个信号计数值。如在存储器单元MC2中那样，存储器单元MC2[SUB_1]的数量是“N”，并且存储器单元MC2[SUB_M]的数量是“N”。存储器单元MC2[SUB_1]至MC2[SUB_M]的总数可以对应于通过将光电检测器211_1至211_M的数量“M”与信号计数值的位数“N”乘在一起而获得的值。数字像素210中的存储器单元MC1[SUB_1]至MC1[SUB_M]和MC2[SUB_1]至MC2[SUB_M]的总数可以是“2×M×N”。
比较器212可以将基于光电检测器211_1的检测信号DET与斜坡信号RAMP进行比较，并且可以将比较信号CMP_OUT输出到选择电路SEL1。比较器212可以将基于光电检测器211_M的检测信号DET与斜坡信号RAMP进行比较，并且可以将比较信号CMP_OUT输出到选择电路SEL1。传送(传输)信号TG<1:M>可以分别或独立地应用于光电检测器211_1至211_M。检测信号DET的电平可以由通过传送信号TG<1:M>选择的光电检测器确定。
选择电路SEL1的操作可以类似于数字像素110的选择电路SEL1的操作。当在第一采样信号SMP1<1>被激活的同时比较信号CMP_OUT的电平被切换时，选择电路SEL1可以选择存储器单元MC1[SUB_1]并且可以不选择剩余的存储器单元。在第一采样信号SMP1<1>被激活的时间期间，第一开关电路141可以将计数器CNT电连接到多个传输线219。存储器单元MC1[SUB_1]可以在第一采样信号SMP1<1>被激活的同时比较信号CMP_OUT的电平被切换时存储代码“CODE”的值作为重置采样值。如在上面的描述中，基于第一采样信号SMP1<2:M>，比较信号CMP_OUT，选择电路SEL1和第一开关电路141，可以将剩余光电检测器211_2至211_M的重置采样值分别存储在存储器单元MC1[SUB_2]至MC1[SUB_M]中。
当在第二采样信号SMP2<1>被激活的同时比较信号CMP_OUT的电平被切换时，选择电路SEL1可以选择存储器单元MC2[SUB_1]并且可以不选择剩余的存储器单元。第一开关电路141可以在第二采样信号SMP2<1>被激活的时间期间将计数器CNT电连接到多个传输线219。存储器单元MC2[SUB_1]可以在第二采样信号SMP2<1>被激活的同时比较信号CMP_OUT的电平被切换时存储代码“CODE”的值作为信号采样值。如在上面的描述中，基于第二采样信号SMP2<2:M>，比较信号CMP_OUT，选择电路SEL1和第一开关电路141，可以将剩余的光电检测器211_2至211_M的信号采样值分别存储在存储器单元MC2[SUB_2]至MC2[SUB_M]中。
当第一读取信号RD1<1>被激活时，选择电路SEL1可以选择存储器单元MC1[SUB_1]并且可以不选择剩余的存储器单元。当第一读取信号RD1<1>被激活时，第二开关电路142可以将多个传输线219电连接到感测放大器SA。存储在存储器单元MC1[SUB_1]中的重置采样值可以输出到感测放大器SA。如在上面的描述中，存储在剩余存储器单元MC1[SUB_2]至MC1[SUB_M]中的重置采样值可以基于第一读取信号RD1<2:M>，选择电路SEL1和第二开关电路142输出到感测放大器SA。
当第二读取信号RD2<1>被激活时，选择电路SEL1可以选择存储器单元MC2[SUB_1]并且可以不选择剩余的存储器单元。当第一读取信号RD2<1>被激活时，第二开关电路142可以将多个传输线219电连接到感测放大器SA。存储在存储器单元MC2[SUB_1]中的信号采样值可以输出到感测放大器SA。如在上面的描述中，存储在剩余存储器单元MC2[SUB_2]至MC2[SUB_M]中的信号采样值可以基于第二读取信号RD2<2:M>，选择电路SEL1和第二开关电路142输出到感测放大器SA。
如在数字像素110的选择电路SEL2中，选择电路SEL2可以基于控制信号SMP1<1:M>，SMP2<1:M>，RD1<1:M>和RD2<1:M>来操作。当第一采样信号SMP1<1>或第一读取信号RD1<1>被激活时，选择电路SEL2可以将存储器单元MC1[SUB_1]电连接到多个传输线219，并且可以电断开剩余的存储器单元与多个传输线219。当第二采样信号SMP2<1>或第二读取信号RD2<1>被激活时，选择电路SEL2可以将存储器单元MC2[SUB_1]电连接到多个传输线219，并且可以电断开剩余的存储器单元与多个传输线219。选择电路SEL2可以使用控制信号SMP1<2:M>，SMP2<2:M>，RD1<2:M>和RD2<2:M>将存储器单元MC1[SUB_2]至MC1[SUB_M]和MC2[SUB_2]至MC2[SUB_M]电连接到多个传输线219。
图9A和图9B示出沿着行和列重复地布置图8的数字像素的情况。沿着行或列布置的像素的数量和一个像素中的子像素的数量不限于图9A和图9B的示例。
子像素的区域可以被划分为晶体管区域TR，重置存储器单元区域MC(R)和信号存储器单元区域MC(S)。区域TR(R)和TR(S)的放置(布置)不限于图9A和图9B的示例。光电检测器211_1至211_M中的任何一个的晶体管，构成比较器212的晶体管的一部分，以及构成选择电路SEL1和SEL2的晶体管的一部分可以放置在晶体管区域TR中。从存储器单元MC1[SUB_1]到MC1[SUB_M]中，对应于放置在晶体管区域TR中的光电检测器的“N”个存储器单元可以放置在重置存储器单元区域MC(R)中。从存储器单元MC2[SUB_1]到MC2[SUB_M]中，对应于放置在晶体管区域TR中的光电检测器的“N”个存储器单元可以放置在信号存储器单元区域MC(S)中。
参照图9A的像素阵列200a，两个数字像素210a沿行布置，两个数字像素210a沿列布置(2×2阵列)；在每个数字像素210a中，沿行布置两个子像素，并且沿列布置两个子像素。
数字像素210a的子像素可以包括具有三种颜色或四种颜色的滤色器。每个子像素可以包括蓝色(B)，红色(R)和绿色(Gb或Gr)滤色器中的一种。在一个实现方式中，子像素R，B，Gb和Gr可以包括通过品红色(Mg)光，黄色(Y)光，青色(Cy)光和/或白色(W)光的滤色器。子像素R，B，Gb和Gr的一部分可以包括透射红外光的红外滤光器Z。在一行中，可以交替地布置第一滤色器(例如，红色滤色器R或蓝色滤色器B)和第二滤色器(例如，绿色滤色器Gr或Gb)。每个滤色器可以接收相关颜色的光。可以在一行中交替布置蓝色滤色器B和绿色滤色器Gb，可以在相邻行中交替布置红色滤色器R和绿色滤色器Gr。蓝色滤色器B可以与红色滤色器R对角放置。可以在所有行中放置与亮度信号相关联的绿色滤色器Gb和Gr，并且对每一行，可以交替放置红色滤色器R和蓝色滤色器B。
在一个数字像素210a中，可以按预定顺序执行各个子像素的重置采样操作和信号采样操作。参照图9A，可以按照放置在数字像素210a中的(1,1)，(1,2)，(2,1)和(2,2)坐标处的子像素的顺序执行重置采样操作。接下来，可以按照放置在数字像素210a中的(1,1)，(1,2)，(2,1)和(2,2)坐标处的子像素的顺序执行信号采样操作。可以在数字像素210a中以局部滚动快门方式执行一个数字像素210a中的子像素的采样操作。图9A中所示的坐标值是相对和示例性的，箭头也仅是示例性的。在执行重置采样操作和信号采样操作之后，可以以行为单位输出子像素的重置采样值，并且可以以行为单位输出子像素的信号采样值。
在图9A中，一个数字像素210a中的每个子像素可以包括蓝色(B)，红色(R)和绿色(Gb或Gr)滤色器中的一个。相反，参照图9B，像素阵列200b的一个数字像素210b中的子像素可以具有相同的滤色器。除了滤色器的放置，对图9B的数字像素210b中的子像素的采样操作和读取操作可以类似于与图9A的数字像素210a中的子像素相关联的那些操作。
图10示出图8的数字像素的操作的时序图。将集中描述图6和图10之间的差异。可以将1F时间划分为：时间段RST A/D，用于重置数字像素210并将数字像素210的重置电平转换为重置计数值；时间段SIG A/D，用于将数字像素210的信号电平转换为信号计数值；以及时间段Data Scan(数据扫描)，用于读取存储在数字像素210中的重置计数值和信号计数值。
在时间段RST A/D期间重置所有数字像素210可以同时或顺序地执行(例如，以行为单位)。将所有数字像素210的重置计数值存储在存储器单元中(参考MC1[SUB_1]至MC1[SUB_M])可以同时或顺序地执行(例如，以行为单位)。如图10中所示，可以以局部滚动快门方式执行重置各个数字像素210的子像素。可以以局部滚动快门方式执行将各个数字像素210的子像素的重置计数值存储在存储器单元MC1[SUB_1]至MC1[SUB_M]中。
在时间段SIG A/D期间将所有数字像素210的信号计数值存储在存储器单元中(称为MC2[SUB_1]至MC2[SUB_M])可以同时或顺序地执行(例如，以行为单位))。可以以局部滚动快门方式执行将各个数字像素210的子像素的信号计数值存储在存储器单元MC2[SUB_1]至MC2[SUB_M]中。
在时间段Data Scan期间，可以(并行地)输出存储在沿行布置的子像素中的重置计数值，然后可以(并行地)输出存储在沿行布置的子像素中的信号计数值。可以在重置计数值之前输出信号计数值。可以对沿下一个相邻行布置的其他子像素执行读取操作。
图11示出根据另一实施例的图1的数字像素。将集中描述数字像素110和210与数字像素310之间的差异。数字像素310可包括“M”个光电检测器311_1至311_M(共享一个FD节点和一个比较器312，并且是“M”个子像素)，比较器312和存储器电路313。存储器电路313可以包括存储器单元MC1和MC2，选择电路SEL1和选择电路SEL2。在此，“M”是2或更大的自然数。一个数字像素310中的子像素可以包括与参照图9A和图9B所述的相同的滤色器或不同的滤色器。
在实施例中，“M”个光电检测器311_1至311_M的操作可以类似于上述“M”个光电检测器211_1至211_M的操作。在另一实施例中，“M”个光电检测器311_1至311_M可以作为上述一个光电检测器111操作(电荷合并)。“M”个光电检测器311_1至311_M可以同时重置并且可以同时生成检测信号。由彼此相邻放置的光电检测器311_1至311_M累积的电荷可以在一个FD节点处累积或合并。因为“M”个光电检测器311_1至311_M同时操作，所以可以改善信噪比(SNR)。除了数字像素310包括“M”个光电检测器311_1至311_M之外，数字像素310的组件312，313，MC1，MC2，SEL1和SEL2可以类似于数字像素110的组件112，113，MC1，MC2，SEL1和SEL2。
包括在数字像素310中的存储器单元MC1和MC2的数量“2×N”可以小于包括在数字像素210中的存储器单元MC1[SUB_1]至MC1[SUB_M]和MC2[SUB_1]至MC2[SUB_M]的数量“2×M×N”。在数字像素210的情况下，重置计数值和信号计数值可以存储在存储器单元MC1[SUB_1]至MC1[SUB_M]和MC2[SUB_1]至MC2[SUB_M]中，然后，可以从存储器单元MC1[SUB_1]至MC1[SUB_M]和MC2[SUB_1]至MC2[SUB_M]读取重置计数值和信号计数值。
在数字像素310的情况下，光电检测器311_1的重置计数值和信号计数值可以存储在存储器单元MC1和MC2中，然后，可以从存储器单元MC1和MC2读取光电检测器311_1的重置计数值和信号计数值。类似地，光电检测器311_M的重置计数值和信号计数值可以存储在存储器单元MC1和MC2中，然后，可以从存储器单元MC1和MC2读取光电检测器311_1的重置计数值和信号计数值。因为包括在数字像素310中的存储器单元MC1和MC2的数量与包括在数字像素110中的存储器单元的数量相同，所以可以以子像素为单位执行重置计数值的采样，信号计数值的采样和数据扫描。
在实施例中，当数字像素210中的存储器单元MC1[SUB_1]至MC1[SUB_M]和MC2[SUB_1]至MC2[SUB_M]的一部分(例如，存储器单元MC1[SUB_2]至MC1[SUB_M]和MC2[SUB_2]至MC2[SUB_M])被去激活时，数字像素210的操作可以类似于数字像素30的操作。在此，去激活的存储器单元的示例不限于以上描述。
图12A和图12B详细示出图1的图像传感器。将参照图12A描述像素驱动器400a与像素阵列100a的数字像素之间的连接，并且参照图12B描述像素驱动器400b与像素阵列100b的数字像素之间的连接。
参照图12A，像素驱动器400a可以包括行驱动器RDV，多个斜坡发生器RAMP1至RAMPk，以及多个计数器CNT1至CNTk。在此，“k”可以是自然数，并且是行数。行驱动器RDV可以以行为单位控制包括在像素阵列100a中的数字像素110。例如，行驱动器RDV可以以行为单位分别向像素数据像素110提供像素控制信号CS_PD1至CS_PDk以及存储器控制信号CS_MC1至CS_MCk。数字像素110可以以行为单位共享斜坡信号和代码。例如，斜坡发生器RAMP1至RAMPk可以以行为单位向数字像素110提供斜坡信号VRAMP1至VRAMPk。计数器CNT1至CNTk可以以行为单位向数字像素110提供代码CODE1至CODEk。相同行中的数字像素可以共享相同的斜坡信号和相同的代码。
参照图12B，像素驱动器400b可以包括行驱动器RDV，斜坡发生器RAMP1至RAMPk，以及计数器CNT1至CNTk，其中k是列数。与图12A不同，在图12B中，数字像素110可以以列为单位共享斜坡信号和代码。行驱动器RDV可以以行为单位向数字像素110分别提供像素控制信号CS_PD1至CS_PDn和存储器控制信号CS_MC1至CS_MCn，其中n是行数。除了以列为单位共享斜坡信号和代码之外，图像传感器10b类似于图像传感器10a。
图13示出图1的数字逻辑电路。数字逻辑电路500可以包括传感器控制器510，数字信号处理单元520和输入/输出接口530。
传感器控制器510可以基于通过输入/输出接口530从外部设备(例如，ISP或AP)提供的控制信息CI来控制图像传感器10的整体操作。传感器控制器510可以是用于控制像素驱动器400的操作时序的时序控制器。
数字信号处理单元520可以从像素阵列100接收输出数据DOUT，并且可以对接收的输出数据DOUT执行数字信号处理。例如，一个数字像素110的一个输出数据DOUT可以包括重置采样值“R”和信号采样值“S”。数字信号处理单元520可以通过对重置采样值“R”和信号采样值“S”执行操作(例如，相关双采样(CDS)操作；S-R)来确定与由一个数字像素110感测的光信号相对应的最终数字值。可以通过组合各个数字像素110的最终数字值来生成最终图像数据IMG。
输入/输出接口530可以从外部设备(例如，ISP或AP)接收控制信息CI，或者可以输出最终图像数据IMG。例如，输入/输出接口530可以包括用于基于预定义协议交换上述信息并支持协议的物理层。
图14是示出图1的图像传感器的透视图。将根据物理结构描述图像传感器10。详细地，将关于包括在图像传感器10中的半导体管芯来描述实施例。与实践中实现的半导体晶片，半导体芯片，半导体管芯或半导体封装不同，简化了以下附图中示出的组件。例如，图像传感器10的半导体管芯DIE1至DIE3可以通过不同的半导体工艺或从不同的半导体晶片制造。
半导体管芯DIE1可以堆叠在半导体管芯DIE2上，并且可以电连接到半导体管芯DIE2。半导体管芯DIE2可以堆叠在半导体管芯DIE3上，并且可以电连接到半导体管芯DIE3。半导体管芯DIE2可以***在半导体管芯DIE1和DIE3之间。半导体管芯DIE1可以包括数字像素区域DPA1和焊盘区域PA1。数字像素区域DPA1和焊盘区域PA1可以在物理上彼此分离，或者可以彼此间隔开给定距离。
每个数字像素110的一部分可以形成在数字像素区域DPA1中。光电检测器111和数字像素110的比较器112的一部分可以形成在半导体管芯DIE1的数字像素区域DPA1中。可以在焊盘区域PA1中形成连接到半导体管芯DIE2的焊盘区域PA2的多个焊盘。焊盘区PA1可以通过形成在半导体管芯DIE1中的金属层连接到数字像素区域DPA1的元件。
半导体管芯DIE2可以包括数字像素区域DPA2，焊盘区域PA2，像素驱动器区域PDA和焊盘区域PA3。在数字像素110的组件中，未形成在半导体管芯DIE1的数字像素区域DPA1中的组件，以及数字像素110的存储器单元MC1和MC2或存储器电路113可以形成在数字像素区域DPA2。
形成在半导体管芯DIE1的数字像素区域DPA1中的比较器112的一部分和形成在半导体管芯DIE2的数字像素区域DPA2中的比较器112的剩余部分可以通过形成在与数字像素区域DPA1或数字像素区域DPA2相对应的平面上的连接结构结合。连接结构可以是Cu-Cu结合，硅通孔(TSV)，背通孔堆叠(BVS)等。
像素驱动器400可以形成在像素驱动器区域PDA中。可以在焊盘区域PA2中形成连接到焊盘区域PA1的多个焊盘。焊盘区域PA2的多个焊盘可以通过连接结构分别连接到焊盘区域PA1的多个焊盘，例如，焊盘区域PA1和焊盘区域PA2可以沿着堆叠方向彼此重叠。连接结构可以是Cu-Cu结合，TSV，BVS等。连接到半导体焊盘DIE3的多个焊盘可以形成在焊盘区域PA3中。包括在数字像素区域DPA2，焊盘区域PA2，像素驱动器区域PDA和焊盘区域PA3中的各种元件可以通过半导体管芯DIE2的金属层彼此连接。
半导体管芯DIE3可以包括数字逻辑电路区域DLA和焊盘区域PA4。数字逻辑电路500可以形成在数字逻辑电路区域DLA中。可以在焊盘区域PA4中形成多个焊盘。焊盘区域PA4的多个焊盘可以通过连接结构分别连接到焊盘区域PA3的多个焊盘，例如，焊盘区域PA3和焊盘区域PA4可以沿着堆叠方向彼此重叠。连接结构可以是Cu-Cu结合，TSV，BVS等。
半导体管芯DIE1的数字像素区域DPA1和半导体管芯DIE2的数字像素区域DPA2可以在相同的平面区域中例如沿着堆叠方向彼此重叠。作为***电路区域，除了数字像素区域DPA1和DPA2之外的半导体管芯DIE1和DIE2的剩余区域可以是用于在半导体管芯，驱动器电路，模拟电路等之间形成连接结构的区域。可以在半导体管芯DIE3中形成基于图像传感器10中的数字信号操作的电路或物理组件。
可以使用半导体管芯DIE1至DIE3来实现根据实施例的图像传感器10。用于形成多个数字像素110的像素核心区域的面积可以通过单独地或部分地形成半导体管芯DIE1和DIE2中的数字像素的元件来减小。因为基于数字信号的电路形成在半导体管芯DIE3中，所以可以以半导体管芯为单位对基于模拟的电路和基于数字的电路进行分类(分离)。
图15是示出根据图14的实施例的图像传感器的截面图。为方便起见，将给出关于图3的数字像素110的描述。
半导体管芯DIE1可以包括基板SUB1。例如，光电二极管PD可以形成在基板SUB1中，并且滤色器CF和透镜LS可以形成在光电二极管PD上。可以在基板SUB1下方形成晶体管层TR_LAY1。光电检测器111的传输晶体管TX和重置晶体管RX以及比较器112的一部分(即，比较器112中的晶体管的一部分)可以形成在晶体管层TR_LAY1中。光电二极管PD，滤色器CF，透镜LS，传递晶体管TX，重置晶体管RX和比较器112的一部分可以形成在数字像素区域DPA1中。金属层ML_LAY1可以在晶体管层TR_LAY1下形成。
半导体管芯DIE2可以包括基板SUB2。例如，半导体管芯DIE2可以包括比较器112的剩余部分和存储电路113。包括比较器112的剩余部分的晶体管层TR_LAY2可以形成在基板SUB2上。存储器电路层MC_LAY可以形成在晶体管层TR_LAY2上。存储器电路113的多个存储器单元MC1和MC2可以被堆叠以在平面图中与数字像素110重叠，例如，沿着堆叠方向。存储器单元MC1和MC2的晶体管可以包括IGZO(铟镓锌氧化物)，并且还可以称为“IGZO(薄膜)晶体管”。金属层ML_LAY2可以形成在存储器电路层MC_LAY上。用于连接包括在半导体管芯DIE2中的多个元件的金属线可以形成在金属层ML_LAY2中。
包括在存储电路113中的选择电路SEL1和SEL2可以形成在存储器电路层MC_LAY和晶体管层TR_LAY2中的任何一个中。可选地，选择电路SEL1和SEL2可以形成在半导体管芯DIE2的像素驱动器区域PDA中，并且可以通过金属层ML_LAY2的金属线连接到存储器电路113。包括在存储器电路113中的多个存储器单元MC1和MC2可以形成在存储器电路层MC_LAY的数字像素区域DPA2中，并且比较器112的剩余部分可以形成在晶体管层TR_LAY2的数字像素区域DPA2中。半导体管芯DIE2的晶体管层TR_LAY2和存储器电路层MC_LAY被示出为彼此分离，但是比较器112的剩余部分和存储电路113可以形成在相同层中。
半导体管芯DIE3可以包括基板SUB3。包括数字逻辑电路500的数字逻辑电路层DLC_LAY可以形成在基板SUB3上。半导体管芯DIE3还可以包括附加金属层，该附加金属层包括多个金属线以连接包括在数字逻辑电路500中的多个元件。
半导体管芯DIE1的金属层ML_LAY1和半导体管芯DIE2的金属层ML_LAY2可以通过连接层CT_LAY结合，以彼此面对或彼此重叠。包括在数字像素区域DPA1的金属层ML_LAY1中的金属线和包括在数字像素区域DPA2的金属层ML_LAY2中的金属线可以通过连接结构(例如，Cu-Cu结合)彼此连接。上述金属线可以连接到比较器112的一部分中的元件和比较器112的剩余部分中的元件。包括在半导体管芯DIE1中的比较器112的一部分和包括在半导体管芯DIE2中的比较器112的剩余部分可以通过属于数字像素区域DPA1和DPA2的连接结构彼此连接。
包括在焊盘区域PA1的金属层ML_LAY1中的金属线和包括在焊盘区域PA2的金属层ML_LAY2中的金属线可以通过连接结构(例如，Cu-Cu结合)彼此连接。半导体管芯DIE2和半导体管芯DIE3可以通过TSV彼此连接。TSV可以形成为从半导体管芯DIE2的金属层ML_LAY2穿过(通过)半导体管芯DIE2，并且半导体管芯DIE3的金属层ML_LAY2和半导体基板SUB3(或单独的金属层)可以通过TSV彼此连接。
图16示出根据实施例的包括图像传感器的电子设备。电子设备1000可以是各种电子设备之一，诸如便携式通信终端，个人数字助理(PDA)，便携式媒体播放器(PMP)，数码相机，智能电话，平板电脑，膝上型电脑，可穿戴设备等。
触摸驱动器集成(TDI)电路1102可以控制触摸面板1100。触摸面板1100可以在TDI电路1102的控制下感测来自用户的触摸输入。集成显示驱动器(DDI)电路1202可以驱动显示面板1200。显示面板1200可以在DDI电路1202的控制下显示图像信息。***存储器1300可以存储用于电子设备1000的操作的数据。***存储器1300可以包括易失性存储器或非易失性存储器。无论是否供电，存储设备1400都可以存储数据。存储设备1400可以包括非易失性存储器。存储设备1400可以包括嵌入式存储器和/或可移动存储器。通信块1500可以通过天线1510与外部设备/***交换信号。通信块1500的收发器1520和MODEM(调制器/解调器)1530可以根据一个无线通信协议处理与外部设备/***交换的信号。音频处理器1600可以通过使用音频信号处理器1610来处理音频信号。音频处理器1600可以通过麦克风1620接收音频输入或者可以通过扬声器1630提供音频输出。主处理器1700可以控制/管理电子设备1000的组件的操作。图16的组件的一部分可以以片上***的形式实现，并且可以是应用处理器(AP)。图像处理器1800可以通过透镜1810接收光。图像处理器1800中包括的图像传感器1820和ISP 1830可以基于所接收的光生成关于外部对象的图像信息。图像处理器1800或图像传感器1820可以是参照图1至图15描述的图像传感器。
通过总结和回顾，一般图像传感器基于模拟像素进行操作。根据入射光从模拟像素输出模拟信号，并将模拟信号转换成图像数据。然而，与数字信号相比，模拟信号易受噪声或耦合的影响。
根据实施例的图像传感器可以使用具有像素存储的数字像素，因此减少了每单位像素所需的区域和处理图像数据时的功耗。

Claims (12)

1.一种图像传感器，包括：
多个像素，所述多个像素中的每一个包括：
光电检测器，包括光电转换元件，所述光电转换元件响应于入射到其上的光输出检测信号；
比较器，将所述光电检测器的所述检测信号与斜坡信号进行比较，并响应于此输出比较信号；
多个第一存储器单元，使用所述比较器的所述比较信号存储对应于所述检测信号的重置电平的第一计数值，并通过多个传输线输出所述第一计数值；以及
多个第二存储器单元，使用所述比较器的所述比较信号存储对应于所述检测信号的信号电平的第二计数值，并通过所述多个传输线输出所述第二计数值，
其中，所述多个第一存储器单元的数量与所述多个第二存储器单元的数量相同，以及所述多个第一存储器单元的数量与所述多个传输线的数量相同，
其中，所述图像传感器还包括：
选择电路：
选择所述多个第一存储器单元，使得存储在所述多个第一存储器单元中的所述第一计数值输出到所述多个传输线；以及
选择所述多个第二存储器单元，使得存储在所述多个第二存储器单元中的所述第二计数值输出到所述多个传输线，
其中，所述多个第一存储器单元和所述多个第二存储器单元不同时被选择。
2.根据权利要求1所述的图像传感器，其中，
选择所述多个第一存储器单元，使得通过所述多个传输线传输的所述第一计数值存储在所述多个第一存储器单元中；以及
选择所述多个第二存储器单元，使得通过所述多个传输线传输的所述第二计数值存储在所述多个第二存储器单元中。
3.根据权利要求1所述的图像传感器，其中，相应的第一存储器单元和第二存储器单元在平面图中与所述多个像素中的每一个重叠。
4.根据权利要求1所述的图像传感器，还包括：
连接在所述检测信号在其中被生成的浮动扩散FD节点和所述检测信号被输入到其中的所述比较器的输入端子之间的电容器。
5.根据权利要求1所述的图像传感器，还包括：
计数器，用于通过所述多个传输线输出计数值，其中
所述计数值是当所述斜坡信号达到所述检测信号的所述重置电平时的所述第一计数值，以及
所述计数值是当所述斜坡信号达到所述检测信号的所述信号电平时的所述第二计数值。
6.根据权利要求5所述的图像传感器，还包括：
开关电路：
将所述计数器电连接到所述多个传输线，以将所述第一计数值和所述第二计数值存储在所述多个第一存储器单元和所述多个第二存储器单元中；以及
电断开所述计数器与所述多个传输线，使得从所述多个第一存储器单元和所述多个第二存储器单元输出所述第一计数值和所述第二计数值。
7.根据权利要求1所述的图像传感器，还包括：
感测放大器，分别通过所述多个传输线感测所述第一计数值和所述第二计数值；以及
开关电路，用于将所述多个传输线电连接到所述感测放大器，使得所述第一计数值和所述第二计数值被输出到所述感测放大器。
8.根据权利要求1所述的图像传感器，其中，所述多个第一存储器单元和所述多个第二存储器单元中的每一个是具有一个晶体管和一个电容器的动态随机存取存储器DRAM单元。
9.一种图像传感器，包括：
多个像素，所述多个像素中的每一个包括：
分别连接到浮动扩散FD节点的第一子像素至第M子像素，其中，M是2或更大的自然数，所述第一子像素至所述第M子像素中的每一个响应于入射在其上的光输出检测信号；
比较器，将斜坡信号与所述第一子像素至所述第M子像素的所有在所述FD节点生成的所述检测信号进行比较，并响应于此输出比较信号；
多个第一存储器单元，使用所述比较器的所述比较信号存储对应于所述检测信号的重置电平的第一计数值，并通过多个传输线输出所述第一计数值；以及
多个第二存储器单元，使用所述比较器的所述比较信号存储对应于所述检测信号的信号电平的第二计数值，并通过所述多个传输线输出所述第二计数值，
其中，所述多个第一存储器单元的数量与所述多个第二存储器单元的数量相同，以及所述多个第一存储器单元的数量与所述多个传输线的数量相同，
其中，所述图像传感器还包括：
选择电路：
选择所述多个第一存储器单元，使得存储在所述多个第一存储器单元中的所述第一计数值输出到所述多个传输线；以及
选择所述多个第二存储器单元，使得存储在所述多个第二存储器单元中的所述第二计数值输出到所述多个传输线，
其中，所述多个第一存储器单元和所述多个第二存储器单元不同时被选择。
10.根据权利要求9所述的图像传感器，其中：
所述多个第一存储器单元中的数量对应于所述第一计数值和所述第二计数值中的每一个的位数，以及
所述多个第二存储器单元中的数量对应于所述第一计数值和所述第二计数值中的每一个的位数。
11.根据权利要求9所述的图像传感器，其中，相同颜色的滤色器在所述第一子像素至所述第M子像素中。
12.根据权利要求9所述的图像传感器，其中：
所述多个传输线的数量对应于所述多个第一和第二计数值中的每一个的位数。
CN202010030252.4A 2019-02-12 2020-01-13 包括数字像素的图像传感器 Active CN111556259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0016277 2019-02-12
KR1020190016277A KR20200098802A (ko) 2019-02-12 2019-02-12 디지털 픽셀을 포함하는 이미지 센서

Publications (2)

Publication Number Publication Date
CN111556259A CN111556259A (zh) 2020-08-18
CN111556259B true CN111556259B (zh) 2023-11-17

Family

ID=71738898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010030252.4A Active CN111556259B (zh) 2019-02-12 2020-01-13 包括数字像素的图像传感器

Country Status (5)

Country Link
US (1) US10972692B2 (zh)
JP (1) JP7080913B2 (zh)
KR (1) KR20200098802A (zh)
CN (1) CN111556259B (zh)
DE (1) DE102019128227A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7280691B2 (ja) * 2018-11-27 2023-05-24 キヤノン株式会社 撮像素子およびその制御方法、及び撮像装置
KR20210112055A (ko) * 2020-03-04 2021-09-14 에스케이하이닉스 주식회사 픽셀 및 이를 포함하는 이미지 센서
JP7414748B2 (ja) * 2021-01-22 2024-01-16 キヤノン株式会社 光電変換装置及び光検出システム
KR20220165006A (ko) 2021-06-07 2022-12-14 삼성전자주식회사 내부 커패시터를 포함하는 픽셀을 포함하는 이미지 센서
US20230092325A1 (en) * 2021-09-23 2023-03-23 Meta Platforms Technologies, Llc Digital pixel sensor
CN116647769A (zh) * 2022-02-14 2023-08-25 上海虹感微电子科技有限公司 改进的cmos图像传感器
FR3137999B1 (fr) * 2022-07-15 2024-06-07 Commissariat Energie Atomique Pixels d'un capteur de lumière

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525304B1 (en) * 2000-11-28 2003-02-25 Foveon, Inc. Circuitry for converting analog signals from pixel sensor to a digital and for storing the digital signal
CN105519096A (zh) * 2014-07-14 2016-04-20 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975355B1 (en) * 2000-02-22 2005-12-13 Pixim, Inc. Multiple sampling via a time-indexed method to achieve wide dynamic ranges
US6927796B2 (en) 2001-09-24 2005-08-09 The Board Of Trustees Of The Leland Stanford Junior University CMOS image sensor system with self-reset digital pixel architecture for improving SNR and dynamic range
US20040141079A1 (en) 2003-01-10 2004-07-22 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and camera using the same
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
US7911518B2 (en) 2005-02-01 2011-03-22 Samsung Electronics Co., Ltd. Variable exposure for color image sensor
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP4439536B2 (ja) 2007-05-10 2010-03-24 株式会社東芝 固体撮像装置
JP4774064B2 (ja) 2008-02-07 2011-09-14 シャープ株式会社 Ａ／ｄ変換回路及び固体撮像装置
GB2457716A (en) 2008-02-22 2009-08-26 Cmosis Nv Active pixel sensor (APS) array with selective passive pixel (charge binning) mode
JP4661912B2 (ja) 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
GB2466213B (en) 2008-12-12 2013-03-06 Cmosis Nv Pixel array with shared readout circuitry
WO2011015235A1 (en) 2009-08-04 2011-02-10 Organisation Europeenne Pour La Recherche Nucleaire Pixilated radiation sensing device
US8445828B2 (en) 2010-07-01 2013-05-21 Silicon Optronics, Inc. High dynamic range image sensor with in pixel memory
US8637800B2 (en) 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
US8890047B2 (en) 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP6029286B2 (ja) 2012-02-17 2016-11-24 キヤノン株式会社 光電変換装置および撮像システム
EP4192026A1 (en) 2012-04-19 2023-06-07 Raytheon Company Repartitioned digital pixel
GB201300999D0 (en) 2013-01-21 2013-03-06 Cmosis Nv Analog-to-digital conversation in pixel arrays
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
TWI659652B (zh) 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
WO2015038569A2 (en) 2013-09-10 2015-03-19 Rambus Inc. Oversampled image sensor with conditional pixel readout
US9299732B2 (en) 2013-10-28 2016-03-29 Omnivision Technologies, Inc. Stacked chip SPAD image sensor
US9652575B2 (en) 2014-04-07 2017-05-16 Omnivision Technologies, Inc. Floorplan-optimized stacked image sensor and associated methods
JP2015211257A (ja) 2014-04-24 2015-11-24 株式会社東芝 固体撮像装置
US9398237B2 (en) 2014-04-30 2016-07-19 Sony Corporation Image sensor with floating diffusion interconnect capacitor
JP2016092661A (ja) 2014-11-07 2016-05-23 ソニー株式会社 撮像素子および駆動方法、並びに電子機器
US9560296B2 (en) 2014-12-05 2017-01-31 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US9774801B2 (en) 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
US11056463B2 (en) 2014-12-18 2021-07-06 Sony Corporation Arrangement of penetrating electrode interconnections
EP3101812B1 (en) * 2015-06-05 2022-10-26 Cmosis Bvba In-pixel differential transconductance amplifier for adc and image sensor architecture
CN105578072A (zh) 2015-12-18 2016-05-11 广东欧珀移动通信有限公司 成像方法、成像装置及电子装置
CN108476297B (zh) * 2016-01-15 2020-10-09 因维萨热技术公司 具有扩展的动态范围的图像传感器
EP3439039B1 (en) 2016-03-31 2023-08-02 Nikon Corporation Imaging element and imaging device
JP6774224B2 (ja) 2016-05-26 2020-10-21 キヤノン株式会社 固体撮像装置及び撮像システム
US9967496B2 (en) 2016-06-30 2018-05-08 Sony Corporation Active reset circuit for reset spread reduction in single-slope ADC
CN113194273B (zh) 2016-08-22 2023-06-20 索尼半导体解决方案公司 固态摄像装置、用于驱动固态摄像装置的方法和电子设备
US9818791B1 (en) * 2016-10-04 2017-11-14 Omnivision Technologies, Inc. Stacked image sensor
KR102621752B1 (ko) 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
JP7018294B2 (ja) * 2017-11-10 2022-02-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525304B1 (en) * 2000-11-28 2003-02-25 Foveon, Inc. Circuitry for converting analog signals from pixel sensor to a digital and for storing the digital signal
CN105519096A (zh) * 2014-07-14 2016-04-20 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法

Also Published As

Publication number Publication date
DE102019128227A9 (de) 2020-10-08
JP2020137112A (ja) 2020-08-31
DE102019128227A1 (de) 2020-08-13
CN111556259A (zh) 2020-08-18
KR20200098802A (ko) 2020-08-21
US20200260043A1 (en) 2020-08-13
JP7080913B2 (ja) 2022-06-06
US10972692B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
CN111556259B (zh) 包括数字像素的图像传感器
US12015864B2 (en) Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
KR101988462B1 (ko) 바이너리 이미지 센서 및 바이너리 이미지 센서의 단위 픽셀
US7910965B2 (en) Image sensor circuits including shared floating diffusion regions
CN111741241B (zh) 图像处理***、图像传感器以及驱动图像传感器的方法
US9628726B2 (en) Image sensing device
CN106713789B (zh) 图像传感器
CN110839133B (zh) 图像传感器
CN112584069A (zh) 图像传感器及其操作方法
US11552122B2 (en) Image sensor and operating method
US20230378204A1 (en) Image sensor device
CN113301279A (zh) 图像传感器和包括图像传感器的成像设备
KR20210054629A (ko) 이미지 센서
KR20200097507A (ko) 이미지 센서
US10958861B2 (en) Image sensors with in-pixel amplification circuitry
US11330201B2 (en) Light sensing circuit and image sensor including the same
EP4307703A1 (en) Image sensor and electronic device including the same
CN111526355B (zh) 堆叠图像传感器中的像素控制信号验证
US20240259713A1 (en) Comparator and image sensor including the same
CN116896690A (zh) 具有相位检测自动聚焦的九单元像素图像传感器中的改进的位线稳定及电源抑制比
CN115442548A (zh) 支持具有相位检测自动聚焦及图像感测光电二极管的像素阵列的合并模式的位线控制
CN117412190A (zh) 图像传感器和包括该图像传感器的电子设备
KR20210059469A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant