CN111540709A - 一种二维半导体器件电路一体化制备的方法 - Google Patents
一种二维半导体器件电路一体化制备的方法 Download PDFInfo
- Publication number
- CN111540709A CN111540709A CN202010377198.0A CN202010377198A CN111540709A CN 111540709 A CN111540709 A CN 111540709A CN 202010377198 A CN202010377198 A CN 202010377198A CN 111540709 A CN111540709 A CN 111540709A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- dimensional
- preparing
- dimensional semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000002360 preparation method Methods 0.000 claims abstract description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 239000008367 deionised water Substances 0.000 claims description 10
- 229910021641 deionized water Inorganic materials 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 10
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 8
- 230000010354 integration Effects 0.000 claims description 8
- 238000002207 thermal evaporation Methods 0.000 claims description 8
- 229910003090 WSe2 Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 4
- 239000003960 organic solvent Substances 0.000 claims description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 4
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 239000003513 alkali Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000001704 evaporation Methods 0.000 description 12
- 230000008020 evaporation Effects 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000005411 Van der Waals force Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000000233 ultraviolet lithography Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种二维半导体器件电路一体化制备的方法，属于属于半导体器件制备技术领域。本发明创新性的通过引入金属牺牲层和high‑k材料，先在金属牺牲层上将金属图形化电极和介电层制备成一体化结构，再将该结构剥离，利用“后位”转移技术将一体化结构转移至二维材料表面，构成器件整体结构，该方法有效的降低了二维半导体器件中的界面散射，以及化学掺杂、费米钉扎效应，实现了对二维材料的迁移率、器件的开关比、亚阈值摆幅的同步优化，并且该方法制备简单、洁净、破坏性小、稳定性高。
Description
技术领域
本发明属于半导体器件制备技术领域，具体涉及一种二维半导体器件电路一体化制备的方法。
背景技术
随着信息化的不断深入发展，计算机***对计算芯片提出了更高的要求，对于底层器件而言，新型小型化和便携化计算设备要求器件具有更小的体积，更低的功耗。器件的特征长度可表示为
二维材料，如石墨烯、二硫化钨等，由于具有原子级厚度(t2D)，在减小特征长度，提高集成度上有巨大优势。范德华力结合的二维异质结避免了传统外延生长的苛刻条件，并且基于二维材料的新一代FET器件已经表现出低亚阈值摆幅(高频操作、低功耗)，高开关比(高信噪比)等优势；此外，二维材料在保持对硅基集成电路工艺兼容性的同时，解决了器件小型化带来的短沟道效应。因此二维材料被学术界与工业界瞩目为下一代半导体材料。
然而，当前基于二维材料的半导体器件由于沟道和栅介电层的接触，界面散射严重造成迁移率急剧下降；另外在源漏接触位置存在着界面化学掺杂和费米能级钉扎等问题，这些均严重制约着器件性能。其中，界面散射主要由界面电离杂质与沟道载流子的库仑相互作用引起，目前降低界面散射有两种手段：削弱电离杂质密度nCI和增加沟道中的载流子浓度ne。传统SiO2表界面存在大量悬挂键，nCI很高，介电层调制产生的ne很低，不适合作为二维材料的介电层。研究人员通过引入具有高介电系数(high-k)的介电层作顶栅调控，但是传统制备方法通常是采用ALD技术直接在二维材料表面沉积介电层，这种方法引入的介电环境由于热处理会对二维材料本身造成破坏，引入缺陷态。对于解决界面的化学掺杂和费米能级钉扎问题主要有两种手段：改进电极的蒸镀退火工艺以及在金半界面转移缓冲材料(Tao,S.Ji-Chang,R.,Xinyi,L.,Shuang,L.,Wei L.,J.Am.Chem.Soc.2019,141,7,3110-3115)。但是，优化蒸镀退火工艺，仍然会对接触界面造成破坏；转移缓冲材料虽然会消除蒸镀对材料表面的破坏，但是载流子在缓冲层中的传输速度远远低于在金属电极中的速度，影响器件的迁移率以及开关特性。
因此，如何实现二维半导体器件获得高迁移率以及低阻抗金半接触，从而降低器件的功耗并提升器件的开关速度成为了亟待解决的问题。
发明内容
针对背景技术所存在的问题，本发明的目的在于提供一种二维半导体器件电路一体化制备的方法。本发明通过引入金属牺牲层和high-k(高介电常数)材料，先将金属图形化电极和介电层制备成一体化结构，然后利用“后位”转移技术将一体化结构转移至二维材料表面，构成器件整体结构，实现了二维半导体器件的高迁移率以及低阻抗金半接触。
为实现上述目的，本发明的技术方案如下：
一种二维半导体器件电路一体化制备的方法，其特征在于，包括以下步骤：
步骤1.在衬底表面采用热蒸镀法制备金属牺牲层；
步骤2.在步骤1制备的金属牺牲层表面采用紫外光刻-热蒸镀法或ALD法制备功能电路层；
步骤3.在功能电路层表面采用旋涂法制备有机膜支撑层；
步骤4.将步骤3制备好支撑层的器件放置于能与金属牺牲层反应的溶液中，直至带支撑层的功能电路层与衬底分离；
步骤5.将功能电路层转移清洗后重新置于去离子水中；
步骤6.在另一衬底上制备二维材料，然后将步骤5清洗后的功能电路层转移至二维材料表面，烘烤；
步骤7.将步骤6得到的器件置于有机溶剂中，以去除有机膜支撑层，然后用去离子水清洗后即可得到所需二维半导体器件。
进一步地，步骤1所述金属牺牲层材料为两性金属，如Al或Zn，厚度为20～100nm。
进一步地，步骤2中功能电路层由高介电常数电介质层和图形化电极组成；所述高介电常数电介质层采用ALD法制备，所述图形化电极采用紫外光刻-热蒸镀法制备。
进一步地，所述图形化电极包括源漏栅电极，所述源漏电极材料为Cr/Au或Ti/Au，其中，Cr或者Ti层厚度小于5～10nm，Au厚度小于100nm。
进一步地，所述高介电常数电介质层材料为HfO2，厚度小于30nm。
进一步地，步骤3所述有机膜支撑层为两层结构，先旋涂一层PMMA作为软支撑层，然后在软支撑层表面再旋涂一层PPC硬支撑层。
进一步地，步骤4中能与金属牺牲层反应的溶液为酸或碱溶液，优选为1mol/L的HCl、HNO3或NaOH溶液。
进一步地，步骤6所述衬底为硅衬底，便于硅基集成；所述二维材料为二维材料及其异质结，所述二维材料可以为石墨烯、WS2、WSe2、PbS、GaN薄膜等；所述异质结由n型和p型两种二维材料形成，具体可以为WS2/WSe2等。
进一步地，步骤6所述制备二维材料的方法为机械剥离法或者化学气相沉积法；烘烤为两个阶段，先在30～40℃烘烤1～2h，以去除界面水汽；然后升温至80～150℃，烘烤10～60min，以增加一体化电路与二维材料接触的范德华力。
进一步地，步骤7所述有机溶剂为丙酮或氯仿等。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
在传统的二维半导体器件制备过程中，存在两次对材料的破坏：蒸镀源漏电极时，由于金属颗粒的冲击，金/半界面存在混溶情况，引入化学掺杂和费米能级钉扎；引入high-k介电层时，由于采用ALD工艺，热过程在沟道中进一步引入缺陷，导致载流子散射。本发明创新性的通过引入金属牺牲层，先在金属牺牲层上面制备功能电路一体化结构，再将该结构剥离、转移至二维材料表面，该方法有效的降低了二维半导体器件中的界面散射，以及化学掺杂、费米钉扎效应，实现了对二维材料的迁移率、器件的开关比、亚阈值摆幅的同步优化，并且该方法制备简单、洁净、破坏性小、稳定性高。
附图说明
图1为本发明实施例1转移一体化结构的流程示意图。
图2为本发明实施例2转移一体化结构的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合实施方式和附图，对本发明作进一步地详细描述。
实施例1
一种WS2二维半导体器件电路一体化制备的方法，包括以下步骤：
步骤1.在Si/SiO2衬底表面利用热蒸镀的方法制备一层60nm金属牺牲层Al薄膜，蒸镀速率0.2埃/每秒；
步骤2.采用紫外光刻法在步骤1制备的金属牺牲层Al薄膜表面旋涂光刻胶，结合掩模版光刻，显影，蒸镀，去胶，得到图形化的源-漏Cr/Au电极(6/60nm)；
其中，紫外光刻法的具体过程为：
步骤2.1.旋涂：AZ6112正胶先用1000r/s旋转10s，再3000r/s旋转30s，100℃下烘烤60s；
步骤2.2.曝光：曝光时间2s，显影12s；
步骤2.3.固胶：120℃下加热6min，然后以0.1埃/每秒的蒸镀速率先沉积6nm厚的Cr层，再以0.2埃/每秒的蒸镀速率沉积60nm的Au层；
步骤3.在步骤2制备好源漏电极的器件表面采用ALD方法制备一层15nm厚的HfO2薄膜作为high-k电介质层，ALD的具体工艺参数为：工作温度为200℃、腔室气压0.1毫托，水源pump时间0.15s，充气时间80s，铪源pump时间0.8s，充气时间80s，脉冲循环为150周期；再次结合掩模版，采用紫外光刻法在源漏电极中间得到图形化的栅Cr/Au电极(6/60nm)；
步骤4.在电极表面以2000r/min旋涂一层PMMA作为软支撑层，在180℃下烘烤2min固化；然后以1500r/min的转速旋涂一层PPC为硬支撑层，在100℃下烘烤5s固化；
步骤5.将步骤4制备好支撑层的器件放置于1mol/L的HCl溶液中，在40℃下放置约1h，直至支撑层带着一体化电极漂浮在液面上；
步骤6.将一体化电极转移至载玻片表面，然后用去离子水清洗一体化电极，清洗后将一体化电极重新置于去离子水中；
步骤7.在SiO2/Si衬底上制备WS2二维材料，然后将步骤6清洗后的一体化电极转移至WS2二维材料表面，在40℃下烘烤1h，去除界面水汽；然后升温至120℃，烘烤30min，以增强一体化电极和二维材料接触的范德华力；
步骤8.将步骤7得到的器件置于丙酮溶液中，用于去除支撑层材料，然后用去离子水清洗后即可得到具有二维半导体器件。
实施例2
一种WS2/WSe2二维半导体集成异质结反相器电路一体化制备的方法，包括以下步骤：
步骤1.在Si/SiO2衬底表面利用热蒸镀的方法制备一层60nm金属牺牲层Al薄膜，蒸镀速率0.2埃/每秒；
步骤2.采用紫外光刻法在步骤1制备的金属牺牲层Al薄膜表面旋涂光刻胶，结合掩模版光刻，显影，ALD，去胶，得到15nm厚、图形化的HfO2；
其中，紫外光刻法的具体过程为：
步骤2.1.旋涂：AZ6112正胶先用1000r/s旋转10s，再3000r/s旋转30s，100℃下烘烤60s；
步骤2.2.曝光：曝光时间2s，显影12s；
步骤2.3.固胶：120℃下加热6min，然后以0.1埃/每秒的蒸镀速率先沉积6nm厚的Cr层，再以0.2埃/每秒的蒸镀速率沉积60nm的Au层；
ALD的具体工艺参数为：工作温度为200℃、腔室气压0.1毫托，水源pump时间0.15s，充气时间80s，铪源pump时间0.8s，充气时间80s，脉冲循环为150周期；
步骤3.在步骤2制备好的HfO2器件表面结合掩模版光刻、显影、蒸镀、去胶，得到图形化的p区Pt电极(60nm)和；再次结合掩模版光刻，显影，蒸镀，去胶，得到图形化的n区及片上互联Ti电极(60nm)；
步骤4.在电极表面以2000r/min旋涂一层PMMA作为软支撑层，在180℃下烘烤2min固化；然后以1500r/min的转速旋涂一层PPC为硬支撑层，在100℃下烘烤5s固化；
步骤5.将步骤4制备好支撑层的器件放置于1mol/L的HNO3溶液中，在40℃下放置约1h，直至支撑层带着一体化功能电路漂浮在液面上；
步骤6.将一体化功能电路转移至载玻片表面，然后用去离子水清洗一体化功能电路，清洗后将一体化功能电路重新置于去离子水中；
步骤7.在SiO2/Si衬底上制备WS2/WSe2二维异质结，然后将步骤6清洗后的一体化功能电路转移至二维材料表面，在40℃下烘烤1h，去除界面水汽；然后升温至120℃，烘烤30min，以增强一体化功能电路和二维材料接触的范德华力；
步骤8.将步骤7得到的器件置于丙酮溶液中，用于去除支撑层材料，然后用去离子水清洗后即可得到二维集成异质结反相器。
本发明一体化功能电路结构制备方法对二维材料具有普适性，基于二维材料的半导体器件均可用本发明方法制备电极，减小常规方法制备电极带来的对器件性能的降低。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (10)
1.一种二维半导体器件电路一体化制备的方法，其特征在于，包括以下步骤：
步骤1.在衬底表面采用热蒸镀法制备金属牺牲层；
步骤2.在步骤1制备的金属牺牲层表面采用紫外光刻-热蒸镀法或ALD法制备功能电路层；
步骤3.在功能电路层表面采用旋涂法制备有机膜支撑层；
步骤4.将步骤3制备好支撑层的器件放置于能与金属牺牲层反应的溶液中，直至带支撑层的功能电路层与衬底分离；
步骤5.将功能电路层转移清洗后重新置于去离子水中；
步骤6.在另一衬底上制备二维材料，然后将步骤5清洗后的功能电路层转移至二维材料表面，烘烤；
步骤7.将步骤6得到的器件置于有机溶剂中，以去除有机膜支撑层，然后用去离子水清洗后即可得到所需二维半导体器件。
2.如权利要求1所述二维半导体器件电路一体化制备的方法，其特征在于，步骤1所述金属牺牲层材料为两性金属，厚度为20～100nm。
3.如权利要求2所述二维半导体器件电路一体化制备的方法，其特征在于，所述两性金属为Al或Zn。
4.如权利要求1所述二维半导体器件电路一体化制备的方法，其特征在于，步骤2中功能电路层由高介电常数电介质层和图形化电极组成；所述高介电常数电介质层采用ALD法制备，所述图形化电极采用紫外光刻-热蒸镀法制备。
5.如权利要求4所述二维半导体器件电路一体化制备的方法，其特征在于，所述高介电常数电介质层材料为HfO2，厚度小于30nm。
6.如权利要求1所述二维半导体器件电路一体化制备的方法，其特征在于，步骤3所述有机膜支撑层为两层结构，先旋涂一层PMMA作为软支撑层，然后在软支撑层表面再旋涂一层PPC硬支撑层。
7.如权利要求1所述二维半导体器件电路一体化制备的方法，其特征在于，步骤4中能与金属牺牲层反应的溶液为酸溶液或碱溶液。
8.如权利要求1所述二维半导体器件电路一体化制备的方法，其特征在于，步骤6所述衬底为硅衬底；所述二维材料为二维材料及其异质结；所述制备二维材料的方法为机械剥离法或者化学气相沉积法；烘烤为两个阶段，先在30～40℃烘烤1～2h，然后升温至80～150℃，烘烤10～60min。
9.如权利要求8所述二维半导体器件电路一体化制备的方法，其特征在于，所述二维材料为石墨烯、WS2、WSe2、PbS、GaN；所述二维异质结为WS2/WSe2。
10.如权利要求1所述二维半导体器件电路一体化制备的方法，其特征在于，步骤7所述有机溶剂为丙酮或氯仿。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010377198.0A CN111540709A (zh) | 2020-05-07 | 2020-05-07 | 一种二维半导体器件电路一体化制备的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010377198.0A CN111540709A (zh) | 2020-05-07 | 2020-05-07 | 一种二维半导体器件电路一体化制备的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111540709A true CN111540709A (zh) | 2020-08-14 |
Family
ID=71975334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010377198.0A Pending CN111540709A (zh) | 2020-05-07 | 2020-05-07 | 一种二维半导体器件电路一体化制备的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111540709A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060068563A1 (en) * | 2004-09-28 | 2006-03-30 | Palo Alto Research Center Incorporated | Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates |
| JP2009124177A (ja) * | 2009-02-24 | 2009-06-04 | Canon Anelva Corp | ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム |
| CN101517700A (zh) * | 2006-09-20 | 2009-08-26 | 伊利诺伊大学评议会 | 用于制造可转移半导体结构、器件和器件构件的松脱策略 |
| CN103000669A (zh) * | 2011-09-09 | 2013-03-27 | 中国科学院微电子研究所 | 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法 |
| CN103956320A (zh) * | 2014-04-16 | 2014-07-30 | 苏州大学 | 一种将电极图形转移在任意基底上并构建电子器件的方法 |
-
2020
- 2020-05-07 CN CN202010377198.0A patent/CN111540709A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060068563A1 (en) * | 2004-09-28 | 2006-03-30 | Palo Alto Research Center Incorporated | Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates |
| CN101517700A (zh) * | 2006-09-20 | 2009-08-26 | 伊利诺伊大学评议会 | 用于制造可转移半导体结构、器件和器件构件的松脱策略 |
| JP2009124177A (ja) * | 2009-02-24 | 2009-06-04 | Canon Anelva Corp | ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム |
| CN103000669A (zh) * | 2011-09-09 | 2013-03-27 | 中国科学院微电子研究所 | 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法 |
| CN103956320A (zh) * | 2014-04-16 | 2014-07-30 | 苏州大学 | 一种将电极图形转移在任意基底上并构建电子器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220344330A1 (en) | Field-Effect Transistors Having Transition Metal Dichalcogenide Channels and Methods of Manufacture | |
| WO2013174138A1 (zh) | 一种基于石墨烯的双栅mosfet的制备方法 | |
| WO2023115654A1 (zh) | 氧化铟锡垂直型环栅场效应晶体管及其制备方法 | |
| CN108023019B (zh) | 一种钙钛矿光电晶体管及其制备方法 | |
| CN111987169B (zh) | 基于二维氧化镓薄膜的晶体管及制备方法 | |
| CN107275218B (zh) | 一种避免光刻胶沾污的二维材料器件制造方法 | |
| JP2007150156A (ja) | トランジスタおよびその製造方法 | |
| CN111969058A (zh) | 一种二硫化钼场效应晶体管及其制备方法和应用 | |
| CN111063731A (zh) | Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用 | |
| CN112820831A (zh) | 一种基于溶剂汽相退火工艺调控阈值电压制备的低压有机薄膜晶体管及其方法 | |
| CN111540709A (zh) | 一种二维半导体器件电路一体化制备的方法 | |
| WO2023115653A1 (zh) | 一种基于氧化铟锡的全透明薄膜晶体管及其制备方法 | |
| CN213782022U (zh) | 一种二维半导体材料的金属接触结构 | |
| WO2023045453A1 (zh) | 一种高洁净无损转移石墨烯纳米带的方法 | |
| CN110634958A (zh) | 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法 | |
| CN103915348B (zh) | 一种制备石墨烯纳米线器件的方法 | |
| CN104716191A (zh) | 双栅双极石墨烯场效应晶体管及其制作方法 | |
| CN113972139A (zh) | 一种晶圆级二维半导体器件及其范德华集成方法和应用 | |
| CN112466930A (zh) | 一种二维半导体材料的金属接触结构及其制备方法 | |
| CN210607295U (zh) | 一种基于二维Ga2S3纳米片的可弯曲式场效应光电晶体管 | |
| TW202224025A (zh) | 場效應電晶體及其製備方法 | |
| CN106340588A (zh) | 一种自组装膜优化的n型有机场效应晶体管的制备方法 | |
| CN105355785A (zh) | 一种n型有机场效应晶体管的制备方法 | |
| CN107634097B (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| CN109378267A (zh) | 一种硫化钼薄膜及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200814 |
|
| RJ01 | Rejection of invention patent application after publication |