CN111525780A - 关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法及装置 - Google Patents

关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法及装置 Download PDF

Info

Publication number
CN111525780A
CN111525780A CN202010182195.1A CN202010182195A CN111525780A CN 111525780 A CN111525780 A CN 111525780A CN 202010182195 A CN202010182195 A CN 202010182195A CN 111525780 A CN111525780 A CN 111525780A
Authority
CN
China
Prior art keywords
gate
tube
circuit
power semiconductor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010182195.1A
Other languages
English (en)
Other versions
CN111525780B (zh
Inventor
李武华
李成敏
鲁哲别
罗皓泽
杨贺雅
李楚杉
何湘宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202010182195.1A priority Critical patent/CN111525780B/zh
Publication of CN111525780A publication Critical patent/CN111525780A/zh
Application granted granted Critical
Publication of CN111525780B publication Critical patent/CN111525780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明公开了一种关断高阻态的宽禁带功率器件驱动串扰电压抑制方法，在传统的驱动电路结构上，并联了一路钳位开关电路，以实现在器件关断下的门极回路阻抗的控制。本发明提出的抑制方法，通过设置关断状态的高门极回路阻抗和预充电电平实现对功率半导体器件的米勒电容和共源极电感引入的串扰电压的同时抑制，弥补了传统的低阻抗回路串扰电压抑制方法的缺陷。本发明提供了高关断组态驱动电路的各个辅助开关管的控制信号生成方式及自举电路实现的辅助供电电路，以降低提出方法的复杂度，从而降低成本。本发明还可以进一步基于提出的串扰电压抑制电路设计宽禁带功率半导体半桥模块。

Description

关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法 及装置
技术领域
本发明属于大功率电力电子器件可靠运行领域，具体涉及一种关断高阻态的宽禁带功率器件驱动串扰电压抑制电路、方法及装置。
背景技术
功率器件开关过程产生的串扰现象是限制功率器件高速运行的主要挑战之一。串扰现象指处于关断状态的功率半导体器件受到换流回路中的其他器件开关动作影响，导致在门极回路中感应出寄生电压的现象。以半桥电路为例，在下管开关切换过程中，功率回路和驱动回路的耦合寄生参数会在上管引入寄生电压。如果感应出的驱动电压超过了门极阈值电压，会导致器件误开通，带来额外的开关损耗，严重情况甚至使得母线电容短路。如果感应出的负压超过了器件门极允许的负压范围，则对器件的长期运行带来潜在的可靠性问题，严重会导致功率器件门极的击穿，造成门极永久性损坏。相对传统硅器件，由于器件工艺及高速切换运行特性，宽禁带功率半导体器件驱动有显著不同。一方面，宽禁带功率半导体器件的切换速度远大于硅器件，导致器件的运行过程对寄生参数非常敏感，这些参数包括寄生电容和共源极回路耦合电感。另外一方面，由于宽禁带功率半导体器件门极电压开通阈值低于硅器件和门极负压的耐受能力低于硅器件。因此，关断状态驱动电压的容忍范围远低于硅器件。
鉴于此，宽禁带功率器件驱动中的串扰现象已经引起了广泛的关注。由于器件串扰问题源于器件的高速切换，减小器件的开关速度是直观的方案。常用的方法为通过闭环控制电压变化率来实现串扰抑制。这类方法会降低开关速度，带来额外损耗。另一类抑制串扰电压的思路为通过门极负压驱动来提高串扰电压容忍能力，通过提前预充电荷抑制器件的误动作。该类方法效果受限于功率半导体器件有限的门极负压耐受范围。同时，由于器件的多寄生参数作用，引入的负压可能加剧串扰现象，起到相反的效果。作为改进措施，在门极回路引入低阻抗支路成为了主流解决方案。
然而，从串扰电压的成因上来看，串扰电压包括两个部分。一部分为功率器件寄生的米勒电容带来的串扰电压，一部分为功率器件封装的共源极电感带来的串扰电压。从电路拓扑上看，米勒电容上的位移电流产生的串扰电压是门极电阻和结电容并联阻抗上的压降，共源极电感引入的串扰电压是门极电阻和结电容串联的电容分压，二者对门极阻抗有着不同的需求。对于共源极电感引入的串扰电压，希望关断电阻越大越好，到无穷大时，共源极电感电压与门极电容隔离，不会对串扰电压产生影响。对于米勒电容引入的串扰电压，希望关断电阻越小越好，在门极并联电容为零时，不会对门极电压产生影响。因此，传统的米勒钳位方法或采用多电平门极驱动电压方法均不适用于该场景下的串扰电压抑制。
因此，需要探究新的串扰电压抑制思路来破解上述矛盾，以推动宽禁带功率半导体器件的应用。
发明内容
针对现有串扰电压抑制技术的缺陷，本发明提供了一种关断高阻态的宽禁带功率器件驱动串扰电压抑制电路，将米勒电容和共源极电感引入的串扰电压加以解耦控制。
为达到上述目的，本发明采用的具体技术方案如下：
根据本发明的一方面，其提供了一种门极关断高阻态的宽禁带功率器件驱动串扰电压抑制电路，适用于高速开关下的宽禁带功率半导体器件的可靠驱动，其包括：功率半导体器件、门极开通管S1、开通电阻Ron、门极关断管S2、关断电阻Roff、门极钳位管S3、钳位电阻Rclamp、外部提供的驱动正电源VCC、外部提供的驱动负电源VEE和驱动参考地GND；其中，驱动正电源VCC与门极开通管S1一端连接，门极开通管S1另一端与开通电阻Ron一端连接，开通电阻Ron另一端连接到功率半导体器件门极；驱动负电源VEE与门极关断管S2一端连接，门极关断管S2另一端与关断电阻Roff一端连接，关断电阻Roff另一端连接到功率半导体器件门极；驱动参考地GND与门极钳位管S3一端连接，门极钳位管S3另一端与钳位电阻Rclamp一端连接，钳位电阻Rclamp另一端连接到功率半导体器件门极。
作为优选，所述的功率半导体器件为宽禁带功率半导体器件，包括SiC MOSFET、GaN HEMT和SiC IGBT。
根据本发明的另一方面，其提供了一种基于上述宽禁带功率器件驱动串扰电压抑制电路的串扰电压抑制方法，其包括：1)功率半导体器件关断时，门极开通管S1关闭，门极关断管S2开通，功率半导体器件门极电压下降至驱动负电平电压VEE；待功率半导体器件关断完成后，门极关断管S2关闭；此时功率半导体器件门极电压等于驱动负电平VEE，功率半导体器件门极回路阻抗为高阻；此后，处于电路中其他位置的功率半导体器件开通，开通完成后延迟一段时间，门极钳位管S3短时导通后关闭，功率半导体器件门极电压被钳位到零后回到高阻状态；2)功率半导体器件开通前，门极钳位管S3短时导通后关断，将功率半导体器件门极电压钳位至0并保持高阻状态；门极开通管S1闭合，功率半导体器件门极电压通过开通电阻Ron充电，功率半导体器件开通；由此保证功率半导体器件门极回路阻抗在电路中其他功率半导体器件动作时处于高阻状态，抑制串扰电压大小。
作为优选，门极开通管S1、门极关断管S2和门极钳位管S3三条信号管的控制信号，均基于功率半导体器件的脉冲开关信号(PWM)作为输入而生成，三条信号管的控制信号生成方法分别如下：
所述的门极开通管S1控制信号，由脉冲开关信号经过可控的数字信号延迟单元直接生成；
所述的门极关断管S2控制信号，由门极开通管S1控制信号的下降沿触发，生成可控长度的脉冲电平信号；
所述的门极钳位管S3控制信号，由门极开通管S1控制信号的下降沿触发，经过数字信号延迟单元后生成可控长度的脉冲电平信号；同时由功率半导体器件的脉冲开关信号的上升沿触发，生成可控长度的脉冲电平信号；两个脉冲电平信号叠加，共同控制门极钳位管S3开关。
根据本发明的另一方面，其提供了一种采用上述串扰电压抑制方法的宽禁带功率器件驱动串扰电压抑制装置，其包括所述的宽禁带功率器件驱动串扰电压抑制电路，以及用于生成信号管门极驱动信号的隔离电路、信号放大电路和辅助电源电路；
所述门极开通管S1控制信号，先经过隔离电路，隔离电路输出信号再经过信号放大电路，生成作用于门极开通管S1门极的驱动信号；
所述门极关断管S2控制信号不需要经过隔离电路，直接连接到信号放大电路，生成作用于门极关断管S2门极的驱动信号。
所述门极钳位管S3控制信号，先经过隔离电路，隔离电路输出信号再经过信号放大电路，生成作用于门极钳位管S3门极的驱动信号。
作为优选，三条信号管的辅助电源电路形式为：
门极开通管S1的辅助电源电路由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到门极关断管S2漏极，电容电压为辅助电路电源；
门极钳位管S3的辅助电路电源由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到反串联的信号MOSFET中点，电容电压为辅助电路电压；
门极关断管S2辅助电源电路直接由VCC提供。
作为优选，所述的隔离电路可以采用光耦隔离或者磁耦隔离。
作为优选，由两个功率半导体器件构成半桥电路，每个功率半导体器件配置独立的串扰电压抑制电路。
相对于现有技术而言，本发明在传统的驱动电路结构上，并联了一路钳位开关电路，以实现在器件关断下的门极回路阻抗的控制。本发明提出的抑制方法，通过设置关断状态的高门极回路阻抗和预充电电平实现对功率半导体器件的米勒电容和共源极电感引入的串扰电压的同时抑制，弥补了传统的低阻抗回路串扰电压抑制方法的缺陷。本发明提供了高关断组态驱动电路的各个辅助开关管的控制信号生成方式及自举电路实现的辅助供电电路，以降低提出方法的复杂度，从而降低成本。基于此，本发明还可以进一步实现一种基于提出的串扰电压抑制电路的宽禁带功率半导体半桥模块。
附图说明
图1为门极关断高阻态驱动方案；
图2为门极关断高阻态驱动时序图；
图3为信号管开关信号生成方法；
图4为信号隔离及辅助电源方案。
具体实施方式
为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。
如图1所示，为本发明的关断高阻态的宽禁带功率器件驱动串扰电压抑制电路原理图，它由一个功率半导体器件及其驱动电路组成，功率半导体器件为宽禁带功率半导体器件，包括SiC MOSFET、GaN HEMT和SiC IGBT等。此处功率半导体器件以SiC MOSFET器件为例进行分析说明。对于实际封装中的功率器件，其等效电路包括理想MOSFET，米勒电容Cgd，门极电容Cgs、源极-漏极电容Cds及共源极电感Ls，功率器件的驱动包括S1、S2和S3三个辅助开关管以及开通电阻Ron、关断电阻Roff和钳位电阻Rclamp，另外该电路还包括驱动正电平电源VCC，驱动负电平电源VEE以及驱动参考零电位点GND。其中，驱动正电源VCC与门极开通管S1一端连接，门极开通管S1另一端与开通电阻Ron一端连接，开通电阻Ron另一端连接到功率半导体器件门极；驱动负电源VEE与门极关断管S2一端连接，门极关断管S2另一端与关断电阻Roff一端连接，关断电阻Roff另一端连接到功率半导体器件门极；驱动参考地GND 与门极钳位管S3一端连接，门极钳位管S3另一端与钳位电阻Rclamp一端连接，钳位电阻Rclamp另一端连接到功率半导体器件门极。该电路方案在传统驱动电路上增加了一路双向辅助钳位开关管S3，用于调节关断状态的门极驱动电平及回路阻抗。在电路中其他功率器件开关过渡期间，保证该功率器件的门极回路处于高阻状态，在共源极电感Ls上产生的电压降不会直接加到门极电容Cgs两端，实现了共源极电感Ls引入的串扰电压与门极电容Cgs的隔离。同时通过对门极电容Cgs预充电的方式来防止由米勒电容引起的误导通和过大负压。
图2展示了串扰电压抑制电路的开关控制信号波形。此处以两个功率器件串联构成半桥电路的典型应用为例进行分析。每个功率器件都配备了对应的串扰电压抑制电路，半桥电路第一个功率器件称为上管，第二个器件称为下管。PWM信号为上级控制器分发下来的功率器件的开关控制信号。根据驱动工作的各个阶段，分析每个阶段的工作如下：
阶段t0-t1：在时刻t0之前，上管处于开通状态，驱动电压为高电平。在t0时刻上管关断， S1、S3关断，S2闭合，上管门极驱动电压开始下降，门极电容两端电压通过关断电阻放电，关断过程在时刻t1完成。此后，上管的门极电容电压为驱动负电压，并等待下管开通。该阶段的持续时间需要大于上管关断时间，同时需要小于死区时间。死区时间指的是为防止桥臂电路短路而人为加入的开通延迟时间。该阶段，门极驱动回路阻抗保持在低阻抗阶段，门极电平为负电平。
阶段t1-t2：t1时刻，S2关断，S1、S3保持关断状态。此时上管门极回路为高阻状态，门极电压为负电压。在t2时刻，死区结束下管开通。
阶段t2-t3：在t2时刻，下管开通，上管源极-漏极电压上升至母线电压，同时伴随寄生电感与结电容的振荡。该阶段米勒电容充电，流过米勒电容的位移电流在门极结电容两端产生正的电平阶跃。由于门极电容预先充电了负的电平，正阶跃电压不会导致上管误开通。该阶段结束于钳位开关S3开通，持续时间大于下管开通时间，小于下管的正脉宽持续时间。由于 SiC MOSFET器件的开通时间ton通常很快，因此上述条件很容易满足。然而，在极端的窄脉冲条件下，存在正脉宽持续时间小于开通时间的情形。在该情形下，S3的导通脉冲可直接忽略，以防止下管开通时上管还处于低阻抗的门极回路状态。
阶段t3-t4：在t3时刻，S3开通，门极电压被钳位至零。在t4时刻，S3关断，门极回路的阻抗保持高阻状态，并等待下管关断。该阶段的持续时间需大于门极回路的放电时间。同时，该阶段时间选取应该越小越好，从而保证驱动能工作在极窄脉冲的工况。
阶段t4-t5：该阶段为过渡阶段，上管为高阻状态，下管为导通状态。
阶段t5-t6：时刻t5，下管开始关断，下管漏极电压上升，上管的漏极电压开始下降，通过米勒的位移电流在上管门极电容两端感应出负的电压跳变。由于该阶段上管处于门极高阻状态，共源电感的影响可忽略。该阶段的持续时间需要大于下管的关断时间，同时小于死区时间。
阶段t6-t7：在时刻t6，上管驱动钳位管导通，门极电压将会通过门极回路阻抗放电至零。在t7时刻，上管开通，完成一个开关周期的开关动作。
因此，上述宽禁带功率器件驱动串扰电压抑制电路的串扰电压抑制方法中，信号管控制方法总体如下：1)功率半导体器件关断时，门极开通管S1关闭，门极关断管S2开通，功率半导体器件门极电压下降至驱动负电平电压VEE；待功率半导体器件关断完成后，门极关断管S2关闭；此时功率半导体器件门极电压等于驱动负电平VEE，功率半导体器件门极回路阻抗为高阻；此后，处于电路中其他位置的功率半导体器件开通，开通完成后延迟一段时间，门极钳位管S3导通一小段时间后关闭，功率半导体器件门极电压被钳位到零后回到高阻状态； 2)功率半导体器件开通前，门极钳位管S3导通一小段时间后关断，将功率半导体器件门极电压钳位至0并保持高阻状态；门极开通管S1闭合，功率半导体器件门极电压通过开通电阻 Ron充电，功率半导体器件开通；由此保证功率半导体器件门极回路阻抗在电路中其他功率半导体器件动作时处于高阻状态，抑制串扰电压大小。
图2所示的三个信号管S1、S2和S3的控制信号可以由PWM信号通过图3所示的逻辑单元运算而来。如图3所示，门极开通管S1、门极关断管S2和门极钳位管S3三条信号管的控制信号，均基于功率半导体器件的脉冲开关信号(PWM)作为输入而生成。对于门极开通管S1控制信号：PWM信号经过一个可控的数字信号短时延迟单元后，直接输出的开关信号即为门极开通管S1的控制信号，用于给门极电容充电。如图1所示，为保持门极回路高阻状态，门极关断管S2和门极钳位管S3均是短时间的脉冲信号。因此对于门极关断管S2控制信号：门极关断管S2在PWM信号关断后短时导通，因此由门极开通管S1的控制信号(即PWM信号经过延迟单元后输出的信号)的下降沿触发，再由脉冲电平单元输出短时脉冲信号。而对于门极钳位管S3控制信号：门极钳位管S3在PWM信号开通和关断时均起作用，在PWM信号关断后，门极开通管S1的控制信号(即PWM信号经过延迟单元后输出的信号)下降沿触发脉冲电平单元输出脉冲信号，经过延迟单元后控制门极钳位管S3开通；同时在PWM信号开通时，PWM信号上升沿触发脉冲电平单元输出脉冲信号控制钳位管开通。通过上述单元，驱动电路的控制信号完全可以由单一的PWM信号生成。上述逻辑单元的实现，可基于数字控制器，如FPGA、DSP、CPLD等，也可以由硬件逻辑电路实现。
对于如图1所示的电路，需要给门极开通管S1和门极钳位管S3提供独立的隔离电路和供电***。因此，本发明基于上述串扰电压抑制电路和串扰电压抑制方法，进一步提供了宽禁带功率器件驱动串扰电压抑制装置，该装置中除了宽禁带功率器件驱动串扰电压抑制电路之外，还进一步带有生成信号管门极驱动信号的隔离电路、信号放大电路和辅助电源电路。为简化驱动电路结构，控制***的框图如图4所示。由图3中的逻辑单元生成的信号管控制信号不能直接加到控制信号管门极，需要隔离模块提供信号隔离，以实现不同电平驱动。隔离模块可由光耦隔离、磁耦隔离等常见方式实现。由于隔离芯片输出的为电压信号，需要再加一级放大电路实现更大的驱动电流。由于隔离电路和放大电路都需要电源供电，图4提供了一种该装置中采用自举供电电路的形式，其通过二极管和电容串联的方式实现电平抬升。门极开通管S1的辅助电源电路由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到门极关断管S2漏极，电容电压为辅助电路电源；门极钳位管S3的辅助电路电源由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到反串联的信号 MOSFET中点，电容电压为辅助电路电压；门极关断管S2辅助电源电路直接由VCC提供。
在上述供电电路中，对于门极开通管S1的辅助电源，当门极关断管S2开通时，驱动板正电源Vcc通过二极管给电容充电，生成电容电压V1+、V1-，给信号隔离电路和放大电路供电。在门极开通管S1开通时，由于二极管不能逆导通，自举电路不会对驱动电路正常工作产生影响。
另外，在某些实施例中，根据上述提出的串扰电压抑制电路和功率半导体器件，可以组成集成半桥功率模块。功率模块包括两个功率半导体器件组成的半桥电路，功率半导体器件为宽禁带功率半导体器件，包括SiC MOSFET、SiC IGBT以及GaN器件。每个功率器件配置单独的基于高关断状态电阻的串扰电压抑制电路，以实现可高速切换的低损耗功率模块。
上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (8)

1.一种关断高阻态的宽禁带功率器件驱动串扰电压抑制电路，其特征在于，包括：功率半导体器件、门极开通管S1、开通电阻Ron、门极关断管S2、关断电阻Roff、门极钳位管S3、钳位电阻Rclamp、外部提供的驱动正电源VCC、外部提供的驱动负电源VEE和驱动参考地GND；其中，驱动正电源VCC与门极开通管S1一端连接，门极开通管S1另一端与开通电阻Ron一端连接，开通电阻Ron另一端连接到功率半导体器件门极；驱动负电源VEE与门极关断管S2一端连接，门极关断管S2另一端与关断电阻Roff一端连接，关断电阻Roff另一端连接到功率半导体器件门极；驱动参考地GND与门极钳位管S3一端连接，门极钳位管S3另一端与钳位电阻Rclamp一端连接，钳位电阻Rclamp另一端连接到功率半导体器件门极。
2.如权利要求1所述的宽禁带功率器件驱动串扰电压抑制电路，其特征在于，所述的功率半导体器件为宽禁带功率半导体器件，包括SiC MOSFET、GaN HEMT和SiC IGBT。
3.一种根据权利要求1或2所述宽禁带功率器件驱动串扰电压抑制电路的串扰电压抑制方法，其特征在于，包括：1)功率半导体器件关断时，门极开通管S1关闭，门极关断管S2开通，功率半导体器件门极电压下降至驱动负电平电压VEE；待功率半导体器件关断完成后，门极关断管S2关闭；此时功率半导体器件门极电压等于驱动负电平VEE，功率半导体器件门极回路阻抗为高阻；此后，处于电路中其他位置的功率半导体器件开通，开通完成后延迟一段时间，门极钳位管S3短时导通后关闭，功率半导体器件门极电压被钳位到零后回到高阻状态；2)功率半导体器件开通前，门极钳位管S3短时导通后关断，将功率半导体器件门极电压钳位至0并保持高阻状态；门极开通管S1闭合，功率半导体器件门极电压通过开通电阻Ron充电，功率半导体器件开通；由此保证功率半导体器件门极回路阻抗在电路中其他功率半导体器件动作时处于高阻状态，抑制串扰电压大小。
4.根据权利要求3所述的串扰电压抑制方法，其特征在于，门极开通管S1、门极关断管S2和门极钳位管S3三条信号管的控制信号，均基于功率半导体器件的脉冲开关信号(PWM)作为输入而生成，三条信号管的控制信号生成方法分别如下：
所述的门极开通管S1控制信号，由脉冲开关信号经过可控的数字信号延迟单元直接生成；
所述的门极关断管S2控制信号，由门极开通管S1控制信号的下降沿触发，生成可控长度的脉冲电平信号；
所述的门极钳位管S3控制信号，由门极开通管S1控制信号的下降沿触发，经过数字信号延迟单元后生成可控长度的脉冲电平信号；同时由功率半导体器件的脉冲开关信号的上升沿触发，生成可控长度的脉冲电平信号；两个脉冲电平信号叠加，共同控制门极钳位管S3开关。
5.一种采用如权利要求4所述串扰电压抑制方法的宽禁带功率器件驱动串扰电压抑制装置，其特征在于，包括所述的宽禁带功率器件驱动串扰电压抑制电路，以及用于生成信号管门极驱动信号的隔离电路、信号放大电路和辅助电源电路；
所述门极开通管S1控制信号，先经过隔离电路，隔离电路输出信号再经过信号放大电路，生成作用于门极开通管S1门极的驱动信号；
所述门极关断管S2控制信号不需要经过隔离电路，直接连接到信号放大电路，生成作用于门极关断管S2门极的驱动信号。
所述门极钳位管S3控制信号，先经过隔离电路，隔离电路输出信号再经过信号放大电路，生成作用于门极钳位管S3门极的驱动信号。
6.根据权利要求5所述的宽禁带功率器件驱动串扰电压抑制装置，其特征在于，三条信号管的辅助电源电路形式为：
门极开通管S1的辅助电源电路由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到门极关断管S2漏极，电容电压为辅助电路电源；
门极钳位管S3的辅助电路电源由二极管和电容串联生成，二极管的阳极连接到驱动电源正电平，电容连接到反串联的信号MOSFET中点，电容电压为辅助电路电压；
门极关断管S2辅助电源电路直接由VCC提供。
7.根据权利要求5所述的宽禁带功率器件驱动串扰电压抑制装置，其特征在于，所述的隔离电路可以采用光耦隔离或者磁耦隔离。
8.根据权利要求5所述的宽禁带功率器件驱动串扰电压抑制装置，其特征在于，由两个功率半导体器件构成半桥电路，每个功率半导体器件配置独立的串扰电压抑制电路。
CN202010182195.1A 2020-03-16 2020-03-16 宽禁带功率器件驱动串扰电压抑制电路、方法及装置 Active CN111525780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010182195.1A CN111525780B (zh) 2020-03-16 2020-03-16 宽禁带功率器件驱动串扰电压抑制电路、方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010182195.1A CN111525780B (zh) 2020-03-16 2020-03-16 宽禁带功率器件驱动串扰电压抑制电路、方法及装置

Publications (2)

Publication Number Publication Date
CN111525780A true CN111525780A (zh) 2020-08-11
CN111525780B CN111525780B (zh) 2021-04-20

Family

ID=71901548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010182195.1A Active CN111525780B (zh) 2020-03-16 2020-03-16 宽禁带功率器件驱动串扰电压抑制电路、方法及装置

Country Status (1)

Country Link
CN (1) CN111525780B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112600394A (zh) * 2020-12-07 2021-04-02 国网江苏省电力有限公司宿迁供电分公司 一种宽禁带功率器件的多梯级驱动控制方法
CN114362491A (zh) * 2022-01-11 2022-04-15 华北电力大学 阻性负载碳化硅mosfet半桥串扰电压峰值计算方法
CN114884320A (zh) * 2022-07-07 2022-08-09 深圳平创半导体有限公司 一种用于减小栅极负压驱动电路功耗的装置
CN114928353A (zh) * 2022-06-06 2022-08-19 重庆平创半导体研究院有限责任公司 一种用于直流或低频开关的功率半导体器件栅极驱动电路
CN117118038A (zh) * 2023-10-24 2023-11-24 深圳市首航新能源股份有限公司 一种预充电路和电源设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104506028A (zh) * 2015-01-13 2015-04-08 山东大学 一种SiC MOSFET半桥电路驱动器以及半桥电路驱动方法
JP2015208111A (ja) * 2014-04-21 2015-11-19 ニチコン株式会社 ゲート駆動回路
CN106385165A (zh) * 2016-11-08 2017-02-08 西安交通大学 一种具有串扰抑制能力的SiC MOSFET驱动电路
CN107342756A (zh) * 2017-08-16 2017-11-10 重庆大学 一种抑制SiC MOSFET桥臂串扰的改进门极驱动装置
CN109698611A (zh) * 2019-01-23 2019-04-30 东南大学 多级降栅压型SiC-MOSFET驱动电路
CN110492728A (zh) * 2019-08-20 2019-11-22 国网浙江省电力有限公司电力科学研究院 一种可抑制桥臂串扰的SiC功率器件驱动电路及其控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015208111A (ja) * 2014-04-21 2015-11-19 ニチコン株式会社 ゲート駆動回路
CN104506028A (zh) * 2015-01-13 2015-04-08 山东大学 一种SiC MOSFET半桥电路驱动器以及半桥电路驱动方法
CN106385165A (zh) * 2016-11-08 2017-02-08 西安交通大学 一种具有串扰抑制能力的SiC MOSFET驱动电路
CN107342756A (zh) * 2017-08-16 2017-11-10 重庆大学 一种抑制SiC MOSFET桥臂串扰的改进门极驱动装置
CN109698611A (zh) * 2019-01-23 2019-04-30 东南大学 多级降栅压型SiC-MOSFET驱动电路
CN110492728A (zh) * 2019-08-20 2019-11-22 国网浙江省电力有限公司电力科学研究院 一种可抑制桥臂串扰的SiC功率器件驱动电路及其控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHEBIE LU ET AL.: "Design of Active SiC MOSFET Gate Driver for Crosstalk Suppression Considering Impedance Coordination between Gate Loop and Power Loop", 《2019 IEEE APPLIED POWER ELECTRONICS CONFERENCE AND EXPOSITION (APEC)》 *
钟志远等: "碳化硅MOSFET桥臂电路串扰抑制方法", 《电工电能新技术》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112600394A (zh) * 2020-12-07 2021-04-02 国网江苏省电力有限公司宿迁供电分公司 一种宽禁带功率器件的多梯级驱动控制方法
CN114362491A (zh) * 2022-01-11 2022-04-15 华北电力大学 阻性负载碳化硅mosfet半桥串扰电压峰值计算方法
CN114362491B (zh) * 2022-01-11 2024-02-13 华北电力大学 阻性负载碳化硅mosfet半桥串扰电压峰值计算方法
CN114928353A (zh) * 2022-06-06 2022-08-19 重庆平创半导体研究院有限责任公司 一种用于直流或低频开关的功率半导体器件栅极驱动电路
CN114884320A (zh) * 2022-07-07 2022-08-09 深圳平创半导体有限公司 一种用于减小栅极负压驱动电路功耗的装置
CN117118038A (zh) * 2023-10-24 2023-11-24 深圳市首航新能源股份有限公司 一种预充电路和电源设备
CN117118038B (zh) * 2023-10-24 2024-02-23 深圳市首航新能源股份有限公司 一种预充电路和电源设备

Also Published As

Publication number Publication date
CN111525780B (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
CN111525780B (zh) 宽禁带功率器件驱动串扰电压抑制电路、方法及装置
CN108683327B (zh) 一种碳化硅mosfet驱动电路
CN113098240B (zh) 一种Cascode型GaN功率器件的驱动电路
KR20120030411A (ko) 증가형 및 공핍형 광대역 반도체 ｊｆｅｔ용 게이트 드라이버
CN111464005B (zh) 具有主动串扰抑制功能的SiC功率管驱动电路及控制方法
CN110165872A (zh) 一种开关控制电路及其控制方法
CN104040890B (zh) 用于控制半导体开关器件的装置
US5635867A (en) High performance drive structure for MOSFET power switches
CN107623512B (zh) 一种有源密勒箝位保护电路
CN107769530A (zh) 同步整流Buck变换器的SiC开关管驱动电路及方法
CN111600461A (zh) 一种改进型SiC MOSFET桥臂串扰抑制驱动电路及方法
JP7515669B2 (ja) ゲート駆動回路
CN111555595B (zh) 一种开启速率可控的GaN功率管栅驱动电路
CN110830014B (zh) 一种SiC MOSFET驱动电路
CN1228909C (zh) 用于直流变换器的同步整流驱动电路
CN115173676A (zh) 一种抑制过冲尖峰的SiC MOSFET驱动电路
JP4091793B2 (ja) 電圧駆動形半導体素子のゲート駆動回路
CN111555596B (zh) 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路
CN116436453B (zh) 一种带有密勒钳位功能的多电平功率器件栅极驱动器
CN210297542U (zh) 一种可抑制桥臂串扰的SiC功率器件驱动电路
CN111614236A (zh) 一种基于桥式电路的SiC MOSFET门极辅助电路
CN103683883A (zh) 一种单电源供电抑制igbt米勒电容效应的电路
US20230040189A1 (en) A driver circuit, corresponding device and method of operation
CN114024534B (zh) 抑制SiC MOSFET串扰的高关断阻抗驱动电路
CN116827095A (zh) 一种SiC MOSFET驱动电路及驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant