CN111508436B - 驱动电路和显示装置 - Google Patents

驱动电路和显示装置 Download PDF

Info

Publication number
CN111508436B
CN111508436B CN202010354093.3A CN202010354093A CN111508436B CN 111508436 B CN111508436 B CN 111508436B CN 202010354093 A CN202010354093 A CN 202010354093A CN 111508436 B CN111508436 B CN 111508436B
Authority
CN
China
Prior art keywords
transistor
electrically connected
display device
storage capacitor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010354093.3A
Other languages
English (en)
Other versions
CN111508436A (zh
Inventor
米磊
冯宏庆
鲁建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202010354093.3A priority Critical patent/CN111508436B/zh
Publication of CN111508436A publication Critical patent/CN111508436A/zh
Application granted granted Critical
Publication of CN111508436B publication Critical patent/CN111508436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种驱动电路和显示装置。本申请中，通过动态改变存储电容的一端的电压，使得存储电容的电荷量随着显示装置的刷新频率的增大而减小，或者，存储电容的电荷量随着显示装置的刷新频率的减小而增大，实现了数据写入过程以及保持了像素电流能力，从而，不仅满足了低刷新频率的低功耗需求，还满足了高刷新频率的流畅画面的需求，达到了超宽的刷新频率的电路需求，有利于提升显示装置的画面显示品质，提升了显示装置的视觉效果，为用户提供了较佳的视觉体验，提高了显示装置的竞争力。

Description

驱动电路和显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种驱动电路和显示装置。
背景技术
屏幕作为显示装置的信息输出端口，可以呈现各类信息。目前，大多数显示装置支持30Hz-90Hz动态的刷新频率。随着科技不断发展，市场已出现1Hz-120Hz超宽的刷新频率的需求。然而，现有的显示装置无法满足超宽的刷新频率的需求。
发明内容
本申请提供一种驱动电路和显示装置，以解决现有的显示装置无法满足超宽的刷新频率的需求的问题。
第一方面，本申请提供一种驱动电路，应用于显示装置，该驱动电路包括：开关晶体管、驱动晶体管、第一存储电容和驱动元件；所述开关晶体管分别与所述第一存储电容的第一端和所述驱动晶体管电连接，所述驱动晶体管分别与所述第一存储电容的第一端和所述驱动元件电连接，所述第一存储电容的第二端与第一电压信号端电连接，所述第一电压信号端输入的电压幅值随着显示装置的刷新频率的增大而减小，或者，所述第一电压信号端输入的电压幅值随着显示装置的刷新频率的减小而增大；通过控制所述开关晶体管和驱动晶体管的导通或者关断，实现所述第一存储电容的充电和放电，且在所述第一存储电容放电时，所述驱动元件根据所述驱动晶体管提供的电流发光。
可选地，所述驱动电路的类型包括：2T1C、7T1C、6T1C或者6T2C中的任意一个驱动电路。
可选地，当所述驱动电路为所述2T1C的驱动电路时，所述开关晶体管包括：第一晶体管；所述驱动晶体管包括：第二晶体管；所述第一存储电容包括：第一电容；所述驱动元件包括：第一发光二极管；所述第一晶体管的第一极与数据信号端电连接，所述第一晶体管的栅极与扫描信号端电连接，所述第一晶体管的第二极分别与所述第一电容的第一端和所述第二晶体管的栅极电连接，所述第二晶体管的第一极与电源正电压信号端电连接，所述第二晶体管的第二极与所述第一发光二极管的阳极电连接，所述第一发光晶体管的阴极与电源负电压信号端电连接，所述第一电容的第二端与所述第一电压信号端电连接。
可选地，当所述驱动电路为所述7T1C的驱动电路时，所述开关晶体管和所述驱动晶体管包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；所述第一存储电容包括：第二电容；所述驱动元件包括：第二发光二极管；所述第三晶体管的栅极分别与所述第二电容的第一端、所述第五晶体管的第一极和所述第六晶体管的第一极电连接，所述第三晶体管的第一极分别与所述第四晶体管的第一极和所述第七晶体管的第一极电连接，所述第三晶体管的第二极分别与所述第五晶体管的第二极和所述第八晶体管的第一极电连接；所述第四晶体管的栅极与所述第五晶体管的栅极均与第二扫描信号端电连接，所述第四晶体管的第二极与数据信号端电连接；所述第六晶体管的栅极与第一扫描信号端电连接，所述第六晶体管的第二极和所述第九晶体管的第一极均与参考电压信号端电连接；所述第七晶体管的栅极和所述第八晶体管的栅极均与控制信号端电连接，所述第七晶体管的第二极与电源正电压信号端电连接，所述第八晶体管的第二极与所述第九晶体管的第二极均与所述第二发光二极管的阳极电连接，所述第二发光二极管的第二端与电源负电压信号端电连接；所述第九晶体管的栅极与第三扫描信号端电连接，所述第二电容的第二端与所述第一电压信号端电连接。
可选地，所述驱动电路还包括：第二存储电容；所述第二存储电容的第一端分别与所述开关晶体管和所述驱动晶体管电连接，所述第二存储电容的第二端与所述电源正电压信号端电连接。
可选地，当所述驱动电路为所述2T1C的驱动电路时，所述第二存储电容包括：第三电容；所述第三电容的第一端与所述第二晶体管的栅极电连接，所述第三电容的第二端与所述电源正电压信号端电连接。
可选地，当所述驱动电路为所述7T1C的驱动电路时，所述第二存储电容包括：第四电容；所述第四电容的第一端与所述第三晶体管的栅极电连接，所述第四电容的第二端与所述电源正电压信号端电连接。
可选地，所述显示装置的频率范围为大于等于1Hz且小于等于20Hz。
可选地，所述第一电压信号端输入的电压幅值与所述显示装置的刷新频率具有反比例关系。
第二方面，本申请提供一种显示装置，包括：M个第一方面及第一方面任一种可能的设计中的驱动电路，M为正整数。
上述第二方面以及上述第二方面的各可能的设计中所提供的显示装置，其有益效果可以参见上述第一方面和第一方面的各可能的实施方式所带来的有益效果，在此不再赘述。
第三方面，本申请提供一种驱动电路，应用于显示装置，该驱动电路包括：薄膜晶体管、第三存储电容和液晶电容；所述薄膜晶体管的栅极与栅极信号端电连接，所述薄膜晶体管的第一极与源极信号端电连接，所述薄膜晶体管的第二极分别与所述第三存储电容的第一端和所述液晶电容的第一端电连接，所述第三存储电容的第二端和所述液晶电容的第二端均与第二电压信号端电连接，所述第二电压信号端输入的电压幅值随着显示装置的刷新频率的增大而减小，或者，所述第二电压信号端输入的电压幅值随着显示装置的刷新频率的减小而增大。
可选地，所述驱动电路还包括：第四存储电容；所述第四存储电容的第一端与所述薄膜晶体管的第二极电连接，所述第四存储电容的第二端与公共电压信号端电连接。
可选地，所述显示装置的频率范围为大于等于1Hz且小于等于20Hz。
可选地，所述第二电压信号端输入的电压幅值与所述显示装置的刷新频率具有反比例关系。
第四方面，本申请提供一种显示装置，包括：N个第三方面及第三方面任一种可能的设计中的驱动电路，N为正整数。
上述第四方面以及上述第四方面的各可能的设计中所提供的显示装置，其有益效果可以参见上述第三方面和第三方面的各可能的实施方式所带来的有益效果，在此不再赘述。
第五方面，本申请提供一种显示装置，包括：M个第一方面及第一方面任一种可能的设计中的驱动电路以及N个第三方面及第三方面任一种可能的设计中的驱动电路，M和N为正整数。
上述第五方面以及上述第五方面的各可能的设计中所提供的显示装置，其有益效果可以参见上述第一方面和第一方面的各可能的实施方式以及第三方面和第三方面的各可能的实施方式所带来的有益效果，在此不再赘述。
本申请提供的驱动电路和显示装置，通过利用公式电荷量Q＝电容C*电压V来动态改变存储电容的一端的电压，使得存储电容的电荷量随着显示装置的刷新频率的增大而减小，或者，存储电容的电荷量随着显示装置的刷新频率的减小而增大，实现了数据写入过程以及保持了像素电流能力，从而，不仅满足了低刷新频率的低功耗需求，还满足了高刷新频率的流畅画面的需求，达到了超宽的刷新频率的电路需求，有利于提升显示装置的画面显示品质，提升了显示装置的视觉效果，为用户提供了较佳的视觉体验，提高了显示装置的竞争力。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的驱动电路的结构示意图；
图2为本申请一实施例提供的驱动电路的电路示意图；
图3为本申请一实施例提供的驱动电路的电路示意图；
图4为本申请一实施例提供的驱动电路的时序图；
图5为本申请一实施例提供的驱动电路的结构示意图；
图6为本申请一实施例提供的驱动电路的电路示意图；
图7为本申请一实施例提供的驱动电路的电路示意图；
图8为本申请一实施例提供的驱动电路的结构示意图；
图9为本申请一实施例提供的驱动电路的结构示意图。
附图标记说明：
1—驱动电路；11—开关晶体管；12—驱动晶体管；13—第一存储电容；14—驱动元件；15—第二存储电容；
T1—第一晶体管；T2—第二晶体管；Cst1—第一电容；OLED1—第一发光二极管；Cst3—第三电容；Vs1—第一电压信号端；Vdata—数据信号端；Scan—扫描信号端；VDD—电源正电压信号端；VSS—电源负电压信号端；
T3—第三晶体管；T4—第四晶体管；T5—第五晶体管；T6—第六晶体管；T7—第七晶体管；T8—第八晶体管；T9—第九晶体管；Cst2—第二电容；OLED2—第二发光二极管；Cst4—第四电容；S1—第一扫描信号端；S2—第二扫描信号端；S3—第三扫描信号端；Vdata—数据信号端；Vref—参考电压信号端；EM—控制信号端；VDD—电源正电压信号端；VSS—电源负电压信号端；
2—驱动电路；21—薄膜晶体管；22—第三存储电容；23—液晶电容；24—第四存储电容；Gate—栅极信号端；Source—源极信号端；Vs2—第二电压信号端；Vcom—公共电压信号端。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，单独a，单独b或单独c中的至少一项(个)，可以表示：单独a，单独b，单独c，组合a和b，组合a和c，组合b和c，或组合a、b和c，其中a，b，c可以是单个，也可以是多个。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
目前，现有的显示装置支持30Hz-90Hz动态的刷新频率。其中，低刷新频率用于满足低功耗需求，高刷新频率用于满足高品质画面等显示需求。与此同时，随着科技的不断进步，市场上已经出现1Hz-120Hz超宽的刷新频率的需求。然而，现有的显示装置是无法支持该超宽的刷新频率的需求的，主要原因是由于在显示装置的刷新频率为1Hz的情况下，显示装置中的存储电容需要具备超大电容量且薄膜晶体管只能发生超低漏电才能够使得显示装置支持超宽的刷新频率的需求；在显示装置的刷新频率为120Hz的情况下，由于每帧之间的间隔时长减小，要写入存储电容的电容量需要大幅减小。因此，如何设置合理的存储电容是现亟需解决的问题。
为了解决上述问题，本申请提供一种驱动电路和显示装置，利用动态改变存储电容的一端的电压，基于公式Q＝C*V，Q为电荷量，C为电容，V为电压，使得存储电容的电荷量在不同刷新频率下发生相应的改变，从而不仅满足了低刷新频率的低功耗需求，还满足了高刷新频率的流畅画面的需求，达到了超宽的刷新频率的电路需求，确保了显示装置具备高品质的显示画面，提高了显示装置的竞争力。
其中，本申请可以结合实际的电路连接情况，对存储电容一端的电压幅值进行设置。例如，本申请可以设置存储电容一端的电压幅值与显示装置的刷新频率之间的反比例关系，以便在显示装置的不同刷新频率下能够快速且准确地确定与刷新频率对应的电压幅值。且本申请对该对应关系和该电压幅值的具体实现形式不做限定，只需满足该电压幅值随着显示装置的刷新频率的增大而减小或者该电压幅值随着显示装置的刷新频率的减小而增大即可。
例如，在显示装置的刷新频率为1Hz的情况下，该电压幅值为第一值，如20V。在显示装置的刷新频率为120Hz的情况下，该电压幅值为第二值，如2V，且第二值小于第一值。
其中，显示装置可以包括但不限于显示器、电视机、手机(mobile phone)、平板电脑(Pad)、电脑、虚拟现实(virtual reality，VR)终端、增强现实(augmented reality，AR)终端、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，在此不作限定。且本申请对显示装置的刷新频率的具体范围不做限定。可选地，显示装置的刷新频率范围为大于等于1Hz且小于等于20Hz。
其中，本申请对驱动电路的具体实现方式不做限定。为了便于说明，下面，结合场景一和场景二，对本申请的驱动电路的具体实现方式进行详细说明。场景一中，显示装置采用有机发光二极管(organic light emitting diode，OLED)作为驱动元件，对应地，驱动电路用于驱动OLED自发光。场景二中，显示装置采用液晶显示器(liquid crystal display，LCD)实现画面显示，对应地，驱动电路用于驱动液晶以在背光光源的作用下使得LCD显示。
场景一
图1为本申请一实施例提供的驱动电路的结构示意图。如图1所示，本申请的驱动电路1可以包括：开关晶体管11、驱动晶体管12、第一存储电容13和驱动元件14。开关晶体管11分别与第一存储电容13的第一端和驱动晶体管12电连接，驱动晶体管12分别与第一存储电容13的第一端和驱动元件14电连接，第一存储电容13的第二端与第一电压信号端Vs1电连接，第一电压信号端Vs1输入的电压幅值随着显示装置的刷新频率的增大而减小，或者，第一电压信号端Vs1输入的电压幅值随着显示装置的刷新频率减小的而增大。
其中，本申请对开关晶体管11和驱动晶体管12的数量和类型不做限定。例如，上述提及的晶体管可以薄膜晶体管(Thin Film Transistor，TFT)，如P型TFT和N型TFT，或者金属氧化物半导体场效应管(Metal Oxide Scmiconductor MOS)晶体管，如PMOS晶体管和NMOS晶体管。
其中，该驱动元件14可以为OLED等有源矩阵有机发光二极体面板(active-matrixorganic light-emitting diode，AMOLED)。且本申请对第一存储电容13的数量和类型不做限定。
其中，本申请通常结合实际电路情况，设置第一电压信号端Vs1输入的电压幅值与显示装置的刷新频率之间的对应关系，以便在显示装置的不同刷新频率下能够快速且准确地确定与刷新频率对应的电压幅值。且本申请对该对应关系的具体实现形式不做限定，只需满足该电压幅值随着显示装置的刷新频率的增大而减小或者该电压幅值随着显示装置的刷新频率的减小而增大即可。
本申请中，通过向开关晶体管11输入信号来控制开关晶体管11的导通或者关断，以及通过向和驱动晶体管12输入信号来控制驱动晶体管12的导通或者关断。由此，基于开关晶体管11和驱动晶体管12的相互配合，可以实现第一存储电容13的第一端的充电和放电。
进一步地，由于第一存储电容13的第一端上的充电电压保持不变，第一存储电容13的第二端上由第一电压信号端Vs1输入的电压随着显示装置的刷新频率增大而减小，或者，第一存储电容13的第二端上由第一电压信号端Vs1输入的电压随着显示装置的刷新频率减小而增大。且显示装置中具有呈阵列式排布的多个像素，每一像素通过一个驱动电路1进行驱动，OLED为电流驱动器件，当有电流流经OLED时OLED发光，且发光亮度由流经OLED自身的电流决定。因此，在第一存储电容13放电时，基于第一存储电容13的第一端上的充电电压与第一存储电容13的第二端上由第一电压信号端Vs1输入的电压之间的差值，使得驱动晶体管12在不同的刷新频率下可以向驱动元件14提供不同的电流，以便驱动元件14根据驱动晶体管12所提供的电流实现发光，使得驱动元件14的发光情况不仅能够满足低刷新频率的低功耗需求，还能够满足高刷新频率的流畅画面的需求。
本申请提供的驱动电路，通过开关晶体管分别与第一存储电容的第一端和驱动晶体管电连接，驱动晶体管分别与第一存储电容的第一端和驱动元件电连接，第一存储电容的第二端与第一电压信号端电连接，第一电压信号端输入的电压幅值随着显示装置的刷新频率的增大而减小，或者，第一电压信号端输入的电压幅值随着显示装置的刷新频率减小的而增大。基于上述连接关系和公式Q＝C*V，来改变第一存储电容的一端的电压，使得第一存储电容的电荷量随着显示装置的刷新频率的增大而减小，或者使得第一存储电容的电荷量随着显示装置的刷新频率的减小而增大，实现了数据写入过程以及保持了像素电流能力，从而，不仅满足了低刷新频率的低功耗需求，还满足了高刷新频率的流畅画面的需求，达到了超宽的刷新频的电路需求，有利于提升显示装置的画面显示品质，提升了显示装置的视觉效果，为用户提供了较佳的视觉体验，提高了显示装置的竞争力。
本申请中，驱动电路1的类型可以包括多种。可选地，驱动电路1的类型可以包括：2T1C、7T1C、6T1C或者6T2C中的任意一个驱动电路1。下面，通过实施例一和实施例二，对场景一中的驱动电路1的具体结构进行举例说明。
实施例一
实施例一中，如图2所示，当驱动电路1为2T1C的驱动电路1时，开关晶体管11包括：第一晶体管T1。驱动晶体管12包括：第二晶体管T2。第一存储电容13包括：第一电容Cst1。驱动元件14包括：第一发光二极管OLED1。
第一晶体管T1的第一极与源极信号端Source电连接，第一晶体管T1的栅极与栅极信号端Gate电连接，第一晶体管T1的第二极分别与第一电容Cst1的第一端和第二晶体管T2的栅极电连接，第二晶体管T2的第一极与电源正电压信号端VDD电连接，第二晶体管T2的第二极与第一发光二极管OLED1的阳极电连接，第一发光晶体管的阴极与电源负电压信号端VSS电连接，第一电容Cst1的第二端与第一电压信号端Vs1电连接。
基于上述连接关系，第一晶体管T1的栅极接入栅极信号端Gate输入的信号，使得第一晶体管T1导通，由源极信号端Source输入的信号经过第一晶体管T1进入到第一电容Cst1的第一端和第二晶体管T2的栅极，且在显示装置不同的刷新频率下，第一电容Cst1的第二端接入第一电压信号端Vs1输入不同的电压，以便实现第一电容Cst1不同电荷量的充电过程。
进一步地，第一晶体管T1的栅极接入栅极信号端Gate输入的信号，使得第一晶体管T1关断。由于第一电容Cst1的存储作用，因此，第二晶体管T2的栅极上的电压仍可继续保持由源极信号端Source输入的信号所对应的电压幅值。且第二晶体管T2的第一极接入电源正电压信号端VDD输入的信号，使得第二晶体管T2导通，第二晶体管T2所产生的电流通过第二晶体管T2进入第一发光二极管OLED1，驱动第一发光二极管OLED1发光，且第一发光二极管OLED1的发光情况能够满足显示装置超宽的刷新频率的需求。
例如，假设第一晶体管T1的栅极可以充电至1V。在显示装置的刷新频率为1Hz的情况下，由第一电压信号端Vs1输入的电压为20V，那么根据公式电荷量Q＝电容C*电压，可以计算得到第一电容Cst1的电荷量Q＝Cst*(20-1)＝19Cst。在显示装置的刷新频率为120Hz的情况下，由第一电压信号端Vs1输入的电压为2V，那么根据公式电荷量Q＝电容C*电压，可以计算得到第一电容Cst1的电荷量Q＝Cst*(2-1)＝Cst。基于此，在显示装置的刷新频率为1Hz的情况下，驱动电路的电位保持能力较佳。在显示装置的刷新频率为120Hz的情况下，驱动电路的电位保持能力也具备一定能力。因此，驱动电路1可以满足显示装置超宽的刷新频率的需求。
实施例二
实施例二中，如图3所示，当驱动电路1为7T1C的驱动电路1时，开关晶体管11和驱动晶体管12包括：第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9。第一存储电容13包括：第二电容Cst2。驱动元件14包括：第二发光二极管OLED2。
第三晶体管T3的栅极分别与第二电容Cst2的第一端、第五晶体管T5的第一极和第六晶体管T6的第一极电连接，第三晶体管T3的第一极分别与第四晶体管T4的第一极和第七晶体管T7的第一极电连接，第三晶体管T3的第二极分别与第五晶体管T5的第二极和第八晶体管T8的第一极电连接；第四晶体管T4的栅极与第五晶体管T5的栅极均与第二扫描信号端S2电连接，第四晶体管T4的第二极与源极信号端Source电连接；第六晶体管T6的栅极与第一扫描信号端S1电连接，第六晶体管T6的第二极和第九晶体管T9的第一极均与参考电压信号端Vref电连接；第七晶体管T7的栅极和第八晶体管T8的栅极均与控制信号端EM电连接，第七晶体管T7的第二极与电源正电压信号端VDD电连接，第八晶体管T8的第二极与第九晶体管T9的第二极均与第二发光二极管OLED2的阳极电连接，第二发光二极管OLED2的第二端与电源负电压信号端VSS电连接；第九晶体管T9的栅极与第三扫描信号端S3电连接，第二电容Cst2的第二端与第一电压信号端Vs1电连接。
基于上述连接关系，结合图4，对7T1C的驱动电路1的工作原理进行说明。如图4所示，在t1时间段，当由第一扫描信号端S1输入低电平信号、由第二扫描信号端S2输入高电平信号、由第三扫描信号端S3输入低电平信号且由控制信号端EM输入高电平信号时，7T1C的驱动电路1处于初始化阶段。当7T1C的驱动电路1处于初始化阶段时，第九晶体管T9和第六晶体管T6处于导通状态，剩余的晶体管处于关断状态，第二电容Cst2的第一端的电压被拉到参考电压信号端输入的电压，使得第二电容Cst2进行初始化或者复位。
在t2时间段，当由第一扫描信号端S1输入高电平信号、由第二扫描信号端S2输入低电平信号、由第三扫描信号端S3输入高电平信号且由控制信号端EM输入高电平信号时，7T1C的驱动电路1处于数据写入阶段。当7T1C的驱动电路1处于数据写入阶段时，第四晶体管T4和第五晶体管T5处于导通状态，剩余的晶体管处于关断状态，第二电容Cst2的第一端写入源极信号端Source输入的电压，此时第二电容Cst2的第一端的电压为源极信号端Source输入的电压与第三晶体管T3的阈值电压之和，且在显示装置不同的刷新频率下，第二电容Cst2的第二端接入第一电压信号端Vs1输入不同的电压，以便实现第二电容Cst2不同电荷量的充电过程。
在t3时间段，当由第一扫描信号端S1输入高电平信号、第二扫描信号端S2输入高电平信号、由第三扫描信号端S3输入高电平信号且由控制信号端EM输入低电平信号时，7T1C的驱动电路1处于发光阶段。当像素补偿电路处于发光阶段时，第三晶体管T3、第七晶体管T7和第八晶体管T8处于导通状态，剩余的晶体管处于关断状态，且第二电容Cst2处于放电状态，第二发光二极管OLED2根据流过的电流发光，且第二发光二极管OLED2的发光情况能够满足显示装置超宽的刷新频率的电路需求。
例如，假设第三晶体管T3的栅极可以充电至1V。在显示装置的刷新频率为1Hz的情况下，由第一电压信号端Vs1输入的电压为20V，那么根据公式电荷量Q＝电容C*电压，可以计算得到第二电容Cst2的电荷量Q＝Cst*(20-1)＝19Cst。在显示装置的刷新频率为120Hz的情况下，由第一电压信号端Vs1输入的电压为2V，那么根据公式电荷量Q＝电容C*电压，可以计算得到第二电容Cst2的电荷量Q＝Cst*(2-1)＝Cst。基于此，在显示装置的刷新频率为1Hz的情况下，驱动电路的电位保持能力较佳。在显示装置的刷新频率为120Hz的情况下，驱动电路的电位保持能力也具备一定能力。因此，驱动电路1可以满足显示装置超宽的刷新频率的需求。
基于前述描述，在图1所示实施例的基础上，如图5所示，本申请的驱动电路1还可以包括：第二存储电容15。第二存储电容15的第一端分别与开关晶体管11和驱动晶体管12电连接，第二存储电容15的第二端与电源正电压信号端VDD电连接。
本申请中，第二存储电容15的第一端与第一存储电容13的第一端的连接方式相同，因此，第一存储电容13的第一端和第二存储电容15的第一端的充电和放电的工作原理相同。由于第二存储电容15的第二端接入电源正电压信号端VDD输入的电压，且该电压的幅值恒定。因此，第二存储电容15在完成充电之后的电荷量恒定。
进一步地，在第一存储电容13和第二存储电容15放电时，由于电荷量的总值等于第一存储电容13的电荷量和第二存储电容15的电荷量之和，第一存储电容13的电荷量随着显示装置的刷新频率增大而减小，第二存储电容15的电荷量恒定，因此，电荷量的总值也会随着显示装置的刷新频率增大而减小，使得驱动元件14的发光情况也能够满足显示装置超宽的刷新频率的电路需求。
或者，在第一存储电容13和第二存储电容15放电时，由于电荷量的总值等于第一存储电容13的电荷量和第二存储电容15的电荷量之和，第一存储电容13的电荷量随着显示装置的刷新频率减小而增大，第二存储电容15的电荷量恒定，因此，电荷量的总值也会随着显示装置的刷新频率减小而增大，使得驱动元件14的发光情况也能够满足显示装置超宽的刷新频率的电路需求。
本申请中，驱动电路1除了改变第一存储电容13的一端的电压，使得第一存储电容13的电荷量随着显示装置的刷新频率的增大而减小，或者，使得第一存储电容13的电荷量随着显示装置的刷新频率的减小而增大之外，还可以利用现有的结构，将第二存储电容15的第一端与第一存储电容13的第一端设置为相同的连接方式，使得第一存储电容13的第一端和第二存储电容15的第一端的充电和放电的工作原理相同，且将第二存储电容15的第二端与电源正电压信号端VDD电连接。从而，第二存储电容15的电荷量随着电源正电压信号端VDD输入的电压保持恒定，第一存储电容13的电荷量随着显示装置的刷新频率的增大而减小，或者，第一存储电容13的电荷量随着显示装置的刷新频率的减小而增大。从而，实现了数据写入过程以及保持了像素电流能力，从而，不仅满足了低刷新频率的低功耗需求，还满足了高刷新频率的流畅画面的需求，达到了超宽的刷新频率的电路需求，同时方便后续对存储电容进行调试。
为了便于说明，通过实施例三和实施例四，对场景一中的包含有第二存储电容15的驱动电路1的具体结构进行举例说明。
实施例三
实施例三中，在图2所示实施例的基础上，如图6所示，第二存储电容15包括：第三电容Cst3。第三电容Cst3的第一端与第二晶体管T2的栅极电连接，第三电容Cst3的第二端与电源正电压信号端VDD电连接。
基于上述连接关系，第一晶体管T1的栅极接入栅极信号端Gate输入的信号，使得第一晶体管T1导通，由源极信号端Source输入的信号经过第一晶体管T1进入到第一电容Cst1的第一端、第三电容Cst3的第一端和第二晶体管T2的栅极，且在显示装置不同的刷新频率下，第一电容Cst1的第二端接入第一电压信号端Vs1输入不同的电压，以便实现第一电容Cst1不同电荷量的充电过程，且第三电容Cst3的第二端接入电源正电压信号端VDD输入恒定的电压，以便完成第三电容Cst3相同电荷量的充电。
进一步地，第一晶体管T1的栅极接入栅极信号端Gate输入的信号，使得第一晶体管T1关断。由于第一电容Cst1和第三电容Cst3的存储作用，因此，第二晶体管T2的栅极上的电压仍可继续保持由源极信号端Source输入的信号所对应的电压幅值。且第二晶体管T2的第一极接入电源正电压信号端VDD输入的电压，使得第二晶体管T2导通，第二晶体管T2所产生的电流通过第二晶体管T2进入第一发光二极管OLED1，驱动第一发光二极管OLED1发光，且第一发光二极管OLED1的发光情况能够满足显示装置超宽的刷新频率的电路需求。
实施例四
实施例四中，在图3所示实施例的基础上，如图7所示，第二存储电容15包括：第四电容Cst4。第四电容Cst4的第一端与第三晶体管T3的栅极电连接，第四电容Cst4的第二端与电源正电压信号端VDD电连接。
基于上述连接关系，继续结合图4，对7T1C的驱动电路1的工作原理进行说明。如图4所示，在t1时间段，当由第一扫描信号端S1输入低电平、由第二扫描信号端S2输入高电平、由第三扫描信号端S3输入低电平且由控制信号端EM输入高电平时，7T1C的驱动电路1处于初始化阶段。当7T1C的驱动电路1处于初始化阶段时，第九晶体管T9和第六晶体管T6处于导通状态，剩余的晶体管处于关断状态，第二电容Cst2的第一端的电压和第四电容Cst4的第一端的电压均被拉到参考电压信号端输入的电压，使得第二电容Cst2进行初始化或者复位。
在t2时间段，当由第一扫描信号端S1输入高电平、由第二扫描信号端S2输入低电平由第三扫描信号端S3输入高电平且由控制信号端EM输入高电平时，7T1C的驱动电路1处于数据写入阶段。当7T1C的驱动电路1处于数据写入阶段时，第四晶体管T4和第五晶体管T5处于导通状态，剩余的晶体管处于关断状态，第二电容Cst2的第一端和第四电容Cst4的第一端写入源极信号端Source输入的电压，此时第二电容Cst2的第一端的电压和第四电容Cst4的第一端的电压均为源极信号端Source输入的电压与第三晶体管T3的阈值电压之和，且在显示装置不同的刷新频率下，第二电容Cst2的第二端接入第一电压信号端Vs1输入不同的电压，以便实现第一电容Cst1不同电荷量的充电过程，且第四电容Cst4的第二端接入电源正电压信号端VDD输入恒定的电压，以便实现第四电容Cst4的恒电荷量的充电过程。
在t3时间段，当由第一扫描信号端S1输入高电平、第二扫描信号端S2输入高电平由第三扫描信号端S3输入高电平且由控制信号端EM输入低电平时，7T1C的驱动电路1处于发光阶段。当像素补偿电路处于发光阶段时，第三晶体管T3、第七晶体管T7和第八晶体管T8处于导通状态，剩余的晶体管处于关断状态，且第二电容Cst2和第四电容Cst4处于放电状态，第二发光二极管OLED2根据流过的电流发光，且第二发光二极管OLED2的发光情况能够满足显示装置超宽的刷新频率的电路需求。
需要说明的是，除了上述实施例之外，本申请的驱动电路还具有多种实现方式，具体实现过程与上述实施例类型，此处不做赘述。
示例性地，本申请提供一种显示装置。该显示装置可以包括：M个图1-图7所示的驱动电路1，M为正整数。
本申请提供的显示装置包括如上述的驱动电路，可执行上述实施例，其具体实现原理和技术效果，可参见上述实施例，本申请此处不再赘述。
场景二
图8为本申请一实施例提供的驱动电路的结构示意图。如图8所示，本申请的驱动电路2可以包括：薄膜晶体管21、第三存储电容22和液晶电容23。薄膜晶体管21的栅极与栅极信号端Gate电连接，薄膜晶体管21的第一极与源极信号端Source电连接，薄膜晶体管21的第二极分别与第三存储电容22的第一端和液晶电容23的第一端电连接，第三存储电容22的第二端和液晶电容23的第二端均与第二电压信号端Vs2电连接，第二电压信号端Vs2输入的电压幅值随着显示装置的刷新频率的增大而减小，或者，第二电压信号端Vs2输入的电压幅值随着显示装置的刷新频率的减小而增大。
其中，本申请对薄膜晶体管21的数量和类型不做限定。例如，上述提及的晶体管可以薄膜晶体管21(Thin Film Transistor，TFT)，如P型TFT和N型TFT，或者金属氧化物半导体场效应管(Metal Oxide Scmiconductor MOS)晶体管，如PMOS晶体管和NMOS晶体管。
其中，本申请对第三存储电容22的数量和类型不做限定。且本申请通常结合实际电路情况，设置第二电压信号端Vs2输入的电压幅值与显示装置的刷新频率之间的对应关系，以便在显示装置的不同刷新频率下能够快速且准确地确定与刷新频率对应的电压幅值。且本申请对该对应关系的具体实现形式不做限定，只需满足该电压幅值随着显示装置的刷新频率的增大而减小或者该电压幅值随着显示装置的刷新频率的减小而增大即可。
本申请中，薄膜晶体管21的栅极接入栅极信号端Gate电输入的信号，用于薄膜晶体管21的导通或者关断。当薄膜晶体管21处于导通状态时，由源极信号端Source输入的信号通过薄膜晶体管21而得到一电压，该电压可存储在第三存储电容22的第一端和液晶电容23的第一端。且基于显示装置不同的刷新频率下，第三存储电容22的第二端和液晶电容23的第二端均接入第二电压信号端Vs2输入不同的电压。再借由液晶电容23的两端的电位差，驱动液晶电容23中的液晶角度，使得显示装置中背光光源的光线能够通过，实现显示装置的画面显示。当薄膜晶体管21处于关断状态时，驱动液晶电容23所需的电位差由第三存储电容22继续提供，也可驱动液晶电容23中的液晶角度，使得显示装置中背光光源的光线能够通过，实现显示装置的画面显示。从而，使得显示装置的显示情况不仅能够满足低刷新频率的低功耗需求，还能够满足高刷新频率的流畅画面的需求。
例如，假设薄膜晶体管21的第二极上可以充电至1V。在显示装置的刷新频率为1Hz的情况下，由第二电压信号端Vs2输入的电压为20V，那么根据公式Q＝C*V，可以计算得到第三存储电容22的电荷量Q＝Cst*(20-1)＝19Cst。在显示装置的刷新频率为120Hz的情况下，由第二电压信号端Vs2输入的电压为2V，那么根据公式电荷量Q＝电容C*电压，可以计算得到第三存储电容22的电荷量Q＝Cst*(2-1)＝Cst。基于此，在显示装置的刷新频率为1Hz的情况下，驱动电路的电位保持能力较佳。在显示装置的刷新频率为120Hz的情况下，驱动电路的电位保持能力也具备一定能力。因此，驱动电路2可以满足显示装置超宽的刷新频率的需求。
本申请提供的驱动电路，通过薄膜晶体管的栅极与扫描信号端电连接，薄膜晶体管的第一极与数据信号端电连接，薄膜晶体管的第二极分别与第三存储电容的第一端和液晶电容的第一端电连接，第三存储电容的第二端和液晶电容的第二端均与第二电压信号端电连接，第二电压信号端输入的电压幅值随着显示装置的频率的增大而减小，或者，第二电压信号端输入的电压幅值随着显示装置的刷新频率的减小而增大。基于上述连接关系和公式电荷量Q＝电容C*电压V，来改变第三存储电容的一端的电压，使得第三存储电容的电荷量随着显示装置的刷新频率的增大而减小，或者，使得第三存储电容的电荷量随着显示装置的刷新频率的减小而增大，实现了数据写入过程以及保持了像素电流能力，从而，不仅满足了低刷新频率的低功耗需求，还满足了高刷新频率的流畅画面的需求，达到了超宽的刷新频率的电路需求，有利于提升显示装置的画面显示品质，提升了显示装置的视觉效果，为用户提供了较佳的视觉体验，提高了显示装置的竞争力。
基于前述描述，在图8所示实施例的基础上，如图9所示，本申请的驱动电路2还可以包括：第四存储电容24。第四存储电容24的第一端与薄膜晶体管21的第二极电连接，第四存储电容24的第二端与公共电压信号端Vcom电连接。
本申请中，第四存储电容24的第一端与第三存储电容22的第一端的连接方式相同，因此，第三存储电容22的第一端和第四存储电容24的第一端的充电和放电的工作原理相同。由于第四存储电容24的第二端接入公共电压信号端Vcom输入的电压，且该电压的幅值恒定。因此，第四存储电容24在完成充电之后的电荷量恒定。
进一步地，在第三存储电容22和第四存储电容24放电时，由于电荷量的总值等于第三存储电容22的电荷量和第四存储电容24的电荷量之和，第三存储电容22的电荷量随着显示装置的刷新频率增大而减小，第四存储电容24的电荷量恒定，因此，电荷量的总值也会随着显示装置的刷新频率增大而减小，使得显示装置的显示情况也能够满足显示装置超宽的刷新频率的需求。
或者，在第三存储电容22和第四存储电容24放电时，由于电荷量的总值等于第三存储电容22的电荷量和第四存储电容24的电荷量之和，第三存储电容22的电荷量随着显示装置的刷新频率减小而增大，第四存储电容24的电荷量恒定，因此，电荷量的总值也会随着显示装置的刷新频率减小而增大，使得显示装置的显示情况也能够满足显示装置超宽的刷新频率的需求。
本申请中，驱动电路1除了改变第三存储电容22的一端的电压，使得第三存储电容22的电荷量随着显示装置的刷新频率的增大而减小，或者，使得第三存储电容22的电荷量随着显示装置的刷新频率的减小而增大之外，还可以利用现有的结构，将第四存储电容24的第一端与第三存储电容22的第一端设置为相同的连接方式，使得第四存储电容24的第一端和第三存储电容22的第一端的充电和放电的工作原理相同，且将第四存储电容24的第二端与公共电压信号端Vcom电连接。从而，第四存储电容24的电荷量随着公共电压信号端Vcom输入的电压保持恒定，第三存储电容22的电荷量随着显示装置的刷新频率的增大而减小，或者，第三存储电容22的电荷量随着显示装置的刷新频率的减小而增大。从而，实现了数据写入过程以及保持了像素电流能力，从而，不仅满足了低刷新频率的低功耗需求，还满足了高刷新频率的流畅画面的需求，达到了超宽的刷新频率的电路需求，同时方便后续对存储电容进行调试。
示例性地，本申请提供一种显示装置。该显示装置可以包括：N个图8-图9所示的驱动电路2，N为正整数。
本申请提供的显示装置包括如上述的驱动电路，可执行上述实施例，其具体实现原理和技术效果，可参见上述实施例，本申请此处不再赘述。
需要说明的是，显示装置除了包括M个图1-图7所示的驱动电路1，或者，包括N个图8-图9所示的驱动电路2之外，还可以同时包括M个图1-图7所示的驱动电路1和N个图8-图9所示的驱动电路2。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种驱动电路，其特征在于，应用于显示装置，所述驱动电路包括：开关晶体管、驱动晶体管、第一存储电容和驱动元件；所述开关晶体管分别与所述第一存储电容的第一端和所述驱动晶体管电连接，所述驱动晶体管的栅极与所述第一存储电容的第一端电连接，所述驱动晶体管的源极或漏极和所述驱动元件电连接，所述第一存储电容的第二端与第一电压信号端电连接，所述第一电压信号端输入的电压幅值随着所述显示装置的刷新频率的增大而减小，或者，所述第一电压信号端输入的电压幅值随着所述显示装置的刷新频率的减小而增大；
通过控制所述开关晶体管和驱动晶体管的导通或者关断，实现所述第一存储电容的充电和放电，且在所述第一存储电容放电时，所述驱动元件根据所述驱动晶体管提供的电流发光。
2.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路的类型包括：2T1C、7T1C、6T1C或者6T2C中的任意一个驱动电路。
3.根据权利要求2所述的驱动电路，其特征在于，
当所述驱动电路为所述2T1C的驱动电路时，所述开关晶体管包括：第一晶体管；所述驱动晶体管包括：第二晶体管；所述第一存储电容包括：第一电容；所述驱动元件包括：第一发光二极管；
所述第一晶体管的第一极与数据信号端电连接，所述第一晶体管的栅极与扫描信号端电连接，所述第一晶体管的第二极分别与所述第一电容的第一端和所述第二晶体管的栅极电连接，所述第二晶体管的第一极与电源正电压信号端电连接，所述第二晶体管的第二极与所述第一发光二极管的阳极电连接，所述第一发光二极管的阴极与电源负电压信号端电连接，所述第一电容的第二端与所述第一电压信号端电连接。
4.根据权利要求2所述的驱动电路，其特征在于，
当所述驱动电路为所述7T1C的驱动电路时，所述开关晶体管和所述驱动晶体管包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管；所述第一存储电容包括：第二电容；所述驱动元件包括：第二发光二极管；
所述第三晶体管的栅极分别与所述第二电容的第一端、所述第五晶体管的第一极和所述第六晶体管的第一极电连接，所述第三晶体管的第一极分别与所述第四晶体管的第一极和所述第七晶体管的第一极电连接，所述第三晶体管的第二极分别与所述第五晶体管的第二极和所述第八晶体管的第一极电连接；
所述第四晶体管的栅极与所述第五晶体管的栅极均与第二扫描信号端电连接，所述第四晶体管的第二极与数据信号端电连接；
所述第六晶体管的栅极与第一扫描信号端电连接，所述第六晶体管的第二极和所述第九晶体管的第一极均与参考电压信号端电连接；
所述第七晶体管的栅极和所述第八晶体管的栅极均与控制信号端电连接，所述第七晶体管的第二极与电源正电压信号端电连接，所述第八晶体管的第二极与所述第九晶体管的第二极均与所述第二发光二极管的阳极电连接，所述第二发光二极管的第二端与电源负电压信号端电连接；
所述第九晶体管的栅极与第三扫描信号端电连接，所述第二电容的第二端与所述第一电压信号端电连接。
5.根据权利要求1-4任一项所述的驱动电路，其特征在于，所述驱动电路还包括：第二存储电容；所述第二存储电容的第一端分别与所述开关晶体管和所述驱动晶体管电连接，所述第二存储电容的第二端与电源正电压信号端电连接。
6.根据权利要求5所述的驱动电路，其特征在于，
当所述驱动电路为2T1C的驱动电路时，所述第二存储电容包括：第三电容；所述第三电容的第一端与第二晶体管的栅极电连接，所述第三电容的第二端与所述电源正电压信号端电连接。
7.根据权利要求5所述的驱动电路，其特征在于，
当所述驱动电路为7T1C的驱动电路时，所述第二存储电容包括：第四电容；所述第四电容的第一端与第三晶体管的栅极电连接，所述第四电容的第二端与所述电源正电压信号端电连接。
8.根据权利要求1-4任一项所述的驱动电路，其特征在于，所述显示装置的频率范围为大于等于1Hz且小于等于20Hz。
9.根据权利要求1-4任一项所述的驱动电路，其特征在于，所述第一电压信号端输入的电压幅值与所述显示装置的刷新频率具有反比例关系。
10.一种显示装置，其特征在于，包括：M个如权利要求1-9任一项所述的驱动电路，M为正整数。
CN202010354093.3A 2020-04-29 2020-04-29 驱动电路和显示装置 Active CN111508436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010354093.3A CN111508436B (zh) 2020-04-29 2020-04-29 驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010354093.3A CN111508436B (zh) 2020-04-29 2020-04-29 驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN111508436A CN111508436A (zh) 2020-08-07
CN111508436B true CN111508436B (zh) 2021-07-09

Family

ID=71864326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010354093.3A Active CN111508436B (zh) 2020-04-29 2020-04-29 驱动电路和显示装置

Country Status (1)

Country Link
CN (1) CN111508436B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112462542A (zh) * 2020-12-04 2021-03-09 深圳市华星光电半导体显示技术有限公司 液晶显示面板、驱动方法及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
CN103229229B (zh) * 2010-11-25 2016-05-25 夏普株式会社 显示装置
CN102967974B (zh) * 2012-11-08 2016-03-30 京东方科技集团股份有限公司 一种阵列基板、显示装置及刷新频率控制方法
KR102348062B1 (ko) * 2017-04-04 2022-01-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN110197644A (zh) * 2019-06-10 2019-09-03 武汉华星光电半导体显示技术有限公司 像素驱动电路

Also Published As

Publication number Publication date
CN111508436A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US10467965B2 (en) Pixel circuit, method for driving the same, OLED panel, and display device
US11626069B2 (en) Display panel and display device
US11996051B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels that differ in terms of sizes of at least one transistor and/or capacitor
US10223990B2 (en) Pixel circuit, method for driving the same and display panel capable of storing data voltage
CN111508435B (zh) 像素驱动电路、显示面板及终端设备
US12020611B2 (en) Display panel and display drive method thereof, and display device
CN111341245B (zh) 像素驱动电路、显示面板及终端设备
CN111883050A (zh) 像素电路、显示面板、显示装置及其控制方法
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
CN111508436B (zh) 驱动电路和显示装置
CN100524435C (zh) 电压供给电路、电压供给方法、电光装置及电子设备
CN111951731B (zh) 像素单元阵列及其驱动方法、显示面板和显示装置
KR20220061332A (ko) 표시 장치 및 그것의 구동 방법
KR20220030513A (ko) 표시 장치 및 그것의 구동 방법
CN116363998A (zh) 一种显示面板及显示装置
JP2011013420A (ja) 電気光学装置、その駆動方法および電子機器
US11915639B2 (en) Display device and method for driving the same
US12039932B2 (en) Pixel and display device including pixel
US20240029656A1 (en) Pixel circuit and display device including the same
CN218866697U (zh) 像素电路和显示面板
US20230026979A1 (en) Display device and driving method thereof
JP2011170133A (ja) 電気光学装置及び電気光学装置の駆動方法、並びに電子機器
CN107945761B (zh) 一种存储单元、像素电路及其驱动方法、显示面板
JP2008170843A (ja) 電気光学装置、駆動回路および電子機器
CN118298739A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant