CN1115019C

CN1115019C - 通用高速串行通讯控制器

Info

Publication number: CN1115019C
Application number: CN 00114085
Authority: CN
Inventors: 张伟立
Original assignee: ZTE Corp
Current assignee: Beijing Huashang Electric Power Technology Center; CHINA TECHNOLOGY EXCHANGE CO., LTD.; State Grid Beijing Electric Power Co Ltd
Priority date: 2000-03-01
Filing date: 2000-03-01
Publication date: 2003-07-16
Anticipated expiration: 2020-03-01
Also published as: CN1306357A

Abstract

一种通用高速串行通讯控制装置，由接收部分和发射部分构成，接收部分包括：时序发生器，串行数据接收器，数据缓冲器，未读数据包计数器；二个多路器；数据控制器。发送部分与接收部分结构相似。通过合理地分配时序和对外部的存储空间的合理分配和使用，在同时接收多路串行数据码流的情况下，可以完成数据的接收或发送。要求***器件少且结构简单。低成本地实现了高速，多路的串行通信。

Description

通用高速串行通讯控制器

本发明属于数据通信领域，是一种通用高速串行通讯控制装置。

现有的一些串行通讯控制装置，如SIEMENS公司产品数据手册《ESCC8 SAB 82538 Enhanced Serial Communication Controller》TB01.94中介绍的SAB82538，包括：总线接口单元，并行接口，内部数据总线以及振荡器和8个相同结构的串行接口0～7。串行接口又包括FIFO，计时器，协议处理部分(HDLC，SDLC)和DMA接口，DPLL等。总线接口单元用来与外部的数据处理器进行各种数据和控制参数的传递，并行接口完成一些控制功能。串行接口是该芯片的最重要的部分。接收方向的数据在串行接口内部，经过协议处理等模块处理之后存入内部的FIFO当中，然后通过中断信号通知外部的数据控制器，将数据通过总线接口单元由外部的数据控制器取走。发送方向的处理过程相反。该器件为8路串行HDLC格式的收发器件，产品手册介绍其每个端口支持的串行数据速率最大可达10Mbps。其接收、发送数据存储在内部的FIFO中。分配给发送和接收的FIFO的最大值为32byte。FIFO与外部控制器之间采用8/16位并行数据接口，读写时钟速率最高为10M。在实际应用中，每次数据的接收和发送均需要外部的控制设备进行数据的分析和控制，其执行的时间开销严重影响实际串口上数据传输速率。这种装置存在以下几个问题：芯片支持的数据端口少，或者每个端口支持的数据速率有限；需要较多的***器件配合工作，一些实现的方案还需要处理能力较强的外部芯片配合；因而总体实现的成本较高。

本发明的目的在于提供一个高速，多路，具有流量控制，同时成本低廉的通用高速串行通讯控制装置。

本发明所述的通用高速串行通讯控制器，由接收部分和发送部分构成，

所述接收部分包括：时序发生器，控制整个接收部分工作；1～8个串行数据接收器，1～8个数据缓冲器，1～8个未读数据包计数器，构成1～8组相同的数据接收和处理单元；多路器A；数据控制器，查询所述数据缓冲器的状态，并根据所述数据缓冲器的状态决定是否将所述数据缓冲器的数据通过所述多路器A和总线L1将数据写入外部的数据存储器；多路器B，外部的数据处理装置通过它和总线L2判断所述未读数据包计数器的状态。

所述发送部分包括：时序发生器，控制整个发送部分工作；1～8个串行数据发送器，1～8个数据缓冲器，1～8个未发送数据包计数器，构成1～8组相同的数据发送和处理单元；多路器C；多路器D；所述未发送数据包计数器通过所述多路器D、总线L4与外部进行各种状态的交互；数据控制器，在时序发生器的控制下，查询所述未发送数据包计数器的状态，通过多路器C、总线L3从外部的数据存储器中提取数据，放入所述数据缓冲器中，并通过数据缓冲器将数据发送出去。

所述的通用高速串行通讯控制器，接收部分中的串行数据接收器、数据缓冲器、未读数据包计数器的个数和所述发送部分的串行数据发送器、数据缓冲器、未发送数据包计数器的个数，可以按8的倍数倍增。

下面结合附图对本发明进行详细描述。

图1为本发明的接收部分的示意图。

图2为本发明的发送部分的示意图。

图3是本发明在高速分组交换网当中的一种实际应用方案。

如图1，接收部分101包括：时序发生器102；1～8个串行数据接收器201～208，1～8个数据缓冲器301～308，1～8个未读数据包计数器401～408，构成1～8组相同的数据接收和处理单元；多路器A103；数据控制器110；多路器B104。串行数据接收器201～208、数据缓冲器301～308、未读数据包计数器401～408按照标号的最后一个数字一一对应，如串行数据接收器201与数据缓冲器301、未读数据包计数器401对应。所述未读数据包计数器是加减计数器。

在时序发生器102的控制下，接收器101通过多路器A103、总线L1向数据存储器(图中未示出)写入数据，数据包通过多路器B104、总线L2与外部数据处理装置进行各种状态的交互。串行数据接收器201根据时序发生器102产生的时序接收串行数据，当接收到一定数量的数据位时，判断数据缓冲器301的状态，根据状态判断是否将接收到的串行数据写入数据缓冲器301，数据缓冲器301根据是否有数据写入来更新自身状态。数据控制器110在时序发生器102的控制下轮流查询数据缓冲器301～308的状态。假设在t0时刻查询到数据缓冲区301。它通过判断数据缓冲区301的状态决定是否通过多路器A103，总线L1将数据缓冲器301中的数据写入数据存储器。当数据缓冲区301的状态表示已经接收到一个完整的数据包时，数据控制器110将刚刚接收到的数据包的状态，如包长度，接收状态等等通过多路器A103，总线L1写入数据存储区的某个位置，并通知相对应的未读数据包计数器401，令其更新自身状态。然后数据控制器110在时序发生器102的控制下查询下一个数据缓冲区。此过程在时序产生器102的控制下循环往复。

对于多路数据，每路接收到的数据存储在一个内部的数据缓冲器中，一个时序产生器控制数据控制器轮流查询各路的数据缓冲器的状况，发现有数据立刻写入外部的数据存储区中，同时调整其数据存储区的地址指针。通过这样一种结构，避免了在内部的数据缓冲器满时，可能产生的无法及时处理的情况。同时，通过精心设计内部数据缓冲器的深度和宽度，利用串行码流转换成并行数据的时间差，既保证了不会由于轮询而导致数据丢失，又不会使时序发生器工作的频率过高。

各未读数据包计数器可以是一个异步加减计数器。计数器的加减信号分别通过单独的信号输入。该计数器记录没有读走的数据包的个数，外部的数据处理装置可以通过它的状态，知道目前是否有新的数据包需要处理。该计数器可以根据一些预先设置的值，输出不同的状态，表示目前的数据存储区可供使用程度，供内部的数据控制器使用，以达到实现流量控制的功能。

接收部分所有收到的数据保存在数据存储器中，如果外部的数据处理装置需要知道是否有收到的数据需要处理，则通过多路器B104，总线L2判断未读数据包计数器401～408的状态，获知是否有新的数据包存在，按照预先约定的数据存储器的地址分配，通过简单计算，自动获得新的数据包的位置，然后可以进行数据包的分析或处理。

发送部分501如图2所示，包括：时序发生器502；1～8个串行数据发送器601～608，1～8个数据缓冲器701～708，1～8个未发送数据包计数器801～808，构成1～8组相同的数据发送和处理单元；多路器C503，多路器D504。串行数据发送器601～608、数据缓冲器701～708、未发送数据包计数器801～808按照标号的最后一个数字一一对应，如串行数据发送器601、数据缓冲器701、未发送数据包计数器801对应。所述未发送数据包计数器，是加减计数器。

在时序发生器502的控制下，发送器501通过多路器C503，总线L3从数据存储器(图中未示出)读入数据，未发送数据包计数器801～808通过多路器D504，总线L4与外部进行各种状态的交互。外部的数据控制器将需要发送的数据包存入数据存储器中，通过多路器D504，总线L4通知相对应的未发送数据包计数器801～808中的一个，被通知的未发送数据包计数器根据接收到的信号更新自身状态。数据控制器510在时序发生器502的控制下，依次查询未发送数据包计数器801～808的状态。假设发现未发送数据包计数器801的状态表示有数据包需要发送，则在时序发生器502的控制下，通过多路器C503，总线L3从数据存储器中取出数据。然后判断与串行链路相对应的数据缓冲器701的状态，如其表示可以接纳数据，则数据放入数据缓冲器701中。串行数据发送器601在时序发生器502的控制下，将数据缓冲器701中的数据逐个比特发送出去。当发送的数据发送完毕之后，更新数据缓冲区701的状态。当数据控制器510判断将一个完整的数据包读完之后，通知相应的未发送数据包计数器801，未发送数据包计数器801更新自身状态。至此完成一个完整的数据发送过程。

根据需要，本发明中接收部分中的串行数据接收器、数据缓冲器、未读数据包计数器的个数和所述发送部分的串行数据发送器、数据缓冲器、未发送数据包计数器的个数，可以按8的倍数倍增。

在实际的数据通信***中，串行数据输入和输出端与远端的数据通信设备或通信终端相连，双方使用相同的通信协议。目前在串行通信中使用较多的协议是HDLC协议。本发明的实现也可以使用该协议。在设计实例中，完成8路串行通信，每路的码流速率为10Mbps。

图3是该发明在高速分组交换网当中的一种实际应用方案。

在接收端，串行数据进入接收部分之后，按照双方串行通信约定的协议，该设备的接收部分将串行数据转换成并行数据，存入数据缓冲区中。数据控制器根据该数据的重要程度以及目前数据存储区剩余空间的多少决定是否将数据写入数据存储区中。接收完一个完整正确的帧时，向未读数据帧计数器送状态更新信号。数据处理器根据查询未读数据帧计数器的状态判断是否有新的数据帧到达需要处理。

发送端的处理过程相反。首先由外部的数据处理器根据当前发送数据存储区中的空余数据缓冲区的数目和所需要送出的帧的重要程度，判断是否将数据写入。写入之后，向未发送数据帧计数器送状态更新信号。发送数据控制器查询未发送数据帧计数器，发现有需要发送的数据帧，则将数据从数据存储区中读出，送到数据缓冲区中。然后发送控制器将数据缓冲区中的数据按照约定的通信协议格式将数据发送出去。

在实际应用中，为了有很好的可测试性，在发送部分与接收部分之间可以增加用来进行环回测试的通路。在需要进行测试的时候，将该设备置为内部自环测试状态，自检控制器向发送部分的数据存储器写入自检数据，通知发送部分的未发送数据帧计数器，然后自检控制器检查接收端的未读数据帧计数器，再根据未读数据帧计数器的状态读取相应的接收端的数据存储器的数据，判断是否能够正确接收数据。这样，就可以检测整个发送和接收部分是否能够正常工作了。

本发明中，所有的接收数据存储在一个数据存储器中，所有的发送数据存储在另外一个数据存储器中。根据串行码流的速率和外部数据处理装置的处理能力，可以合理地分配数据存储器。通过合理地分配时序和对外部的存储空间的合理分配和使用，在同时接收多路10Mbps的串行数据码流的情况下，可以完成数据的接收(从串行链路接收数据，写入外部数据存储区)或发送(从外部数据存储区读取数据，发送出去)，而不需要任何其他控制器件的参与。***电路仅需要一个接收数据缓冲器，一个发送数据缓冲器即可。还可以将串行数据端口相应增加，而不仅仅限定为某个数目。因***器件少且结构简单，从而可以减少成本。总之，本发明低成本地实现了高速，多路的串行通信问题。

Claims

1.一种通用高速串行通讯控制器，由接收部分(101)和发送部分(501)构成，

所述接收部分(101)包括：时序发生器(102)，控制整个接收部分工作；1～8个串行数据接收器(201～208)，1～8个数据缓冲器(301～308)，1～8个未读数据包计数器(401～408)，构成1～8组相同的数据接收和处理单元；多路器A(103)；数据控制器(110)，查询所述数据缓冲器的状态，并根据所述数据缓冲器的状态决定是否将所述数据缓冲器的数据通过所述多路器A(103)和总线L1将数据写入外部的数据存储器；多路器B(104)，外部的数据处理装置通过它和总线L2判断所述未读数据包计数器的状态；

所述发送部分(501)包括：时序发生器(502)，控制整个发送部分工作；1～8个串行数据发送器(601～608)，1～8个数据缓冲器(701～708)，1～8个未发送数据包计数器(801～808)，构成1～8组相同的数据发送和处理单元；多路器C(503)；多路器D(504)；

所述未发送数据包计数器通过所述多路器D(504)、总线L4与外部进行各种状态的交互；数据控制器(510)，在时序发生器(502)的控制下，查询所述未发送数据包计数器的状态，通过多路器C(503)、总线L3从外部的数据存储器中提取数据，放入所述数据缓冲器中，并通过数据缓冲器将数据发送出去。

2.权利要求1所述的通用高速串行通讯控制器，其特征在于：所述接收部分中的串行数据接收器、数据缓冲器、未读数据包计数器的个数和所述发送部分的串行数据发送器、数据缓冲器、未发送数据包计数器的个数，可以按8的倍数倍增。

3.权利要求1或权利要求2所述的通用高速串行通讯控制器，其特征在于：所述接收部分中的未读数据包计数器和所述发送部分中的未发送数据包计数器，是加减计数器。