CN111464252A - 通信方法和光模块 - Google Patents

Abstract

本申请提供一种通信方法和光模块，该方法包括：第一光模块确定第一时延；所述第一光模块向接口芯片发送所述第一时延。本申请提供的通信方法和光模块能够将光模块的时延上报给接口芯片，以提高主从时钟时间同步的精度，从而可以进一步提高网络设备的时钟精度。

Description

通信方法和光模块

技术领域

本申请实施例涉及通信技术领域，尤其涉及一种通信方法和光模块。

背景技术

在移动通信网络中，基于时分复用(Time Division Duplex，TDD)制式的基站需要满足严格的时间同步要求，否则基站发送的无线信号将对其他基站形成干扰，导致相邻区域的基站无法正常工作。

目前可以通过时钟协议，实现不同基站之间的时间同步。例如电气和电子工程师学会(Institute of Electrical and Electronics Engineers；IEEE)1588V2协议，其是网络测量和控制***的精密时钟同步协议标准，1588V2协议又称为精确时间协议(PrecisionTime Protocol；PTP)，可以实现多个网络设备的时间同步，精度可以达到微秒级。目前，1588V2协议中实现网络设备间的时间同步时，是采用主从时钟方式，通过对时间信息进行编码，利用网络的对称性和延时测量技术，通过报文消息的双向交互实现主从时间的同步。具体的，主从时钟分别在发送报文和接收到报文时，对报文进行打戳，从而计算出主从时钟之间的时间差，从时钟根据计算出的时间差校准本地时间。

目前，如何进一步提高主从时钟时间同步的精度，从而进一步提高网络设备的时钟精度，是目前亟待解决的技术问题。

发明内容

本申请实施例提供一种通信方法和光模块，能够将光模块的时延上报给接口芯片，以提高主从时钟时间同步的精度，从而可以进一步提高网络设备的时钟精度。

本申请第一方面提供一种通信方法，包括：

第一光模块确定第一时延；

该第一光模块向接口芯片发送该第一时延。

在本方案中，由于在第一光模块中定义了时延上报寄存器访问接口，这样，第一光模块可以通过该时延上报寄存器访问接口向MAC层或PHY层上报第一时延，从而可以将该第一时延补偿到MAC层或PHY层记录的报文的时戳中，以提高主从时钟时间同步的精度，从而可以进一步提高网络设备的时钟精度。

在一种可能的实现方式中，该第一光模块为灰光光模块，该第一光模块包括光发射器，该光发射器包括入接口和出接口，该第一光模块确定第一时延，该包括：

该第一光模块通过该入接口接收第一数据流；

该第一光模块通过该出接口向第二网络设备发送该第一数据流；

该第一光模块确定该第一数据流在该光发射器中传输的时延为该第一时延。

在本方案中，第一时延可以是第一数据流在第一光模块中光发射器中传输的时延。另外，由于光发射器中包括有不同的处理电路，因此，上述第一时延也可以为光发射器中不同的处理电路在对第一数据流进行处理时所引起的时延。

具体的，上述第一时延可以为第一数据流从光发射器的入接口传输到光发射器的出接口的时延，也可以为光发射器中包括的至少一个处理电路在对第一数据流进行处理时所引起的时延，当然，也可以为光发射器中包括的至少一个处理电路在对第一数据流进行处理时所引起的时延与默认值或者设计值相加所得到的和。

在一种可能的实现方式中，该第一光模块为第一网络设备中的彩光光模块，该第一光模块包括光发射器和第一光接收器；

该第一光模块确定第一时延之前，该方法还包括：

该第一光模块通过该光发射器接收第一数据流，该第一数据流在该光发射器中传输的时延为第二时延；

该第一光模块通过该光发射器向第二网络设备中的第二光模块的第二光接收器发送该第一数据流，该第一数据流在该第二光接收器中传输的时延为第三时延；

其中，该第二时延和该第三时延相加所得的和为该第一时延；

该第一光模块通过该第一光接收器接收该第二网络设备发送的第二数据流，该第二数据流携带指示信息；

该第一光模块确定第一时延，包括：

该第一光模块根据该指示信息，确定该第一时延。

在本案中，第一光模块为第一网络设备中的彩光光模块，第二光模块为第二网络设备中的彩光光模块。第一光模块包括光发射器和第一光接收器，其中，第一光模块通过光发射器接收到第一数据流后，会通过光发射器向第二网络设备中的第二光模块的第二光接收器发送该第一数据流。这样，可以根据该第一数据流，测量出第一数据流在第一光模块中传输的第二时延和在第二光模块中传输的第三时延。

进一步地，第一光模块在确定出第一数据流在第一光模块中的第二时延后，会将该第二时延携带在第一数据流中发送给第二光模块，第二光模块在确定出第一数据流在第二光模块中的第三时延后，将得到的第二时延和第三时延相加所得的和，确定为第一时延。第二光模块在确定出第一时延后，向第一光模块发送第二数据流，该第二数据流中携带有指示信息，这样，第一光模块可以根据该指示信息，确定出第一时延。

在一种可能的实现方式中，该指示信息中包括该第一时延。

在一种可能的实现方式中，该第一光模块不支持时延测量时，该第一时延为设计值。

在本方案中，若第一光模块不具备测量时延的功能时，上述的第一时延可以为预先设定的设计值，或者为通过仿真得出的仿真值，当然，还可以是一个默认值。

在一种可能的实现方式中，该方法还包括：

该第一光模块在该第一数据流传输至第一电路时，提取该第一数据流中携带的第一指示信号；

该第一光模块在该第一数据流传输至第二电路时，提取该第一数据流中携带的第二指示信号；

该第一光模块根据该第一指示信号和该第二指示信号，确定该第一时延。

在一种可能的实现方式中，该根据该第一指示信号和该第二指示信号，确定该第一时延，包括：

测量该第一指示信号和该第二指示信号之间的相位差；

根据该相位差确定该第一时延；

其中，该第一指示信号和该第二指示信号均可以为对齐标识AM指示信号，或者，该第一指示信号可以为AM指示信号，该第二指示信号可以为数字信号处理DSP帧头信号。

在上述方案中，在第一数据流传输至第一电路时，提取第一数据流中携带的第一指示信号，在第一数据流传输至第二电路时，提取第一数据流中携带的第二指示信号。然后通过高精度的鉴相算法，测量第一指示信号和第二指示信号之间的相位差，即可确定出第一时延，由此可以提高确定出的时延的精度。

其中，第一电路和第二电路可以为第一光模块中的任意两个不同的电路。

进一步地，第一指示信号和第二指示信号可以为AM指示信号，或者该第一指示信号为AM指示信号，该第二指示信号为数字信号处理DSP帧头信号。另外，上述的第一指示信号和第二指示信号也可以为其他便于识别的信号，如在第一数据流中***的标识符等。

在一种可能的实现方式中，该接口芯片包括物理层PHY芯片和媒质接入控制层MAC芯片中的至少一个。

本申请第二方面提供一种光模块，用作第一光模块，包括：

处理器，用于确定第一时延；

该处理器，还用于向接口芯片发送该第一时延。

在一种可能的实现方式中，该第一光模块为灰光光模块，该第一光模块包括光发射器，该光发射器包括该处理器、入接口和出接口，其中：

该光发射器，用于通过该入接口接收第一数据流；

该光发射器，还用于通过该出接口向第二网络设备发送该第一数据流；

该处理器，还用于确定该第一数据流该在该光发射器中传输的时延为该第一时延。

在一种可能的实现方式中，该第一光模块为第一网络设备中的彩光光模块，该第一光模块包括光发射器和第一光接收器，该第一光接收器包括该处理器；

该光发射器，用于接收第一数据流，该第一数据流在该光发射器中传输的时延为第二时延；

该光发射器，还用于向第二网络设备中的第二光模块的该第二光接收器发送该第一数据流，该第一数据流在该第二光接收器中传输的时延为第三时延；

其中，该第二时延和该第三时延相加所得的和为该第一时延；

该第一光接收器，用于接收该第二网络设备发送的第二数据流，该第二数据流携带指示信息；

该处理器，具体用于根据该指示信息，确定该第一时延。

在一种可能的实现方式中，该指示信息中包括该第一时延。

在一种可能的实现方式中，该第一光模块不支持时延测量时，该第一时延为设计值。

在一种可能的实现方式中，该光发射器包括第一电路和第二电路；该处理器，还用于：

在该第一数据流传输至该第一电路时，提取该第一数据流中携带的第一指示信号；

在该第一数据流传输至该第二电路时，提取该第一数据流中携带的第二指示信号；

根据该第一指示信号和该第二指示信号，确定该第一时延。

在一种可能的实现方式中，该处理器，还用于：

测量该第一指示信号和该第二指示信号之间的相位差；

根据该相位差确定该第一时延；

其中，该第一指示信号和该第二指示信号均为对齐标识AM指示信号，或者，该第一指示信号为AM指示信号，该第二指示信号为数字信号处理DSP帧头信号。

在一种可能的实现方式中，该接口芯片包括物理层PHY芯片和媒质接入控制层MAC芯片中的至少一个。

本申请提供的通信方法和光模块，第一光模块在确定出第一时延后，将向接口芯片发送确定出的第一时延。由于在第一光模块中定义了时延上报寄存器访问接口，这样，第一光模块可以通过该时延上报寄存器访问接口向MAC层或PHY层上报第一时延，以将该第一时延补偿到MAC层或PHY层记录的报文的时戳中，由此可以提高主从时钟时间同步的精度，从而可以进一步提高网络设备的时钟精度。

附图说明

图1为本申请实施例提供的一种应用场景示意图；

图2为计算主从时钟之间的时间差的示意图；

图3为本申请实施例提供的通信方法的一种流程示意图；

图4为光模块的组成示意图；

图5为灰光光模块的结构示意图；

图6为彩光光模块的结构示意图；

图7为灰光光模块中oDSP芯片的结构示意图；

图8为彩光光模块中oDSP芯片的结构示意图；

图9为本申请实施例提供的一种光模块的结构示意图；

图10为本申请实施例提供的另一种光模块的结构示意图；

图11为本申请实施例提供的又一种光模块的结构示意图。

具体实施方式

以下，对本申请中的部分用语进行解释说明，以便于本领域技术人员理解。

1)光模块(optical module)，主要由光电转换器件和电信号处理器件组成。其中，光模块中包括有光发射器和光接收器两部分。电信号处理器件包括时钟和数据恢复(clockand data recovery；CDR)芯片或光数字信号处理(optical digital signal processing；oDSP)芯片。光模块通常是进行光电转换和/或电光转换。例如，发送端的光模块把电信号转换成光信号，并通过光纤将转换后的光信号传送到接收端的光模块后，接收端的光模块再将光信号转换成电信号，以对转换后的电信号进行处理。

2)网络设备，可以是用于与移动设备通信的设备，网络设备可以是路由器、交换机、分组传送网(packet transport network；PTN)设备、光传送网(optical transportnetwork；OTN)设备、无源光纤网络(passive optical network；PON)设备或同步数字体系(synchronous digital hierarchy；SDH)设备等，也可以是WLAN中的接入点(accesspoint，AP)，GSM或CDMA中的基站(base transceiver station，BTS)，也可以是WCDMA中的基站(nodeB，NB)，还可以是LTE中的演进型基站(evolutional node B，eNB或eNodeB)，或者网络型中继站或网络型接入点，或者车载设备、可穿戴设备以及未来5G网络中的网络设备或者未来演进的PLMN网络中的网络设备，或NR***中的新一代基站(new generation nodeB,gNodeB)等。

3)时延上报寄存器访问接口，也可以称之为寄存器访问接口或时延上报接口。用于向接口芯片上报报文在第一光模块的光发射器中传输的时延，或者用于向接口芯片上报报文在第一光模块的光发射器中，以及报文在第二光模块的光接收器中传输的时延。

4)本申请中，“至少一个”可以是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。“以上”或“以下”等所描述的范围包括边界点。

5)本申请中的单元是指功能单元或逻辑单元。其可以为软件形式，通过处理器执行程序代码来实现其功能；也可以为硬件形式。

本领域技术人员可以理解，本申请实施例提供的通信方法可以应用于光模块向接口芯片上报时延的应用场景中，其中，接口芯片包括物理层(physical layer；PHY)芯片和媒质接入控制层(media access control；MAC)芯片中的至少一个。在移动通信网络中，基于时分复用(Time Division Duplex，TDD)制式的基站需要满足严格的时间同步要求，否则基站发送的无线信号将对其他基站形成干扰，导致相邻区域的基站无法正常工作。为实现基站间的时间同步，通常需要开通网络协议来传递时间信息。本申请实施例中以开通1588V2协议传递时间信息为例进行说明，当然，也可以通过其他协议来传递时间信息。例如可以通过SDH协议中的同步状态信息(synchronous status message，SSM)信息表示时钟等级信息。

图1为本申请实施例提供的一种应用场景示意图，如图1所示，通常在无线网核心层部署有时间源设备，并通过全球定位***(Global Positioning System；GPS)或北斗接收卫星时间作为基准源，然后通过秒脉冲和日时间(1Pulse per Second and Time ofDay；1PPS+TOD)等外时间辅助接口或PTP接口(开通1588V2协议的以太网接口)传递时间信息给传输设备101，传输设备101通过PTP接口从核心层逐跳向下，将时间信息传递给汇聚层设备102，汇聚层设备102再逐跳向下，将时间信息传递给接入层设备103，接入层设备103通过1PPS+TOD等外时间辅助接口或PTP接口将时间信息传递给相连的基站104，从而实现全网基站的时间同步。

其中，传输设备101、汇聚层设备102和接入层设备103可以为路由器、交换机、PTN设备、OTN设备或PON设备等网络设备。

值得注意的是，传输设备101、汇聚层设备102和接入层设备103之间也可以通过本申请实施例中描述的方案进行时间同步。

下面，以1588V2协议为例，具体说明如何实现基站间的时间同步：1588V2协议又简称PTP，是一种精确的时间同步协议，可以实现多个网络设备的时间同步。其核心思想是采用主从时钟方式，对时间信息进行编码，利用网络的对称性和延时测量技术，通过报文消息的双向交互实现主从时间的同步。具体的，主从时钟分别在发送报文和接收到报文时，对报文进行打戳，从而计算出主从时钟之间的时间差，从时钟根据计算出的时间差校准本地时间。

图2为计算主从时钟之间的时间差的示意图，如图2所示，主节点(Master)向从节点(Slave)发送同步报文(Sync)，并将发送时间戳t1记入寄存器，从节点(Slave)接收到同步报文后，会记录接收到的时间戳t2，另外，主节点(Master)向从节点(Slave)发送跟随报文(Follow_Up)，并将时间戳t1携带到跟随报文中发送给从节点(Slave)，从节点(Slave)向主节点(Master)发送延时请求报文(Delay_Req)，其中，延时请求报文中携带有时间戳t3。主节点(Master)接收到延时请求报文后，将记录接收时间戳t4，主节点(Master)将t4携带在延时应答报文(Delay_Resp)中发送给从节点(Slave)。其中，主节点中的时钟为主时钟，从节点中的时钟为从时钟。

通过上述时间t1、t2、t3和t4，从时钟可以根据下述公式(1)和公式(2)计算出从时钟和主时钟之间的延迟(Delay)和时间差(Offset)，从时钟通过延迟(Delay)和时间差(Offset)，可以校准本地时间戳，从而达到主从时钟的同步。

Delay＝(t2-t1+t4-t3)/2 (1)

Offset＝(t2-t1-t4+t3)/2 (2)

根据1588V2协议原理，主从时钟的打戳参考平面在PTP端口的物理介质相关子层(medium dependent interface；MDI)。但是由于打戳事件由PTP报文头触发，MDI层无法完成PTP报文头识别，也就无法完成打戳。因此，在具体实现时，往往在媒质接入控制(mediaaccess control；MAC)层或物理层(physical layer；PHY)层进行打戳，以记录报文的时戳，并将MAC层或PHY层与光模块的MDI层之间的时延测量出来补偿到记录的时戳中，从而实现MDI层打戳的功能。其中，光模块的MDI层为光模块中的光电转换器件的端口。

然而，当前的以太网协议IEEE 802.3协议中仅在MAC层或PHY层定义了时延上报的寄存器接口，用以上报报文在MAC层或PHY层中传输的时延。但是，由于MAC层或PHY层与光模块的MDI层之间的时延包括两部分，分别为报文在MAC层或PHY层中传输的时延以及报文在光模块中传输的时延。因此，现有技术中补偿到记录的时戳中的时延仅包括了报文在MAC层或PHY层中传输的时延，使得MDI层记录的时间戳不准确，造成主从时钟时间同步精度不高，从而导致网络设备的时钟精度不高。

本申请实施例考虑到上述问题，提出一种通信方法，其中，第一光模块在确定出第一时延后，将向接口芯片发送确定出的第一时延。由于在第一光模块中定义了时延上报寄存器访问接口，这样，第一光模块可以通过该时延上报寄存器访问接口向MAC层或PHY层上报第一时延，以将报文在光模块中传输所产生的时延补偿到记录的报文的时戳中，由此可以提高主从时钟时间同步的精度，从而可以进一步提高网络设备的时钟精度。

下面以具体的实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图3为本申请实施例提供的通信方法的一种流程示意图。如图3所示，本实施例的方法可以包括：

步骤301、第一光模块确定第一时延。

其中，根据上述公式(2)可知，如果光模块的接收和发送两个方向的时延是对称的，PTP时戳修正前与修正的offset计算结果相同。对于该类光模块，可以不进行时延上报和修正，因此，在实际应用中，只需要对接收和发送两个方向的时延不对称的光模块进行时延上报和修正即可。因此，在介绍第一光模块如何确定第一时延之前，先对现有的光模块的结构以及光模块的时延对称性进行介绍。

图4为光模块的组成示意图，如图4所示，光模块100中包括有光发射器110和光接收器120两部分。另外，光模块100一般可以划分为“数字域”和“模拟域”两部分，其中“数字域”由CDR或oDSP芯片构成，主要实现模拟和数字信号处理，当接收和发送两个方向的处理电路不对称时，就会引入时延不对称；另外，“模拟域”包括光发射次模块(transmitteroptical subassembly；TOSA)和光接收次模块(receiver optical subassembly；ROSA)，包括金手指、印制电路板(printed circuit board；PCB)走线和光电转换器件等，一般会按照收发对称进行设计，收发时延相对固定且对称，对时钟同步精度基本无影响。因此，在确定光模块中的时延时，通常只考虑“数字域”中的时延。

可以理解的是，若光模块采用CDR芯片，由于CDR芯片是通过纯模拟信号电路对数据流进行处理，此时，光模块中的收发时延对称，则不需要进行时延的确定和时延上报。示例性的，若光模块采用CDR芯片，也可以采用本申请实施例中的方式确定光模块的时延，或者也可以将该光模块的时延设计为一个默认值或者设计值。

若光模块采用oDSP芯片，由于oDSP芯片会导致收发时延存在不对称性以及不确定性，此时，报文在该光模块中传输的时延将会影响网络设备的时钟的精度。因此，需要确定报文在该光模块中传输的时延，并将该时延上报给接口芯片，以提高网络设备的时钟的精度。下面，以具体的示例进行说明。

图5为灰光光模块的结构示意图，如图5所示，灰光光模块中包括光发射器170和光接收器180，其中，光发射器170中包括oDSP芯片130和TOSA 25，光接收器180中包括oDSP芯片140和ROSA 26。TOSA 25和ROSA 26连接光纤。

其中，oDSP芯片130中包括有依次连接的串行/并行电路(serializing/deserializing circuitry；Serdes)11、通道对齐电路12、先入先出(first in first out；FIFO)电路13、映射电路14、数字信号处理(digital signal processing；DSP)电路15、FIFO电路16和数字模拟转换器(digital analog converter；DAC)17。oDSP芯片140中包括有依次连接的串行/并行电路(Serdes)18、通道分发电路19、FIFO电路20、解映射电路21、DSP电路22、FIFO电路23和模拟数字转换器(analog digital converter；ADC)24。

示例性的，映射电路14可以通过4级脉冲幅度调制(four-level pulse amplitudemodulation；PAM4)电路或者比特交织(BitMux)电路实现。类似的，解映射电路21可以通过PAM4电路或者比特解交织(BitDeMux)电路实现。

上述oDSP芯片130和oDSP芯片140中的这些电路会导致收发时延存在不对称且不确定性，大约可能会引入10NS(纳秒)级的时延，会造成基站间的时钟同步的精度不高，从而影响网络设备的时钟精度。因此，上述灰光光模块确定报文在灰光光模块中传输的时延，并将该时延上报给接口芯片，能够进一步提高网络设备的时钟精度。

图6为彩光光模块的结构示意图，如图6所示，彩光光模块中包括光发射器190和光接收器200，其中，光发射器190中包括oDSP芯片150和可集成可调激光器阵列(integrabletunable laser assembly；ITLA)49，光接收器200中包括oDSP芯片160和和双滤光片切换器50。ITLA 49和双滤光片切换器50连接光纤。

其中，oDSP芯片150中包括有依次连接的串行/并行电路(serializing/deserializing circuitry；Serdes)31、通道对齐电路32、FIFO电路33、映射电路34、FIFO电路35、前向纠错(forward error correction；FEC)电路36、DSP电路37、FIFO电路38和DAC39。oDSP芯片160中包括有依次连接的串行/并行电路(Serdes)40、通道分发电路41、FIFO电路42、解映射电路43、FIFO电路44、FEC电路45、DSP电路46、FIFO电路47和ADC 48。

示例性的，映射电路34可以通过成帧器(Framer)或者比特交织(BitMux)电路实现。类似的，解映射电路43可以通过解帧器(DeFramer)或者比特解交织(BitDeMux)电路实现。

由于彩光光模块的oDSP芯片150和oDSP芯片160相对于灰光光模块增加了FEC电路，从而造成收发时延的不确定性因素更多，对同步精度的影响大约在10NS级，因此，上述彩光光模块确定报文在彩光光模块中传输的时延，并将该时延上报给接口芯片，能够进一步提高网络设备的时钟精度。

基于上述内容，下面以第一光模块为上述灰光光模块和彩光光模块为例，分别介绍第一光模块确定第一时延的过程。

结合图5所示，第一光模块为灰光光模块时，第一光模块包括光发射器170，该光发射器170包括入接口和出接口，则第一光模块可以通过入接口接收第一数据流，并通过出接口向第二网络设备发送第一数据流，第一光模块将确定该第一数据流在光发射器中传输的时延为第一时延。

其中，第一时延可以是第一数据流在第一光模块中光发射器170中传输的时延，可以理解的是，参考图5所示，由于光发射器170中包括有不同的处理电路，因此，上述第一时延也可以为光发射器中不同的处理电路在对第一数据流进行处理时所引起的时延。

具体的，如图5所示，上述第一时延可以为第一数据流从光发射器170的入接口传输到光发射器170的出接口的时延。该第一时延也可以为光发射器170中包括的至少一个处理电路在对第一数据流进行处理时所引起的时延。当然，该第一时延也可以为光发射器170中包括的至少一个处理电路在对第一数据流进行处理时所引起的时延与默认值或者设计值相加所得到的和。举例来说，该第一时延可以为第一数据流从串行/并行电路11传输至光TOSA模块25的时延，也可以为oDSP芯片130中的各处理电路在对第一数据流进行处理时所引起的时延，也可以为oDSP芯片130中的通道对齐电路12、FIFO电路13、映射电路14、DSP电路15和FIFO电路16对第一数据流进行处理时所引起的时延，与默认值或者设计值的相加得到的和。

示例性的，由于第一光模块中的oDSP芯片的时延存在不对称性和不确定性，故在实际应用中，在计算第一光模块的时延时，通常只需要确定oDSP芯片对应的时延即可。

下面，将详细介绍第一数据流在灰光光模块中的oDSP芯片中的时延的确定方法。具体的，第一光模块在第一数据流传输至第一电路时，提取第一数据流中携带的第一指示信号，并在第一数据流传输至第二电路时，提取第一数据流中携带的第二指示信号，并根据第一指示信号和第二指示信号，确定第一时延。其中，由于接收路径上的第一数据流在映射过程中和发送路径上的第一数据流在解映射过程中，第一数据流的结构没有发生变化，因此，在一种可能的实现方式中，可以基于对齐标识(alignment marker；AM)指示信号测量第一时延，即第一指示信号和第二指示信号可以为AM指示信号。当然，在其他可能的实现方式中，第一指示信号和第二指示信号也可以为其他便于识别的信号，如在第一数据流中***的标识符等，对于第一指示信号和第二指示信号的具体形式，本申请实施例在此不做限制，只要第一指示信号和第二指示信号可以在入接口和出接口中可以被识别即可。

进一步地，在根据第一指示信号和第二指示信号，确定第一时延时，可以通过测量第一指示信号和第二指示信号之间的相位差，并根据上述相位差确定第一时延。

另外，第一电路和第二电路可以为oDSP芯片中的任意两个不同的电路，如第一电路可以为图5中所示的通道对齐电路12、第二电路可以为FIFO电路16，此时，根据第一指示信号和第二指示信号之间的相位差，可以确定出第一数据流从通道对齐电路12传输至FIFO电路16的时延，对于其他电路的时延，可以采用默认值或者设计值。或者，第一电路也可以为FIFO电路13、第二电路也可以为FIFO电路16等，此时，根据第一指示信号和第二指示信号之间的相位差，可以确定出第一数据流从FIFO电路13传输至FIFO电路16的时延，同样的，对于其他电路的时延，可以采用默认值或者设计值。

下面，以第一电路为通道对齐电路12、第二电路为DAC 17，第一指示信号和第二指示信号均为AM指示信号为例进行说明。

具体的，图7为灰光光模块中oDSP芯片的结构示意图，如图7所示，由于Serdes11和DAC 17、或者Serdes18和ADC 24主要实现串行数据和并行数据间的转换，第一光模块每次上电且链路状态稳定后，Serdes11和DAC 17、或者Serdes18和ADC 24的时延相对固定，并不会受插拔光纤、插拔模块等因素的影响，因此，Serdes11和DAC17、或者Serdes18和ADC 24对应的时延(如图7中的路径A、路径F、路径C和路径D)可以为预先设定的设计值，也可以为通过仿真得出的仿真值，当然，还可以是一个默认值。

另外，映射电路14和解映射电路21主要实现多路低速通道向高速通道的映射以及解映射处理，由于映射采用的是比特交织方式，不会改变第一数据流的结构，每比特数据的时延会相同。但在光纤插拔、模块插拔、PVT(process,voltage,temperature工艺、电压、温度)变化等因素影响下，会导致同步处理FIFO电路13、16或者FIFO电路20、23的读写时钟相位发生变化，使得每级FIFO电路的时延不固定，从而引入时延非对称，因此在每次第一光模块的链路建立成功以及时钟状态出现变化时，均需要对oDSP芯片的时延进行测量。在一种可能的实现方式中，在测量报文在oDSP芯片的时延时，通常仅需要测量如图7中所示的路径B或路径E对应的时延。

也就是说，以测量报文在光发射器中oDSP芯片的时延为例，在实际应用中，在测量第一数据流从光发射器的入接口传输至光发射器的出接口的第一时延时，可以仅测量第一数据流在路径B中的时延，在测量出路径B对应的时延后，将路径B对应的时延、路径A对应的时延以及路径C对应的时延相加，即可得到第一数据流在光发射器中的传输时延。

示例性的，以第一指示信号和第二指示信号为AM指示信号为例进行说明。如图7所示，第一数据流通过多个通道到达通道对齐电路12，通道对齐电路12对多个通道中的第一数据流进行通道对齐处理后，通道选择模块55会从多个通道中选择其中的一个通道，并从选择的通道中检测第一数据流中携带的AM指示信号1，并将检测出的AM指示信号1发送给TX时延测量模块56。另外，为了能够在光发射器的出接口正确的提取该AM指示信号，还需要对该AM指示信号进行标识，其中，标识后的AM指示信号将携带在第一数据流中继续进行传输。当检测到第一数据流从FIFO电路16输出，即传输至DAC 17后，会通过AM提取模块53根据前述标识，从上述检测AM指示信号1的通道中提取第一数据流中携带的AM指示信号2，并将检测出的AM指示信号2发送给TX时延测量模块56。这样，TX时延测量模块56通过采用高精度的鉴相算法，测量AM指示信号1和AM指示信号2之间的相位差，即可确定出第一数据流在路径B中的时延。其中，测量精度取决于鉴相算法的精度，通常情况下，测量出的时延的精度可以达到百ps级。

其中，上述的AM指示信号1和AM指示信号2为同一个AM指示信号。

示例性的，在确定出第一数据流在路径B中的时延后，通过获取路径A和路径C的时延，并将路径A、路径C和路径B各自的时延相加，即可得到第一数据流在光发射器中传输的时延。

另外，值得注意的是，为了提高时延确定的准确性，在通道进行对齐处理，并从多个通道中选择其中的一个通道来提取AM指示信号时，可以选择第一数据流最晚到达通道对齐模块的那一个通道，来提取AM指示信号。

本领域技术人员可以理解，第一数据流在第一光模块光模块的光接收器中的传输时延，可以是路径D、路径E和路径F各自的时延相加后得到的值。其中，路径D和路径F的时延与光发射器中路径C和路径A的时延类似，可以是预先设定的设计值，也可以为通过仿真得出的仿真值，当然，还可以是一个默认值。对于路径E的时延，与发送方向的路径B的时延的确定方式类似，即在第一数据流传输至第一电路时，AM检测模块54提取第一数据流携带的AM指示信号3，并在第一数据流传输至第二电路时，AM提取模块提取第一数据流携带的AM指示信号4，RX时延测量模块57通过测量AM指示信号3和AM指示信号4的相位差，即可确定出路径E的时延。其中，第一电路可以为FIFO电路，第二电路可以为串行/并行电路18。对于通道的选择过程以及AM指示信号的提取过程，可以参照光发射器中的描述，此处不再赘述。

进一步地，考虑到芯片实现的差异，在灰光光模块不具备测量路径B和路径E的时延的功能时，路径B和路径E的时延也可以为预先设定的设计值，或者为通过仿真得出的仿真值，当然，还可以是一个默认值。另外，由于路径B和路径E的实际时延在每次第一光模块的链路建立成功以及时钟状态出现变化后均会发生变化，因此，预先设定的设计值、仿真值或者默认值将不够精确。为了解决这一问题，在实际应用中，以预先设定的设计值为例，可以计算设计值的平均值，并将平均值作为路径B和路径E的时延，或者确定最小的设计值和最大的设计值，并将确定出的最小的设计值和最大的设计值均作为路径B和路径E的时延，以将这两个值均上报给接口芯片。对于仿真值和默认值的确定方式，与设计值的确定方式类似，此处不再赘述。

继续参照图6所示，第一光模块为彩光光模块时，由于彩光光模块内部有成帧器(Framer)和FEC等开销处理电路，开销增删处理会改变原始数据流的结构，导致增加开销(发送端)和删除开销(接收端)过程中每比特数据的处理时延均不相同。由于第一光模块接收的每比特数据都有可能是PTP报文打戳信号，这种时延的不固定使得无法单独测量第一光模块作为发送端时的时延，或者第一光模块作为接收端时的时延。然而，本领域技术人员可以理解的是，发送端数据映射引入的时延变化和接收端数据解映射引入的时延变化是相反过程，也就是说，同一比特数据在发送端和接收端处理时延之和是固定的。基于此，本申请实施例中可以采用第一光模块和第二光模块配对来测量时延。

其中，第一光模块为第一网络设备中的彩光光模块，第二光模块为第二网络设备中的彩光光模块，第一光模块包括光发射器和第一光接收器，第一光模块通过光发射器接收第一数据流，其中，第一数据流在光发射器中传输的时延为第二时延，然后第一光模块通过光发射器向第二网络设备中的第二光模块的第二光接收器发送该第一数据流，该第一数据流在第二光接收器中传输的时延为第三时延；其中，第二时延和第三时延相加所得的和为前述的第一时延；第一光模块通过第一光接收器接收第二网络设备发送的第二数据流，该第二数据流携带指示信息；相应的，第一光模块确定第一时延时，可以根据该第二数据流中携带的指示信息进行确定。

具体的，图8为彩光光模块中oDSP芯片的结构示意图，如图8所示，第一光模块67为第一网络设备中的彩光光模块，第一光模块包括光发射器210和光接收器220，其中，第一光模块67通过光发射器210接收到第一数据流后，会通过光发射器210向第二网络设备中的第二光模块96的第二光接收器230发送该第一数据流。这样，可以根据该第一数据流，测量出第一数据流在第一光模块67的光发射器210中传输的第二时延和第一数据流在第二光模块96的第二光接收器230中传输的第三时延。

其中，第二光模块96中包括光发射器240和光接收器230，其中，光发射器240中包括oDSP芯片97和ITLA 82，光接收器230中包括oDSP芯片95和和双滤光片切换器70。ITLA 82和双滤光片切换器70连接光纤。

其中，oDSP芯片97中包括有依次连接的串行/并行电路(serializing/deserializing circuitry；Serdes)93、通道对齐电路91、FIFO电路90、映射电路89、FIFO电路88、前向纠错FEC电路87、DSP电路86、FIFO电路85和DAC 83。oDSP芯片95中包括有依次连接的ADC 71、FIFO电路73、DSP电路74、FEC电路75、FIFO电路76、解映射电路77、FIFO电路78、通道分发电路79和串行/并行电路(Serdes)81。

示例性的，映射电路89可以通过成帧器(Framer)或者比特交织(BitMux)电路实现。类似的，解映射电路77可以通过解帧器(DeFramer)或者比特解交织(BitDeMux)电路实现。

可以理解的是，参考图8所示，由于第一光模块中发射器210包括有不同的处理电路，因此，上述第二时延可以为发射器210中不同的处理电路在对第一数据流进行处理的过程中引起的时延。同样的，第二光模块中光接收器230也包括有不同的处理电路，因此，上述第三时延可以为光接收器230中不同的处理电路在对第一数据流进行处理的过程中引起的时延。

具体的，如图8所示，上述第二时延可以为第一数据流从光发射器210的入接口传输到光发射器210的出接口的时延，也可以为光发射器210中包括的至少一个处理电路在对第一数据流进行处理时所引起的时延，当然，也可以为光发射器210中包括的至少一个处理电路在对第一数据流进行处理时所引起的时延与默认值或者设计值相加所得到的和。举例来说，该第二时延可以为第一数据流从串行/并行电路31传输至TOSA模块49的时延，也可以为oDSP芯片190中的各处理电路在对第一数据流进行处理时所引起的时延，也可以为oDSP芯片190中的通道对齐电路32、FIFO电路33、映射电路34、FIFO电路35、FEC电路36、DSP电路37、FIFO电路38对第一数据流进行处理时所引起的时延，与默认值或者设计值相加所得到的和。

上述第三时延可以为第一数据流从第二光接收器230的入接口传输到第二光接收器230的出接口的时延，也可以为第二光接收器230中包括的至少一个处理电路在对第一数据流进行处理时所引起的时延，当然，也可以为第二光接收器230中包括的至少一个处理电路在对第一数据流进行处理时所引起的时延与默认值或者设计值相加所得到的和。举例来说，该第三时延可以为第一数据流从双滤光片切换器70传输至串行/并行电路81的时延，也可以为oDSP芯片95中的各处理电路在对第一数据流进行处理时所引起的时延，也可以为oDSP芯片95中的DAC71、FIFO电路73、DSP电路74、FEC电路75、FIFO电路76、解映射电路77、FIFO电路78和通道分发电路79对第一数据流进行处理时所引起的时延，与默认值或者设计值相加所得到的和。

与灰光光模块类似，由于第一光模块和第二光模块中的oDSP芯片的时延存在不对称性和不确定性，故在实际应用中，在计算第一光模块和第二光模块的时延时，通常只需要确定第一光模块和第二光模块中的oDSP芯片对应的时延即可。

下面，将详细介绍第一数据流在第一光模块中的oDSP芯片中的时延和第一数据流在第二光模块中的oDSP芯片中的时延。

具体的，第一数据流在第一光模块中传输时，第一光模块在第一数据流传输至第一电路时，提取第一数据流中携带的第一指示信号，并在第一数据流传输至第二电路时，提取第一数据流中携带的第二指示信号，然后可以根据第一指示信号和第二指示信号，确定第一数据流在第一光模块67中光发射器210中传输的第二时延。

进一步的，第一数据流在第二光模块中传输时，第二光模块在第一数据流传输至第三电路时，提取第一数据流中携带的第三指示信号，并在第一数据流传输至第四电路时，提取第一数据流中携带的第四指示信号，然后可以根据第三指示信号和第四指示信号，确定第一数据流在第二光模块96中第二光接收器230中传输的第三时延。

其中，第一电路和第二电路可以为oDSP芯片190中的任意两个不同的电路，如第一电路可以为图8中所示的通道对齐电路32、第二电路可以为FIFO电路38，此时，根据第一指示信号和第二指示信号之间的相位差，可以确定出第一数据流从通道对齐电路32传输至FIFO电路38的时延，对于其他电路的时延，可以采用默认值或者设计值。或者，第一电路也可以为FIFO电路33、第二电路也可以为FIFO电路38等，此时，根据第一指示信号和第二指示信号之间的相位差，可以确定出第一数据流从FIFO电路33传输至FIFO电路38的时延，同样的，对于其他电路的时延，可以采用默认值或者设计值。

类似的，第三电路和第四电路可以为oDSP芯片95中的任意两个不同的电路，如第三电路可以为图8中所示的FIFO电路73、第四电路可以为串行/并行电路81，此时，根据第一指示信号和第二指示信号之间的相位差，可以确定出第一数据流从FIFO电路73传输至串行/并行电路81的时延，对于其他电路的时延，可以采用默认值或者设计值。或者，第三电路也可以为信号处理电路74、第四电路也可以为串行/并行电路81等，此时，根据第一指示信号和第二指示信号之间的相位差，可以确定出第一数据流从信号处理电路74传输至串行/并行电路81的时延，同样的，对于其他电路的时延，可以采用默认值或者设计值。

继续参照图8所示，以第一光模块67向第二光模块96发送第一数据流的发送方向为例，第一光模块67中的路径A1和路径C1的时延，以及第二光模块96中的路径D2和路径F2的时延与灰光光模块中的Serdes11和DAC17、或者Serdes18和ADC 24对应的时延类似，可以为预先设定的设计值，也可以为通过仿真得出的仿真值，当然，还可以是一个默认值。因此，在测量第一数据流在第一光模块67的光发射器210的第二时延时，只需要测量路径B1对应的时延，在测量第一数据流在第二光模块96的第二光接收器230的第三时延时，只需要测量路径E2对应的时延即可。

具体的，在测量路径B1对应的时延时，以第一电路为通道对齐电路32、第二电路为DAC 39，第一指示信号为AM指示信号，第二指示信号为DSP帧头指示信号为例进行说明。如图8所示，第一数据流通过多个通道到达第一光模块67中的通道对齐电路32，通道对齐电路32对多个通道中的第一数据流进行通道对齐处理后，通道选择模块64将从多个通道中选择其中的一个通道，AM检测模块60在第一数据流传输至通道对齐电路32时，从选择的通道中检测第一数据流中携带的AM指示信号1，并将检测出的AM指示信号1发送给TX时延测量模块65。另外，为了能够在第二光模块96的第二接收器230的出接口正确的提取该AM指示信号，还需要对该AM指示信号进行标识，其中，标识后的AM指示信号将携带在第一数据流中继续进行传输。在第一光模块67的光发射器210的出接口会周期性的提取DSP帧头指示信号1，如在第一数据流传输至DAC 39后，会通过DSP帧头提取模块61提取第一数据流中携带的DSP帧头指示信号1，并将提取出的DSP帧头指示信号1发送给TX时延测量模块65，这样，TX时延测量模块65通过采用高精度的鉴相算法，测量AM指示信号1和DSP帧头指示信号1之间的相位差，即可确定出第一数据流在路径B1中的时延。其中，测量精度取决于鉴相算法的精度，通常情况下，测量出的时延的精度可以达到百ps级。

值得注意的是，由于AM指示信号的周期与DSP帧头指示信号的周期不相同，因此，AM指示信号和DSP帧头指示信号之间没有固定的相位关系，为便于配对测量，需要从AM指示信号和DSP帧头指示信号中选择相邻的两个信号进行测量。举例来说，若AM指示信号的周期为3ms，DSP帧头指示信号的周期为1.2ms，则第一数据流中有可能在出现两个DSP帧头指示信号后，才会出现一个AM指示信号，此时，可以选择AM指示信号，以及与AM指示信号相邻的DSP帧头指示信号进行测量，如可以选择AM指示信号，以及第二个DSP帧头指示信号，并测量这两个信号之间的相位差。

另外，为了能够在第二光模块96的第二光接收器230的入接口正确的提取该DSP帧头指示信号，还需要在该DSP帧头信号中添加标识信息，并将添加了标识信息的第一数据流通过光纤发送给第二光模块96。

同样的，在测量路径E2对应的时延时，以第三电路为FIFO电路73、第四电路为串行/并行电路81，第三指示信号为DSP帧头指示信号，第四指示信号为AM指示信号为例进行说明。如图8所示，第一光模块67通过光发射器210将第一数据流发送给第二光模块96的第二光接收器230后，第一数据流通过第二光模块96中的ADC 71，并传输至FIFO电路73后，将根据第一光模块67的光发射器210中对DSP帧头指示信号所添加的标识信息，通过DSP帧头预检测模块72提取DSP帧头指示信号2，并将提取出的DSP帧头指示信号2发送给RX时延测量模块94。此时，第一数据流将继续进行传输，在检测到第一数据流传输至串行/并行电路81后，会通过AM提取模块80根据第一光模块67的光发射器210中对AM所添加的标识信息，从通道中提取第一数据流中携带的AM指示信号2，并将提取出的AM指示信号2发送给RX时延测量模块94，这样，RX时延测量模块94通过采用高精度的鉴相算法，测量DSP帧头指示信号2和AM指示信号2之间的相位差，即可确定出第一数据流在路径E2中的时延。其中，测量精度取决于鉴相算法的精度，通常情况下，测量出的时延的精度可以达到百ps级。

其中，上述的AM指示信号1和AM指示信号2为同一个AM指示信号，DSP帧头指示信号1和DSP帧头指示信号2为同一个指示信号。

另外，第二指示信息和第四指示信息也可以采用其他便于识别的数据标识，如在第一数据流中新***一个标识符等，对于第二指示信息和第四指示信息的具体形式，本申请实施例在此不做限制。

示例性的，在确定出第一数据流在路径B1中的时延后，通过获取路径A1和路径C1的时延，并将路径A1、路径C1和路径B1各自的时延相加，即可得到第一数据流在第一光模块的光发射器中传输的第二时延。

示例性的，在确定出第一数据流在路径E2中的时延后，通过获取路径D2和路径F2的时延，并将路径D2、路径E2和路径F2各自的时延相加，即可得到第一数据流在第二光模块的第二光接收器中传输的第三时延。

需要进行说明的是，第一光模块在确定出第一数据流在光发射器210中的第二时延后，会将该第二时延携带在第一数据流中发送给第二光模块96的第二接收器230，第二光模块在确定出第一数据流在第二接收器230中的第三时延后，将得到的第二时延和第三时延相加所得的和，确定为第一时延。

在一种可能的实现方式中，第二光模块的第二光接收器230在确定出第一时延后，向第一光模块67的第一光接收器220发送第二数据流，该第二数据流中携带有指示信息，这样，第一光模块可以根据该指示信息，确定出第一时延。在一种可能的实现方式中，该指示信息中包括有第一时延，第一光模块67在通过第一光接收器220接收到第二数据流中的指示信息后，即可直接确定出第一时延。

值得注意的是，与灰光光模块类似，若彩光光模块不具备测量路径B1和路径E2的时延的功能时，路径B1和路径E2的时延也可以为预先设定的设计值，或者为通过仿真得出的仿真值，当然，还可以是一个默认值。

本领域技术人员可以理解，第二光模块96通过光发射器240向第一光模块67的第一光接收器220发送第一数据流时，第一时延可以为第一数据流在第二光模块96的光发射器240的传输时延，与第一数据流在第一光模块67的第一光接收器220中的传输时延的和。其中，第一数据流在第二光模块96的光发射器240的传输时延为路径A2、路径B2和路径C2各自对应的时延的加和，第一数据流在第一光模块67的第一光接收器220中的时延为路径D1、路径E1和路径F1各自对应的时延的加和。其中，路径A2、路径C2、路径D1和路径F1各自的时延，与前述的路径A1、路径C1、路径D2和路径F2的时延类似，可以是预先设定的设计值，也可以为通过仿真得出的仿真值，当然，还可以是一个默认值。对于第二光模块96的光发射器240中的路径B2和第一光模块67的第一光接收器220中的路径E1的时延，与前述的第一光模块67的光发射器210中的路径B1和第二光模块96的第二光接收器230中的路径E2的时延的确定方式类似，此处不再赘述。

步骤202、第一光模块向接口芯片发送第一时延。

在本实施例中，由于第一光模块中定义有时延上报寄存器访问接口，因此，第一光模块在确定出第一时延后，将通过第一光模块的时延上报寄存器访问接口，向接口芯片发送该第一时延，以使接口芯片将该第一时延补偿到记录时戳中，这样，MDI层记录的时戳中包括了报文在光模块中传输的时延，使得MDI层记录的时间戳更准确，由此可以使主从时钟时间同步精度更高，从而可以进一步提高网络设备的时钟精度。

在一种可能的实现方式中，接口芯片包括PHY芯片和MAC芯片中的至少一个。

在一种可能的实现方式中，第一光模块的时延上报寄存器访问接口可以按照下表中的方式进行定义：

其中，接口位宽用于表示接口信号的比特数。对于不支持时延上报的光模块来说，时延上报寄存器访问接口的上报值为固定值0。对于支持时延上报的光模块，又可以划分为不支持时延测量的光模块和支持时延测量的光模块两种类型，对于不支持时延测量的光模块，其上报的第一时延为oDSP芯片的设计值，对于支持时延测量的光模块，其上报的第一时延为通过指示信息得到的测量值。

进一步地，若第一光模块为灰光光模块，则第一光模块在确定出第一时延后，即可根据上述定义的接口向接口芯片上报该第一时延。接口芯片在接收到第一时延后，可以将该第一时延以及报文在MAC层或PHY层中传输的时延共同补偿到MAC层或PHY层记录的时戳中，这样，可以大大降低光模块引入的不对称误差，使得MDI层记录的时间戳更准确，由此可以使主从时钟时间同步精度更高，从而可以进一步提高网络设备的时钟精度。。

若第一光模块为彩光光模块，该第一时延为第一数据流在第一光模块的光发射器中传输的时延和第一数据流在第二光模块的第二光接收器中传输的时延的加和。在一种实现方式中，若第二光模块通过第二数据流将测量出的第一时延发送给第一光模块，则第一光模块可以通过第一光模块中定义的时延上报寄存器访问接口向接口芯片上报该第一时延。此时，第二光模块可以通过第二光模块中定义的时延上报寄存器访问接口向接口芯片上报该第一时延，也可以上报0、或上报特殊标识符，当然，第二光模块也可以什么都不上报。

在另一种实现方式中，若第二光模块通过第二光模块中定义的时延上报寄存器访问接口向接口芯片上报该第一时延，此时，第一光模块可以通过第一光模块中定义的时延上报寄存器访问接口向接口芯片上报该第一时延，也可以上报0，或上报特殊标识符，当然，第一光模块也可以什么都不上报。

在又一种实现方式中，第一光模块和第二光模块可以按照预设的规则，将第一时延分为两部分，其中，第一部分由第一光模块通过第一光模块中定义的时延上报寄存器访问接口向接口芯片上报，第二部分由第二光模块通过第二光模块中定义的时延上报寄存器访问接口向接口芯片上报。

本申请实施例提供的通信方法，第一光模块在确定出第一时延后，将向接口芯片发送确定出的第一时延。由于在第一光模块中定义了时延上报寄存器访问接口，这样，第一光模块可以通过该时延上报寄存器访问接口向MAC层或PHY层上报第一时延，以将该第一时延补偿到MAC层或PHY层记录的报文的时戳中，由此可以提高主从时钟时间同步的精度，从而可以进一步提高网络设备的时钟精度。

上文描述了本申请实施例提供的通信方法，下文将描述本申请实施例提供的光模块。

本申请实施例提供的光模块，用作第一光模块，可以用于执行上述方法实施例中第一光模块相关的动作，该光模块包括：处理器101。

处理器101，用于确定第一时延；

所述处理器101，还用于向接口芯片发送所述第一时延。

本申请实施例提供的光模块，在确定出第一时延后，将向接口芯片发送确定出的第一时延。由于在光模块中定义了时延上报寄存器访问接口，这样，光模块可以通过该时延上报寄存器访问接口向MAC层或PHY层上报第一时延，可以将该第一时延补偿到MAC层或PHY层记录的报文的时戳中，由此可以提高主从时钟时间同步的精度，从而可以进一步提高网络设备的时钟精度。

图9为本申请实施例提供的一种光模块的结构示意图，参见图9，所述第一光模块10为灰光光模块，该第一光模块10包括：光发射器102，所述光发射器102包括所述处理器101、入接口1021和出接口1022，其中：

所述光发射器102用于通过所述入接口1021接收第一数据流；

所述光发射器102还用于通过所述出接口1022向第二网络设备发送所述第一数据流；

所述处理器101，还用于确定所述第一数据流在所述光发射器102中传输的时延为所述第一时延。

图10为本申请实施例提供的另一种光模块的结构示意图，参见图10，所述第一光模块20为第一网络设备中的彩光光模块，该第一光模块20包括：光发射器103和第一光接收器104，所述第一光接收器104包括所述处理器101，其中：

所述光发射器103用于接收第一数据流，所述第一数据流在所述光发射器103中传输的时延为第二时延；

所述光发射器103还用于向第二网络设备中的第二光模块的所述第二光接收器发送所述第一数据流，所述第一数据流在所述第二光接收器中传输的时延为第三时延；

其中，所述第二时延和所述第三时延相加所得的和为所述第一时延；

所述第一光接收器104用于接收所述第二网络设备发送的第二数据流，所述第二数据流携带指示信息；

所述处理器101具体用于根据所述指示信息，确定所述第一时延。

作为一个实施例，所述指示信息中包括所述第一时延。

作为一个实施例，所述光模块不支持时延测量时，所述第一时延为设计值。

图11为本申请实施例提供的又一种光模块的结构示意图，参见图11，在图10所示实施例的基础上，所述光发射器103包括第一电路1031和第二电路1302，所述处理器101，还用于：

在所述第一数据流传输至所述第一电路时，提取所述第一数据流中携带的第一指示信号；

在所述第一数据流传输至第二电路时，提取所述第一数据流中携带的第二指示信号；

根据所述第一指示信号和所述第二指示信号，确定所述第一时延。

作为一个实施例，所述处理器101，还用于：

测量所述第一指示信号和所述第二指示信号之间的相位差；

根据所述相位差确定所述第一时延；

其中，所述第一指示信号和所述第二指示信号均为对齐标识AM指示信号，或者，所述第一指示信号为AM指示信号，所述第二指示信号为数字信号处理DSP帧头信号。

作为一个实施例，所述接口芯片包括物理层PHY芯片和媒质接入控制层MAC芯片中的至少一个。

其中，上述的处理器101可以为是被配置成实施以上方法的一个或多个集成电路，例如：oDSP，或，一个或多个特定集成电路(application specific integrated circuit，ASIC)，或，一个或多个微处理器(digital singnal processor，DSP)，或，一个或者多个现场可编程门阵列(field programmable gate array，FPGA)等。再如，该处理器还可以是中央处理器(central processing unit，CPU)或其它可以调用程序的处理器。

本申请实施例提供的光模块，可以执行上述对应的方法实施例，其实现原理和技术效果类似，在此不再赘述。

本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时可以实现上述方法实施例提供的通信方法中与第一光模块相关的流程。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请实施例的范围。

此外，本申请实施例的各个方面或特征可以实现成方法、装置或使用标准编程和/或工程技术的制品。本申请中使用的术语“制品”涵盖可从任何计算机可读器件、载体或介质访问的计算机程序。例如，计算机可读介质可以包括，但不限于:磁存储器件(例如，硬盘、软盘或磁带等)，光盘(例如，压缩盘(compact disc，CD)、数字通用盘(digital versatiledisc，DVD)等)，智能卡和闪存器件(例如，可擦写可编程只读存储器(erasableprogrammable read-only memory，EPROM)、卡、棒或钥匙驱动器等)。另外，本文描述的各种存储介质可代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语“机器可读介质”可包括但不限于，无线信道和能够存储、包含和/或承载指令和/或数据的各种其它介质。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。

应理解，在本申请实施例的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者接入网设备等)执行本申请实施例各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (12)

1.一种通信方法，其特征在于，包括：

第一光模块确定第一时延；

所述第一光模块向接口芯片发送所述第一时延。

2.根据权利要求1所述的方法，其特征在于，所述第一光模块为灰光光模块，所述第一光模块包括光发射器，所述光发射器包括入接口和出接口，所述第一光模块确定第一时延，包括：

所述第一光模块通过所述入接口接收第一数据流；

所述第一光模块通过所述出接口向第二网络设备发送所述第一数据流；

所述第一光模块确定所述第一数据流在所述光发射器中传输的时延为所述第一时延。

3.根据权利要求1所述的方法，其特征在于，所述第一光模块为第一网络设备中的彩光光模块，所述第一光模块包括光发射器和第一光接收器；

所述第一光模块确定第一时延之前，所述方法还包括：

所述第一光模块通过所述光发射器接收第一数据流，所述第一数据流在所述光发射器中传输的时延为第二时延；

所述第一光模块通过所述光发射器向第二网络设备中的第二光模块的第二光接收器发送所述第一数据流，所述第一数据流在所述第二光接收器中传输的时延为第三时延；

其中，所述第二时延和所述第三时延相加所得的和为所述第一时延；

所述第一光模块通过所述第一光接收器接收所述第二网络设备发送的第二数据流，所述第二数据流携带指示信息；

所述第一光模块确定第一时延，包括：

所述第一光模块根据所述指示信息，确定所述第一时延。

4.根据权利要求2或3所述的方法，其特征在于，所述第一光模块包括第一电路和第二电路，所述方法还包括：

所述第一光模块在所述第一数据流传输至所述第一电路时，提取所述第一数据流中携带的第一指示信号；

所述第一光模块在所述第一数据流传输至所述第二电路时，提取所述第一数据流中携带的第二指示信号；

所述第一光模块根据所述第一指示信号和所述第二指示信号，确定所述第一时延。

5.根据权利要求4所述的方法，其特征在于，所述根据所述第一指示信号和所述第二指示信号，确定所述第一时延，包括：

测量所述第一指示信号和所述第二指示信号之间的相位差；

根据所述相位差确定所述第一时延；

其中，所述第一指示信号和所述第二指示信号均为对齐标识AM指示信号，或者，所述第一指示信号为AM指示信号，所述第二指示信号为数字信号处理DSP帧头信号。

6.根据权利要求1-5任一项所述的方法，其特征在于，所述接口芯片包括物理层PHY芯片和媒质接入控制层MAC芯片中的至少一个。

7.一种光模块，用作第一光模块，其特征在于，包括：

处理器，用于确定第一时延；

所述处理器，还用于向接口芯片发送所述第一时延。

8.根据权利要求7所述的光模块，其特征在于，所述第一光模块为灰光光模块，所述第一光模块包括光发射器，所述光发射器包括所述处理器、入接口和出接口，其中：

所述光发射器，用于通过所述入接口接收第一数据流；

所述光发射器，还用于通过所述出接口向第二网络设备发送所述第一数据流；

所述处理器，还用于确定所述第一数据流在所述光发射器中传输的时延为所述第一时延。

9.根据权利要求7所述的光模块，其特征在于，所述第一光模块为第一网络设备中的彩光光模块，所述第一光模块包括光发射器和第一光接收器，所述第一光接收器包括所述处理器；

所述光发射器，用于接收第一数据流，所述第一数据流在所述光发射器中传输的时延为第二时延；

所述光发射器，还用于向第二网络设备中的第二光模块的所述第二光接收器发送所述第一数据流，所述第一数据流在所述第二光接收器中传输的时延为第三时延；

其中，所述第二时延和所述第三时延相加所得的和为所述第一时延；

所述第一光接收器，用于接收所述第二网络设备发送的第二数据流，所述第二数据流携带指示信息；

所述处理器，具体用于根据所述指示信息，确定所述第一时延。

10.根据权利要求8或9所述的光模块，其特征在于，所述光发射器包括第一电路和第二电路；所述处理器，还用于：

在所述第一数据流传输至所述第一电路时，提取所述第一数据流中携带的第一指示信号；

在所述第一数据流传输至第二电路时，提取所述第一数据流中携带的第二指示信号；

根据所述第一指示信号和所述第二指示信号，确定所述第一时延。

11.根据权利要求10所述的光模块，其特征在于，所述处理器，还用于：

测量所述第一指示信号和所述第二指示信号之间的相位差；

根据所述相位差确定所述第一时延；

其中，所述第一指示信号和所述第二指示信号均为对齐标识AM指示信号，或者，所述第一指示信号为AM指示信号，所述第二指示信号为数字信号处理DSP帧头信号。

12.根据权利要求7-11任一项所述的光模块，其特征在于，所述接口芯片包括物理层PHY芯片和媒质接入控制层MAC芯片中的至少一个。

Images