CN111458938A - 显示装置和有源矩阵基板 - Google Patents

显示装置和有源矩阵基板 Download PDF

Info

Publication number
CN111458938A
CN111458938A CN202010040795.4A CN202010040795A CN111458938A CN 111458938 A CN111458938 A CN 111458938A CN 202010040795 A CN202010040795 A CN 202010040795A CN 111458938 A CN111458938 A CN 111458938A
Authority
CN
China
Prior art keywords
region
pixel
substrate
display device
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010040795.4A
Other languages
English (en)
Other versions
CN111458938B (zh
Inventor
森永润一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN111458938A publication Critical patent/CN111458938A/zh
Application granted granted Critical
Publication of CN111458938B publication Critical patent/CN111458938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种显示装置和有源矩阵基板，显示装置的有源矩阵基板和相对基板中的一方具备取向膜和多个间隔物，显示装置还具备包含多个栅极配线遮光部和多个源极配线遮光部的黑矩阵，多个像素区域包含相互相邻的第1像素区域和第2像素区域，位于第1像素区域和第2像素区域之间的第1源极配线在第1像素区域与第2像素区域之间具有第1扩宽部，当从基板的主面的法线方向观看时，第1扩宽部包含与黑矩阵重叠的重叠区域、以及与黑矩阵不重叠的非重叠区域，从1个间隔物以与该间隔物相同的宽度向第1方向侧延伸的间隔物阴影区域包含与黑矩阵重叠的第1区域及与黑矩阵不重叠的第2区域，第1扩宽部的非重叠区域是与间隔物阴影区域的第2区域的至少一部分重叠的。

Description

显示装置和有源矩阵基板
技术领域
本发明涉及显示装置和有源矩阵基板。
背景技术
具备按每一像素设置有开关元件的有源矩阵基板的显示装置已被广泛地应用。具备薄膜晶体管(ThinFilmTransistor：以下称为“TFT”)作为开关元件的有源矩阵基板被称为TFT基板。此外，在本说明书中，与显示装置的像素对应的TFT基板的部分有时也称为像素区域或者像素。另外，将在有源矩阵基板的各像素中作为开关元件设置的TFT称为“像素TFT”。
近年来，作为TFT的活性层的材料，提出了使用氧化物半导体来代替非晶硅或多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能够以高速动作。另外，氧化物半导体膜由比多晶硅膜更简便的工艺形成，因此也能够应用于需要大面积的装置。
液晶显示装置通过在有源矩阵基板与相对基板之间夹持液晶层而构成。在液晶层的有源矩阵基板侧和相对基板侧，分别以与液晶层接触的方式形成取向膜。取向膜限制液晶层中的液晶分子的初始取向(对液晶层没有施加电场的状态的液晶分子的取向)。取向膜被施加了规定液晶分子的初始取向方位轴的取向处理。作为代表性的取向处理，可举出摩擦处理和光取向处理。
另外，在有源矩阵基板与相对基板之间配置用于规定这些基板的间隔(单元间隙)的柱状的间隔物。在配置有间隔物的一方基板中，对以覆盖间隔物的方式形成的取向膜进行取向处理。因此，已知在取向膜中的间隔物上及其周边的区域中，取向限制力与其它区域相比会较低，可能发生液晶分子的取向不良。在本说明书中，将由于间隔物而可能发生取向不良的区域称为“取向不良区域”。例如在专利文献1中，提出了在具备被实施了光取向处理的取向膜的显示装置中，以使得间隔物所致的取向不良区域被黑矩阵遮光的方式来调整间隔物的位置和形状。
现有技术文献
专利文献
专利文献1：特开2015-4808号公报
发明内容
发明要解决的问题
本发明的发明人研究的结果是，根据取向处理方法的不同，有时难以使用黑矩阵充分地对间隔物所致的取向不良区域进行遮光。特别是，在对取向膜进行摩擦处理的情况下，难以既抑制像素开口率的降低，又抑制取向不良区域所致的漏光等缺陷。后面详细描述。
本发明的一实施方式的目的在于提供能够抑制由间隔物造成的显示特性的降低的显示装置或者有源矩阵基板。
用于解决问题的方案
本说明书公开了以下项目所记载的显示装置和有源矩阵基板。
[项目1]
一种显示装置，具有多个像素区域，具备有源矩阵基板、与上述有源矩阵基板相对的相对基板、以及配置在上述有源矩阵基板与上述相对基板之间的液晶层，在上述显示装置中，
上述有源矩阵基板具有：
基板；
多个像素TFT，其支撑于上述基板的主面，各自与上述多个像素区域中的1个像素区域对应设置；
多个栅极配线，其对上述多个像素TFT供应栅极信号；以及
多个源极配线，其对上述多个像素TFT供应源极信号，在与上述多个栅极配线交叉的方向上延伸，并且具有第1宽度，
上述有源矩阵基板和上述相对基板中的一方具备：
取向膜，其以与上述液晶层接触的方式配置，规定上述液晶层中的液晶分子的初始取向轴方位，并且在与上述初始取向轴方位平行的第1方向上被进行了摩擦处理；以及
多个间隔物，其配置在上述有源矩阵基板与上述相对基板之间，规定上述有源矩阵基板与上述相对基板的间隔，
上述显示装置还具备包含多个栅极配线遮光部和多个源极配线遮光部的黑矩阵，当从上述基板的上述主面的法线方向观看时，上述多个栅极配线遮光部各自与上述多个栅极配线中的对应的1个栅极配线平行地延伸，上述多个源极配线遮光部各自与上述多个源极配线中的对应的1个源极配线平行地延伸，
上述多个像素区域包含相互相邻的第1像素区域和第2像素区域，上述多个源极配线包含位于上述第1像素区域和上述第2像素区域之间的第1源极配线，
在上述第1像素区域与上述第2像素区域之间，
上述第1源极配线具有配置于上述多个间隔物中的1个间隔物的附近的、具有比上述第1宽度大的第2宽度的第1扩宽部，当从上述基板的上述主面的法线方向观看时，上述第1扩宽部包含与上述黑矩阵重叠的重叠区域、以及与上述黑矩阵不重叠的非重叠区域，
当从上述基板的上述主面的法线方向观看时，从上述1个间隔物以与上述1个间隔物相同的宽度向上述第1方向侧延伸的间隔物阴影区域包含与上述黑矩阵重叠的第1区域、以及与上述黑矩阵不重叠的第2区域，
上述第1扩宽部的上述非重叠区域是与上述间隔物阴影区域的上述第2区域的至少一部分重叠的。
[项目2]
在项目1所记载的显示装置中，
在上述第1像素区域与上述第2像素区域之间，上述第1源极配线与上述第1方向形成2°以上30°以下的角度。
[项目3]
在项目1或者2所记载的显示装置中，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部相对于上述第1源极配线的中心线是非对称的。
[项目4]
在项目1至3中的任意一项所记载的显示装置中，
当从上述基板的上述主面的法线方向观看时，上述第1源极配线的中心线横穿上述间隔物阴影区域而延伸，上述间隔物阴影区域中的位于上述中心线的第1侧的部分比位于第2侧的部分大。
[项目5]
在项目4所记载的显示装置中，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部中的位于上述中心线的上述第1侧的部分比位于上述第2侧的部分大。
[项目6]
在项目4或者5所记载的显示装置中，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部的上述非重叠区域仅位于上述第1源极配线的上述第1侧。
[项目7]
在项目4或者5所记载的显示装置中，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部的上述非重叠区域位于上述第1源极配线的两侧，上述非重叠区域中的位于上述第1源极配线的上述第1侧的第1部分比位于上述第1源极配线的上述第2侧的第2部分大。
[项目8]
在项目1至7中的任意一项所记载的显示装置中，
上述第1扩宽部与上述像素TFT的半导体层隔着绝缘层重叠，
在形成于上述绝缘层的接触孔内，上述第1扩宽部的一部分与上述半导体层的一部分接触。
[项目9]
在项目8所记载的显示装置中，
上述第1扩宽部包含：接触部分，其包含与上述半导体层接触的区域；以及扩张部分，其以比上述接触部分小的宽度从上述接触部分向上述第1方向侧延伸设置，
当从上述基板的上述主面的法线方向观看时，上述扩张部分的至少一部分与上述黑矩阵不重叠，并且与上述间隔物阴影区域重叠。
[项目10]
在项目1至9中的任意一项所记载的显示装置中，
上述多个像素区域还包含相互相邻的第3像素区域和第4像素区域，上述第3像素区域和上述第4像素区域中的至少1个像素区域与上述第1像素区域和上述第2像素区域不同，
上述多个源极配线包含位于上述第3像素区域和上述第4像素区域之间的第2源极配线，
在上述第3像素区域与上述第4像素区域之间，上述第2源极配线还具备具有比上述第1宽度大的宽度的第2扩宽部，
当从上述基板的上述主面的法线方向观看时，上述第2扩宽部的整体与上述黑矩阵重叠，或者上述第2扩宽部中的与上述黑矩阵不重叠的区域比上述第1扩宽部的上述非重叠区域小。
[项目11]
在项目10所记载的显示装置中，
在上述第2扩宽部的附近且上述第2扩宽部的与上述第1方向相反的一侧，未配置有间隔物，
上述第1扩宽部相对于上述第1源极配线的中心线是非对称的，
上述第2扩宽部相对于上述第2源极配线的中心线是对称的。
[项目12]
在项目10或者11所记载的显示装置中，
上述第1扩宽部具有在上述第1方向上延伸的边缘部，上述第2扩宽部具有与上述第2源极配线平行地延伸的边缘部。
[项目13]
在项目10至12中的任意一项所记载的显示装置中，
沿着上述第1方向的上述第1扩宽部的长度比沿着上述第1方向的上述第2扩宽部的长度大。
[项目14]
在项目1至13中的任意一项所记载的显示装置中，
上述像素TFT具有半导体层和配置于上述半导体层的上方的栅极电极。
[项目15]
在项目14所记载的显示装置中，
上述多个源极配线配置于上述像素TFT的半导体层的上述基板侧。
[项目16]
在项目15所记载的显示装置中，
上述像素TFT在上述半导体层的上述基板侧还具有其它栅极电极或者遮光膜，上述其它栅极电极或者上述遮光膜与上述多个源极配线由相同导电膜形成。
[项目17]
在项目1至13中的任意一项所记载的显示装置中，
上述像素TFT具有半导体层和配置于上述半导体层的上述基板侧的栅极电极。
[项目18]
在项目1至17中的任意一项所记载的显示装置中，
上述多个间隔物和上述取向膜设置于上述有源矩阵基板。
[项目19]
在项目1至17中的任意一项所记载的显示装置中，
上述多个间隔物和上述取向膜设置于上述相对基板。
[项目20]
在项目1至19中的任意一项所记载的显示装置中，
上述像素TFT具备具有沟道区域的氧化物半导体层。
[项目21]
在项目20所记载的显示装置中，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
[项目22]
在项目21所记载的显示装置中，
上述In-Ga-Zn-O系半导体包含结晶质部分。
[项目23]
一种有源矩阵基板，具有多个像素区域，
上述有源矩阵基板具备：
基板；
多个像素TFT，其支撑于上述基板的主面，各自与上述多个像素区域中的1个像素区域对应设置；
多个栅极配线，其对上述多个像素TFT供应栅极信号；
多个源极配线，其对上述多个像素TFT供应源极信号，在与上述多个栅极配线交叉的方向上延伸，并且具有第1宽度；
取向膜，其规定液晶分子的初始取向轴方位，并且在与上述初始取向轴方位平行的第1方向上被进行了摩擦处理；以及
多个间隔物，
上述多个像素区域包含相互相邻的第1像素区域和第2像素区域，上述多个源极配线包含位于上述第1像素区域和上述第2像素区域之间的第1源极配线，
在上述第1像素区域与上述第2像素区域之间，
上述第1源极配线具有配置于上述多个间隔物中的1个间隔物的附近的、具有比上述第1宽度大的第2宽度的第1扩宽部，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部相对于上述第1源极配线的中心线是非对称的，
上述第1扩宽部的一部分是与从上述1个间隔物以与上述1个间隔物相同的宽度向上述第1方向侧延伸的间隔物阴影区域重叠的。
[项目24]
在项目23所记载的有源矩阵基板中，
当从上述基板的上述主面的法线方向观看时，上述第1源极配线的上述中心线横穿上述间隔物阴影区域而延伸，上述间隔物阴影区域中的位于上述中心线的第1侧的部分比位于第2侧的部分大，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部中的位于上述中心线的上述第1侧的部分比位于上述第2侧的部分大。
[项目25]
在项目24所记载的有源矩阵基板中，
上述第1扩宽部与上述像素TFT的半导体层隔着绝缘层重叠，
在形成于上述绝缘层的接触孔内，上述第1扩宽部的一部分与上述半导体层的一部分接触，
上述第1扩宽部包含：接触部分，其包含与上述半导体层接触的区域；以及扩张部分，其以比上述接触部分小的宽度从上述接触部分向上述第1方向侧延伸设置，
上述扩张部分在上述中心线的上述第1侧比在上述第2侧大。
[项目26]
在项目24或者25所记载的有源矩阵基板中，
上述多个像素区域还包含相互相邻的第3像素区域和第4像素区域，上述第3像素区域和上述第4像素区域中的至少1个像素区域与上述第1像素区域和上述第2像素区域不同，
上述多个源极配线包含位于上述第3像素区域和上述第4像素区域之间的第2源极配线，
在上述第3像素区域与上述第4像素区域之间，上述第2源极配线还具备具有比上述第1宽度大的宽度的第2扩宽部，
在上述第2扩宽部的附近且上述第2扩宽部的与上述第1方向相反的一侧，未配置有间隔物，
上述第2扩宽部相对于上述第2源极配线的中心线是对称的。
发明效果
根据本发明的一实施方式，可提供能够抑制由间隔物造成的显示特性的降低的显示装置或者有源矩阵基板。
附图说明
图1是示出本发明的实施方式的显示装置1001的平面结构的一例的概略图。
图2A是用于说明间隔物SP、源极配线SL以及黑矩阵BM的配置关系的示意性放大俯视图。
图2B是用于说明间隔物SP、源极配线SL以及黑矩阵BM的配置关系的示意性放大俯视图。
图2C是用于说明间隔物SP、源极配线SL以及黑矩阵BM的配置关系的示意性放大俯视图。
图3A是例示显示装置1001的一部分的俯视图。
图3B是显示装置1001的示意性截面图。
图3C是示出显示装置1001的有源矩阵基板101的一部分的截面图。
图4是变形例1的显示装置1002的示意性截面图。
图5A是变形例2的显示装置1003的示意性俯视图。
图5B是显示装置1003的有源矩阵基板103的截面图。
图6是变形例3的显示装置1004的示意性俯视图。
图7是变形例4的显示装置1005的示意性俯视图。
图8是变形例5的显示装置1006的示意性俯视图。
图9是变形例5的显示装置1007的示意性俯视图。
图10是示出有源矩阵基板101的制造方法的一例的流程图。
图11A是用于说明间隔物所致的取向不良区域的示意性俯视图。
图11B是用于说明间隔物所致的取向不良区域的示意性俯视图。
具体实施方式
首先，参照附图说明本发明的发明人关于在使用被进行了摩擦处理的取向膜的情况下可能产生的取向不良区域所得到的见解。
图11A是用于说明间隔物所致的取向不良区域的俯视图。图11B是沿着图11A的XIIIb-XIIIb’线的示意性截面图。为了简化，省略了间隔物和取向膜以外的构成要素。
如图11B所示，在有源矩阵基板或者相对基板(以下简称为“基板”。)1中，以覆盖柱状的间隔物SP的方式形成有取向膜AL。取向膜AL具有反映了间隔物SP的形状的凸部。因此，在针对取向膜AL的摩擦处理中，在用摩擦布对取向膜AL沿规定的方向(称为“摩擦方向”或者“第1方向”。)d进行摩擦时，在凸部的第1方向d侧，摩擦布难以与取向膜AL接触。其结果是，如图11A所示，不仅在间隔物SP周边而且在从间隔物SP沿着第1方向d延伸的区域中，也可能产生取向限制力低的取向不良区域R1、R2。在本说明书中，将间隔物SP的周边的取向不良区域R1称为“第1取向不良区域”，将从间隔物SP沿着第1方向d延伸的取向不良区域R2称为“第2取向不良区域”。
第2取向不良区域R2可能产生于从间隔物SP以与间隔物SP相同的宽度W沿第1方向d延伸的间隔物阴影区域Rs的内部。间隔物SP的宽度(即间隔物阴影区域Rs的宽度)W是间隔物的在与第1方向d正交的方向上的最大宽度。间隔物阴影区域Rs的沿着第1方向d的长度Ls例如可以是间隔物SP的宽度W的1倍以上5倍以下、间隔物SP的高度的2倍以上15倍以下、或者像素的沿着第1方向d的长度的1/2以下。第2取向不良区域R2的沿着第1方向d的长度Ld是长度Ls以下。
在间隔物阴影区域Rs的内部，第2取向不良区域R2例如具有其与第1方向d正交的方向的宽度随着远离间隔物SP侧而变小的形状。在该例中，将第2取向不良区域R2以在间隔物SP侧具有底边的等腰三角形示意性地示出。此外，取向不良区域R2的形状、长度Ld等不仅根据间隔物SP的形状(高度、宽度W等)而变化，还根据摩擦处理的条件的不同而变化。
间隔物SP通常配置于由黑矩阵遮光的区域内，因此，第1取向不良区域R1也能由黑矩阵遮光。为了进一步改善由间隔物造成的显示特性，优选不仅对第1取向不良区域R1进行遮光，而且对第2取向不良区域R2也进行遮光。
然而，当以对第2取向不良区域R2进行遮光的方式设置黑矩阵时，黑矩阵宽度会变大(例如为宽度W以上)，像素开口率有可能大幅度降低。特别是，在第2取向不良区域R2以与源极配线SL交叉的方式延伸(即，摩擦方向d与源极配线SL交叉)的情况下，黑矩阵宽度会进一步增大。另外，在将间隔物SP设置于有源矩阵基板侧的情况下，若想要用形成于相对基板的黑矩阵对第2取向不良区域R2进行遮光，则需要考虑到基板的贴合精度而将黑矩阵宽度进一步扩大。
此外，上述的专利文献1提出了在使用通过光取向法进行了处理的取向膜的显示装置中，为了用黑矩阵对产生于间隔物周边的漏光区域进行遮光，调整间隔物的锥形角度等。然而，即使将该方法应用于使用被进行了摩擦处理的取向膜的显示装置，也可能无法充分地减少来自第2取向不良区域R2的漏光(参照专利文献1的比较例)。
本发明的发明人基于上述见解，发现了如下结构而想到了本申请发明：将源极配线的一部分特意配置于比黑矩阵所致的遮光区域靠外侧的位置，将该部分用于对间隔物所致的取向不良区域的遮光。根据本申请发明的实施方式，不仅能够抑制黑矩阵宽度的增大，而且能够抑制取向不良区域所致的显示特性的降低(显示质量或者显示的对比度的降低)。
(实施方式)
图1是示出本实施方式的液晶显示装置(以下简称为“显示装置”)1001的平面结构的一例的概略图。
显示装置1001具备有源矩阵基板101、与有源矩阵基板101相对的相对基板201、以及配置在有源矩阵基板101与相对基板201之间的液晶层(未图示)。另外，在有源矩阵基板101与相对基板201之间配置有用于规定单元间隙的多个间隔物(未图示)。
另外，显示装置1001具有显示区域DR和显示区域DR以外的区域(非显示区域或者边框区域)FR。显示区域DR包括按矩阵状排列的多个像素区域PIX。像素区域PIX(有时也简称为“像素”)是与显示装置的像素对应的区域。非显示区域FR是位于显示区域DR的周边且无助于显示的区域。
有源矩阵基板101在显示区域DR中具备：基板1、支撑于基板1的多个像素TFT20、多个像素电极PE、对像素TFT20供应栅极信号的多个栅极配线GL(1)～GL(j)(j为2以上的整数，以下统称为“栅极配线GL”)、对像素TFT20供应源极信号的多个源极配线SL(1)～SL(k)(k为2以上的整数、以下统称为“源极配线SL”)。各像素区域PIX例如由栅极配线GL和源极配线SL规定。
各像素TFT20和各像素电极PE是与多个像素区域PIX中的1个像素区域对应设置的。像素TFT20的栅极电极电连接到栅极配线GL中的1个栅极配线，源极电极电连接到源极配线SL中的1个源极配线。漏极电极与像素电极PE电连接。
源极配线SL在与栅极配线GL交叉的方向上延伸。在该例中，栅极配线GL在x方向上延伸，源极配线SL在与x方向正交的y方向上延伸。此外，在横向电场模式的液晶显示装置中，源极配线SL例如也可以交替地包含相对于y方向而向正方向(顺时针方向)倾斜了α°的部分和倾斜了-α°的部分，作为整体在y方向上延伸。
在非显示区域FR中能够设置驱动器等周边电路。在该例中，一体地(单片)设置有驱动栅极配线GL的栅极驱动器GD和分时驱动源极配线SL的SSD电路Sc。另外，也可以在有源矩阵基板101的非显示区域FR中安装有驱动器IC300。
在将有源矩阵基板101应用于FFS(Fringe Field Switching：边缘场开关)模式等横向电场模式的显示装置的情况下，在有源矩阵基板101中，对于多个像素PIX设置共用的电极(共用电极)CE。
另一方面，虽未图示，但相对基板201具备基板、彩色滤光片层以及被称为黑矩阵的遮光膜。黑矩阵例如可以是与源极配线SL和栅极配线GL对应的格子状。在将有源矩阵基板应用于纵向电场模式的显示装置的情况下，相对基板201还具备共用电极CE。
＜间隔物SP、源极配线SL以及黑矩阵BM的形状和配置＞
在本实施方式的显示装置1001中，源极配线SL具有在从基板的法线方向观看时与黑矩阵不重叠(即，配置于未被黑矩阵遮光的区域)的非重叠区域。利用该非重叠区域对由间隔物SP导致的第2取向不良区域R2(图11A)的一部分进行遮光。此外，在本说明书中，间隔物SP可以是主间隔物，也可以是子间隔物。或者，也可以包含主间隔物和子间隔物双方。
以下，参照附图说明本实施方式的间隔物SP、源极配线SL以及黑矩阵BM的形状和它们的配置关系。
图2A是示出显示装置1001的一部分的示意性俯视图，示出配置有间隔物SP的区域的附近。为了简化，适当地省略了像素电极等其它构成要素，以便了解源极配线SL、间隔物SP以及黑矩阵BM的配置关系。
在图2A中，示出源极配线SL1、栅极配线GL1、配置于它们的交叉部附近的间隔物SP、以及位于间隔物SP的周围的4个像素PIX(1)、PIX(2)、PIX(11)、PIX(12)。源极配线SL1是多个源极配线SL中的1个源极配线，栅极配线GL1是多个栅极配线GL中的1个栅极配线。像素PIX(1)、PIX(2)(有时称为“第1像素区域”、“第2像素区域”。)在栅极配线GL1的第1方向d侧隔着源极配线SL1相互相邻。像素PIX(11)、PIX(12)隔着栅极配线GL1与像素PIX(1)、PIX(2)相邻。
间隔物SP设置于有源矩阵基板或者相对基板。将在设置有间隔物SP的基板上形成的取向膜的摩擦处理的方向d称为“第1方向”。在该例中，第1方向d平行于与栅极配线GL1的延伸方向(x方向)正交的y方向，并且是从栅极配线GL1去往像素PIX(1)、PIX(2)侧的(在图2A中从上往下的)方向。
另外，源极配线SL1在像素PIX(1)与像素PIX(2)之间沿与y方向形成角度α的方向Z延伸。将源极配线SL1中的、位于像素PIX(1)与像素PIX(2)之间的部分所延伸的方向Z称为“第2方向”。虽未图示，但在源极配线SL1在像素PIX(1)与像素PIX(2)之间弯曲的情况下，源极配线SL1中的、位于间隔物SP的附近并且位于间隔物SP的第1方向d侧的部分所延伸的方向成为“第2方向”。在显示装置为横向电场模式的情况下，源极配线SL(第2方向Z)与第1方向d(在此与y方向平行)所形成的角度α可以是2°以上30°以下或者是5°以上15°以下。另一方面，在显示装置为纵向电场模式的情况下，第1方向d和源极配线SL(第2方向Z)也可以相互平行地(例如沿y方向)延伸。
黑矩阵BM与源极配线SL和栅极配线GL对应地配置成格子状。例如，黑矩阵BM包含多个栅极配线遮光部Bg和多个源极配线遮光部Bs。当从基板1的法线方向观看时，各栅极配线遮光部Bg与对应的1个栅极配线GL平行地延伸，各源极配线遮光部Bs与对应的1个源极配线SL平行地延伸。在此，将与栅极配线GL1对应的栅极配线遮光部Bg设为栅极配线遮光部Bg1，将与源极配线SL1对应的源极配线遮光部Bs设为源极配线遮光部Bs1。栅极配线遮光部Bg1的宽度wbg比栅极配线GL1的宽度wg大。源极配线遮光部Bs1的宽度wbs比源极配线SL1的宽度ws大。
间隔物SP以在从基板1的法线方向观看时与黑矩阵BM重叠的方式配置。即，在被黑矩阵BM遮光的区域内配置有间隔物SP。在该例中，在源极配线SL1与栅极配线GL1的交叉部的附近，以与栅极配线遮光部Bg1重叠的方式配置有间隔物SP。
如参照图1所说明的，在间隔物SP的周边可能产生第1取向不良区域R1(未图示)。另外，在间隔物SP的第1方向d侧可能产生沿第1方向d延伸的第2取向不良区域R2。第2取向不良区域R2形成于从间隔物SP以与间隔物SP相同的宽度向第1方向d侧延伸的间隔物阴影区域Rs的内部。
第1取向不良区域R1位于被黑矩阵BM遮光的区域内。另一方面，间隔物阴影区域Rs(即，可能产生第2取向不良区域R2的区域)的一部分未被黑矩阵BM遮光。即，间隔物阴影区域Rs在从基板1的法线方向观看时，包含与黑矩阵BM重叠的第1区域、以及与黑矩阵BM不重叠的第2区域。
在像素PIX(1)与像素PIX(2)之间，源极配线SL1具有第1扩宽部E1。第1扩宽部E1配置于间隔物SP的附近并且是配置于第1方向d侧。在本说明书中，“间隔物SP的附近”是指可能产生间隔物SP所致的取向不良的区域内。第1扩宽部E1例如以与间隔物阴影区域Rs(图11A)至少局部重叠的方式配置。第1扩宽部E1的宽度we比源极配线SL1的宽度ws大。此外，宽度we、ws是指与源极配线SL1正交的方向上的宽度。第1扩宽部E1的宽度we也可以比源极配线遮光部Bs1的宽度wbs大。
当从基板1的主面的法线方向观看时，第1扩宽部E1包含与黑矩阵BM重叠的重叠区域Ea、以及与黑矩阵BM不重叠的非重叠区域Eb。即，第1扩宽部E1的非重叠区域Eb超出了黑矩阵BM所致的遮光区域。第1扩宽部E1中的与黑矩阵BM不重叠的非重叠区域Eb的面积例如可以是第1扩宽部E1的面积的1/5以上3/5以下，优选是第1扩宽部E1的面积的1/3以上1/2以下。
第1扩宽部E1的非重叠区域Eb是与间隔物阴影区域Rs的至少一部分(即，间隔物阴影区域Rs中的与黑矩阵BM不重叠的第2区域的至少一部分)重叠的。
根据本实施方式，能够不仅使用黑矩阵BM还使用源极配线SL对作为可能形成第2取向不良区域R2的区域的间隔物阴影区域Rs进行遮光。通过用第1扩宽部E1对间隔物阴影区域Rs中的未被黑矩阵BM遮光的部分进行遮光，能够减少由间隔物SP造成的取向不良对显示特性的影响。因而，能够不将黑矩阵BM的宽度扩大地提高显示质量或显示的对比度。
作为一例，当间隔物SP的x方向的最大宽度W为10μm、高度为3μm时，第2取向不良区域R2例如成为底边：10μm、高度：30μm、面积：150μm2的等腰三角形。在像素区域PIX的x方向的间距为25μm、y方向的间距为75μm的情况下，可以是：源极配线SL的宽度例如是4μm，第1扩宽部E1例如是9.5μm×10.5μm的长方形(长边与y方向或者第2方向Z平行)。
在图2A所示的例子中，源极配线SL1相对于第1方向d是倾斜的，因此当从基板1的法线方向观看时，源极配线SL1的中心线m斜向(沿相对于第1方向d而倾斜的第2方向Z)横穿间隔物阴影区域Rs而延伸。间隔物阴影区域Rs中的位于中心线m的第1侧(在图示的例子中为右侧)的部分比位于第2侧(在图示的例子中为左侧)的部分大。即，在间隔物阴影区域Rs中，在中心线m的第1侧，更广泛地存在未被黑矩阵BM(源极配线遮光部Bs1)遮光的部分。
当从基板1的法线方向观看时，第1扩宽部E1相对于源极配线SL1的中心线m也可以是非对称的。例如，第1扩宽部E1中的位于中心线m的第1侧(在此为右侧)的部分也可以比位于第2侧(在此为左侧)的部分大。
另外，第1扩宽部E1中的与黑矩阵BM不重叠的非重叠区域Eb也可以配置于源极配线SL1(或者源极配线遮光部Bs1)的两侧。非重叠区域Eb中的位于源极配线遮光部Bs1的第1侧的第1部分Eb1的面积也可以比位于第2侧的第2部分Eb2的面积大。或者，非重叠区域Eb也可以仅配置于源极配线SL1(或者源极配线遮光部Bs1)的第1侧。
第1扩宽部E1例如也可以作为像素TFT20的源极电极发挥功能。在这种情况下，如后所述，也可以通过将像素TFT20的半导体层和源极配线SL1的第1扩宽部E1连接，从而构成源极接触部。
图2B和图2C是分别例示本实施方式的其它第1扩宽部E1的俯视图。
如图2B和图2C所示，第1扩宽部E1也可以不是矩形。例如，第1扩宽部E1也可以包含：具有源极接触部所需的尺寸的接触部分8C；以及从接触部分8C向第1方向d侧延伸设置的扩张部分8E。
在源极接触部中，例如第1扩宽部E1与像素TFT20的半导体层隔着绝缘层重叠，在形成于绝缘层的接触孔内，第1扩宽部E1与半导体层接触。在该构成中，接触部分8C是包含与半导体层接触的区域的部分(与接触孔重叠的部分)。
当从基板1的主面的法线方向观看时，扩张部分8E的至少一部分与黑矩阵BM不重叠，并且与间隔物阴影区域Rs重叠。即，扩张部分8E以能够对间隔物阴影区域Rs(第2取向不良区域R2)的一部分进行遮光的方式形成。
扩张部分8E可以从接触部分8C以比接触部分8C小的宽度沿第1方向d延伸。扩张部分8E的宽度也可以比接触孔的宽度小。扩张部分8E的宽度也可以是随着在第1方向d上远离接触部分8C而变小。
当将源极配线SL的第1侧的边缘部e1设为“第1边缘部”、将第2侧的边缘部e2设为“第2边缘部”时，扩张部分8E可以形成于源极配线SL的两个边缘部e1、e2(图2B)。或者，扩张部分8E也可以仅配置于源极配线SL的第1边缘部e1(图2C)。
第1扩宽部E1中的位于中心线m的第1侧的部分可以比位于第2侧的部分大。而且，扩张部分8E在中心线m的第1侧也可以比在第2侧大。此外，如图2C所示，接触部分8C本身也可以相对于中心线m是对称的。在这种情况下，通过设置扩张部分8E，能够形成相对于中心线m为非对称的第1扩宽部E1。
当从基板1的法线方向观看时，第1扩宽部E1的非重叠区域Eb中的、位于源极配线SL1的第1侧的第1部分Eb1的面积比位于源极配线SL1的第1侧的第2部分Eb2的面积大。另外，第1部分Eb1的沿着第1方向d的长度Le1也可以比第2部分Eb2的沿着第1方向d的长度Le2大。由此，不仅能够确保像素开口率，而且能够更可靠地对第2取向不良区域R2进行遮光。
虽未图示，但在本实施方式的显示装置1001中也可以是，在相互相邻的另2个像素区域(有时称为第3像素区域和第4像素区域。)之间，源极配线不具有第1扩宽部E1，其中，该另2个像素区域中的至少1个像素区域是与第1像素区域PIX(1)和第2像素区域PIX(2)不同的像素区域。例如可以是，在第3像素区域与第4像素区域之间，源极配线具备具有比源极配线的宽度ws大的宽度的第2扩宽部。第2扩宽部的尺寸或者形状可以不同于第1扩宽部。也可以是，当从基板1的法线方向观看时，第2扩宽部的整体与黑矩阵重叠，或者第2扩宽部中的与黑矩阵不重叠的区域比第1扩宽部E1的非重叠区域小。
以下，以FFS模式的显示装置为例更具体地说明本实施方式的显示装置的结构。此外，在以下的说明中，具有实质上相同的功能的构成要素用共同的附图标记示出，有时会省略说明。
(显示装置1001的结构)
图3A是例示本实施方式的显示装置1001的一部分的俯视图。图3B是沿着图3A的IIIb-IIIb’线的显示装置1001的示意性截面图。另外，图3C是示出有源矩阵基板101的一部分的截面图。在图3C中，沿着图3A的IIIc-IIIc’线示出像素TFT20的截面结构。
＜有源矩阵基板101＞
首先，具体地说明有源矩阵基板101的结构。
有源矩阵基板101具有：基板1、支撑于基板1的主面1S的多个像素TFT20、多个栅极配线GL、多个源极配线SL、共用电极CE、像素电极PE以及第1取向膜AL1。另外，在该例中，在有源矩阵基板101上配置有多个间隔物SP。第1取向膜AL1以覆盖间隔物SP的方式形成。
在有源矩阵基板101中，将形成于基板1的主面1S侧的多个导电层(典型地为金属层)从基板1侧起称为第1金属层M1、第2金属层M2以及第3金属层M3。另外，在FFS模式下，在有源矩阵基板101上形成至少两层的透明导电层。其中将位于基板1侧的层称为下部透明导电层T1，将形成于下部透明导电层T1之上的层称为上部透明导电层T2。在图3A～图3C所示的例子中，第1金属层M1包含源极配线SL，第2金属层M2包含栅极配线GL，第3金属层M3包含像素TFT20的漏极电极。下部透明导电层T1包含共用电极CE，上部透明导电层T2包含像素电极PE。
此外，在以下的说明中，有时在电极或者配线的附图标记之后通过加上括号来示出形成有该电极或者配线的金属层或者透明导电层。例如，有时针对形成于第1金属层M1内的电极或者配线在其附图标记之后附上“(M1)”。
有源矩阵基板101具有按二维排列的多个像素区域PIX。各像素区域PIX例如是被源极配线SL和栅极配线GL包围的区域，在x方向和y方向上按二维排列。y方向是与x方向交叉的方向，例如是与x方向正交的方向。
栅极配线GL在x方向上延伸。另外，源极配线SL相对于y方向而向正方向(顺时针方向)和负方向(逆时针方向)以规定的角度α交替地倾斜，并且作为整体在y方向上延伸。在该例中，源极配线SL按每一像素区域PIX向不同的方向倾斜。此外，源极配线SL有时也在像素区域PIX内具有其倾斜方向发生变化的点(弯曲点)。
在此，也与图2A同样地，使用隔着源极配线SL相互相邻的2个像素PIX(1)、PIX(2)以及与像素PIX(1)、PIX(2)隔着栅极配线GL相邻的像素PIX(11)、PIX(12)进行说明。第1方向d是第1取向膜AL1的摩擦方向。第1方向d例如是与y方向平行、并且从上往下(即从像素区域PIX(11)、PIX(12)去往像素区域PIX(1)、PIX(2)侧)的方向。第2方向Z是像素PIX(1)与像素PIX(2)之间的源极配线SL所延伸的方向。第2方向Z例如相对于y方向而向正方向倾斜了角度α。如上所述，角度α例如是2°以上30°以下。
如参照图2A在前面描述的，源极配线SL在像素区域PIX(1)与像素区域PIX(2)之间具有第1扩宽部E1。当从基板1的主面1S的法线方向观看时，第1扩宽部E1中的与黑矩阵BM不重叠的非重叠区域的至少一部分是与从间隔物SP沿着第1方向d延伸的间隔物阴影区域Rs(未图示)重叠的。也可以是，非重叠区域的所有部分与间隔物阴影区域Rs重叠。由此，能够用第1扩宽部E1对间隔物SP所致的取向不良区域中的、未被黑矩阵BM遮光的部分进行遮光。
各像素区域PIX具有基板1、支撑于基板1的主面1S的像素TFT20、像素电极PE(T2)以及共用电极CE(T1)。
像素TFT20具有：氧化物半导体层7，其包含沟道区域7c；栅极电极GE；栅极绝缘层9，其位于氧化物半导体层7与栅极电极GE之间；以及源极电极SE及漏极电极DE，其电连接到氧化物半导体层7。
在该例中，像素TFT20具有顶栅结构。像素TFT20具有：源极电极SE(M1)；氧化物半导体层7，其隔着下部绝缘层5配置在源极电极SE上；栅极绝缘层9，其形成于氧化物半导体层7的至少沟道区域7c上；栅极电极GE(M2)，其隔着栅极绝缘层9配置在沟道区域7c上；以及漏极电极DE(M3)。
源极电极SE可以是源极配线SL的一部分。在该例中，源极配线SL的第1扩宽部E1(的一部分)作为源极电极SE发挥功能。此外，第1扩宽部E1也可以是与源极电极SE独立地形成于源极配线SL。
包含源极配线SL的第1金属层M1被下部绝缘层5覆盖。
氧化物半导体层7配置于下部绝缘层5上和形成于下部绝缘层5的开口部(源极侧开口部)5s内，在源极侧开口部5s内与源极电极SE(在此为第1扩宽部E1)的一部分电连接。源极电极SE与氧化物半导体层7也可以直接接触。
在氧化物半导体层7上配置有栅极绝缘层9和栅极电极GE。栅极电极GE以在从基板1的主面1S的法线方向观看时与沟道区域7c至少局部重叠的方式配置。在此，当从基板1的主面1S的法线方向观看时，氧化物半导体层7横穿对应的栅极配线GL而延伸，栅极配线GL中的与氧化物半导体层7重叠的部分作为栅极电极GE发挥功能。也可以是，当从基板1的主面1S的法线方向观看时，栅极绝缘层9和栅极电极GE的边缘部是相互对齐的。
包含栅极电极GE的第2金属层M2、氧化物半导体层7以及栅极绝缘层9被上部绝缘层11覆盖。
漏极电极DE(M3)配置于上部绝缘层11上和形成于上部绝缘层11的开口部(漏极侧开口部)11d内，在漏极侧开口部11d内与氧化物半导体层7的另一部分电连接。漏极电极DE可以是岛状。漏极电极DE与氧化物半导体层7也可以直接接触。
在氧化物半导体层7的基板1侧也可以设置有沟道遮光层3(M1)。沟道遮光层3以在从基板1的主面1S的法线方向观看时至少与沟道区域7c重叠的方式配置。沟道遮光层3可以是电浮动的浮动层，也可以是连接到固定电位。
当从基板1的主面1S的法线方向观看时，氧化物半导体层7中的与栅极电极GE不重叠的部分也可以是电阻率比与栅极电极GE重叠的部分(在此为沟道区域7c)的电阻率小的低电阻区域。低电阻区域例如能通过以栅极电极GE和栅极绝缘层9为掩模进行氧化物半导体层7的低电阻化处理来形成。
像素TFT20由层间绝缘层IL覆盖。层间绝缘层IL例如可以具有无机绝缘层12与配置在无机绝缘层12上的有机绝缘层13的层叠结构。
在层间绝缘层IL上配置有共用电极CE(T1)。在共用电极CE上隔着电介质层17配置有像素电极PE(T2)。像素电极PE按每一像素是分离的。像素电极PE在各像素区域PIX中具有狭缝或者切口部。共用电极CE也可以不按每一像素分离。
像素电极PE是与像素TFT20的漏极电极DE电连接的。在该例中，像素电极PE在形成于层间绝缘层IL和电介质层17的像素接触孔内与漏极电极DE接触。像素接触孔例如可以由形成于有机绝缘层13的开口部13p和形成于电介质层17及无机绝缘层12的开口部17p构成。像素接触孔可以与漏极侧开口部11d局部地或者整体地重叠。此外，像素接触孔的构成和配置不限于图示的例子。
也可以是，共用电极CE在像素TFT20的形成有像素接触孔的区域上具有开口部15p，形成于除该区域以外的整个像素区域PIX。
在本实施方式中，只要在下部透明导电层T1和上部透明导电层T2中的任意一方形成像素电极PE、在另一方形成共用电极CE即可。例如，可以是共用电极CE形成于上部透明导电层T2内，像素电极PE形成于下部透明导电层T1内。在形成于上部透明导电层T2的一方电极(在图示的例子中为像素电极PE)形成狭缝或者切口部。
在上部透明导电层T2上配置有多个柱状的间隔物SP、以及第1取向膜AL1。间隔物SP配置于由形成于相对基板201的黑矩阵BM遮光的区域内。间隔物SP例如可以配置于源极配线SL与栅极配线GL的交叉部的附近。第1取向膜AL1以覆盖间隔物SP的方式形成。第1取向膜AL1在第1方向d上被实施了摩擦处理。
在该例中，像素TFT20以使沟道长度方向成为y方向的方式配置(TFT纵置结构)。沟道长度方向是指在与基板1的主面1S平行的面内电流在沟道区域内流动的方向，沟道宽度方向是指与沟道长度方向正交的方向。
若以像素区域PIX(12)的像素TFT20为例进行说明，则可以是，当从基板1的主面1S的法线方向观看时，像素区域PIX(12)的像素TFT20的氧化物半导体层7从在y方向上相邻的另一像素区域PIX(2)横穿栅极配线GL而延伸到像素区域PIX(12)。氧化物半导体层7中的与栅极配线GL重叠的部分成为沟道区域7c。氧化物半导体层7的一个端部在像素区域PIX(12)内连接到漏极电极DE。另一个端部在另一像素区域PIX(2)中连接到源极配线SL的一部分(在此为第1扩宽部E1)。
虽未图示，但像素TFT20也可以不具有漏极电极DE。在这种情况下，可以通过使像素电极PE在像素接触孔内与氧化物半导体层7直接接触，从而使其与氧化物半导体层7电连接。或者，还能够将氧化物半导体层7的低电阻区域的一部分用作像素电极PE。
＜相对基板201＞
相对基板201具有基板51、支撑于基板51的黑矩阵BM、彩色滤光片层53以及第2取向膜AL2。也可以在彩色滤光片层53与第2取向膜AL2之间形成有外涂层(例如有机绝缘层)55。
黑矩阵BM在显示区域DR中可以是具有与各像素区域PIX对应的开口区域的格子状。如参照图2在前面描述的，黑矩阵BM包含与源极配线SL对应的源极配线遮光部Bs、以及与栅极配线GL对应的栅极配线遮光部Bg。
第2取向膜AL2在规定的方向上被实施了摩擦处理。在该例中，在相对基板201上没有设置间隔物SP，第2取向膜AL2不具有反映了间隔物SP的形状的比较大的凸部。因此，当对第2取向膜AL2进行摩擦处理时，不会产生由间隔物SP造成的取向不良区域。
＜液晶层LC＞
在有源矩阵基板101与相对基板201之间配置有液晶层LC。液晶层LC与第1取向膜AL1和第2取向膜AL2接触。
液晶层LC的液晶分子通过分别配置于液晶层LC的两侧(有源矩阵基板101侧和相对基板201侧)的取向膜AL1、AL2的限制力而进行取向。在使用实施了摩擦处理的水平取向膜的情况下，在对液晶层LC没有施加电压的状态下(未施加电压时)，液晶分子以其长轴方向成为与规定的取向轴方位(以下称为“初始取向轴方位”)平行的方式取向。初始取向轴方位是与摩擦方向平行的方位。
在液晶的介电常数各向异性为正的情况下，有源矩阵基板101侧的第1取向膜AL1的摩擦方向设定成与上层透明电极(例如像素电极PE)的狭缝状的开口所延伸的方向大致相同(例如所成的角度为10°)。相对基板201侧的第2取向膜AL2的摩擦方向设定成与第1取向膜AL1的摩擦方向反向平行(anti-parallel)。在液晶的介电常数各向异性为负的情况下，有源矩阵基板101侧的第1取向膜AL1的摩擦方向设定成与上层透明电极(例如像素电极PE)的狭缝状的开口所延伸的方向大致垂直的方向(例如所成的角度为10°)。相对基板侧的第2取向膜AL2的摩擦方向例如设定成与第1取向膜AL1的摩擦方向反向平行。
摩擦方向能通过例如下面这样的方法来解析。根据与显示装置的偏振板轴的关系能够判别该偏振板侧的取向膜的初始取向轴方位，接下来，在面板状态下测定预倾角，由此能识别摩擦方向。或者，通过用原子力显微镜等分析取向膜的表面形状，也能识别摩擦方向。此外，初始取向轴方位也能够通过在黑显示(非点亮)下进行观察来判别。
＜效果＞
本实施方式的显示装置1001由于具有上述构成，因此起到以下这样的效果。
如参照图2说明的，能够利用源极配线SL的第1扩宽部E1对间隔物SP所致的第2取向不良区域R2进行遮光。因而，不仅能够抑制黑矩阵宽度的扩大，而且能够抑制显示质量或显示的对比度的降低。
另外，在显示装置1001中，间隔物SP设置于有源矩阵基板101侧。若想要如以往那样使用相对基板侧的黑矩阵对第2取向不良区域R2进行遮光，则需要考虑到基板的贴合精度而扩大黑矩阵的宽度或者面积。对此，在显示装置1001中，由于使用与间隔物SP设置于相同的有源矩阵基板101的第1金属层M1对第2取向不良区域R2进行遮光，因此不需要考虑到基板的贴合精度的设计。因此，在像素区域所占的遮光面积的增大得到抑制，因而能够进一步提高像素开口率。
而且，在有源矩阵基板101中，将源极配线SL的第1扩宽部E1用于使像素TFT20与源极配线SL电连接的源极接触部。一般地，在高清晰的有源矩阵基板中，为了确保像素开口率，源极配线的宽度被设定得小。在本实施方式中，通过将源极接触部配置于间隔物阴影区域Rs并将其用作对黑矩阵BM进行补充的遮光部，从而能够确保接触面积，并且能够进一步抑制像素开口率的降低。
此外，在以往的显示装置中，在多数情况下，在被黑矩阵遮光的区域内配置有源极接触部。例如，有时以与黑矩阵的栅极配线遮光部重叠的方式在x方向上配置源极接触部和沟道遮光膜。然而，在将源极配线(包含源极电极)和沟道遮光膜形成于相同的金属层内的情况下，需要在源极接触部与沟道遮光膜之间确保间隙。因此，难以将在x方向上配置源极接触部和沟道遮光膜的构成应用于像素间距(像素区域PIX的x方向的宽度)小的高清晰的有源矩阵基板。对此，在本实施方式中，成为源极接触部的第1扩宽部E1与沟道遮光层3在相同的金属层(第1金属层M1)内在y方向上错开配置。因而，还能适用于像素间距小的高清晰的有源矩阵基板。
(变形例)
本实施方式的显示装置的构成不限于图3A～图3C所示的显示装置1001的构成。以下，参照附图说明本实施方式的变形例的显示装置。为了简化，在以后的附图中，针对与图3A～图3C同样的构成要素附上相同的附图标记，适当地省略说明。
＜变形例1＞
在显示装置1001中，间隔物SP设置于有源矩阵基板侧，但也可以设置于相对基板侧。在这种情况下，图1所示的“第1方向d”成为针对相对基板的取向膜进行的摩擦处理的方向。
图4是示出本实施方式的变形例1的显示装置1002的示意性截面图。
显示装置1002具有有源矩阵基板102、相对基板202以及配置在它们之间的液晶层LC。显示装置1002与显示装置1001的不同之处在于，在相对基板202侧设置有间隔物SP。
在显示装置1002中，在相对基板202上，在第2取向膜AL2的基板51侧配置有间隔物SP。第2取向膜AL2形成为覆盖间隔物SP，具有反映了间隔物SP的形状的凸部。因此，当进行第2取向膜AL2的摩擦处理时，由于间隔物SP而产生取向限制力低的取向不良区域。图1所示的第2取向不良区域R2产生于间隔物SP的、第2取向膜AL2的摩擦方向侧。因而，第1扩宽部E1配置于间隔物SP的附近并且是配置于第2取向膜AL2的摩擦方向侧。
＜变形例2＞
在显示装置1001中，在比源极配线SL(M1)靠上层的位置形成有栅极配线GL(M2)，但也可以是源极配线SL形成于上层(例如第3金属层M3内)。另外，在使用具有底栅结构的TFT作为像素TFT20的情况下，也可以在氧化物半导体层7的基板1侧形成栅极配线GL，在氧化物半导体层7的上层形成源极配线SL。
图5A是示出变形例2的显示装置1003的俯视图，图5B是显示装置1003的有源矩阵基板103的截面图，示出图5A的沿着Vb-Vb’线的截面结构。
显示装置1003与显示装置1001的不同之处在于，在有源矩阵基板103中，源极配线SL形成于第3金属层M3内。
在有源矩阵基板103中，在第1金属层M1内形成有沟道遮光层3，在第2金属层M2内形成有栅极配线GL(和栅极电极GE)，在第3金属层M3内形成有源极配线SL(及源极电极SE)和漏极电极DE。即，源极配线SL比像素TFT20的氧化物半导体层7靠上层。在源极接触部中，源极配线SL(在此为第1扩宽部E1)形成在上部绝缘层11上和形成于上部绝缘层11的源极侧开口部11s内，在源极侧开口部11s内与氧化物半导体层7接触。其它构成可以与显示装置1001是同样的。
＜变形例3＞
图6是例示变形例3的显示装置1004的俯视图。
显示装置1004与显示装置1001的不同之处在于，第1扩宽部E1包含接触部分8C和扩张部分8E。扩张部分8E例如形成于接触部分8C的第1方向d侧。如参照图2B说明的，扩张部分8E包含与黑矩阵BM不重叠并且与间隔物阴影区域Rs重叠的部分，因此能够进一步减小由第2取向不良区域R2带来的影响。
＜变形例4＞
图7是示出变形例4的显示装置1005的一部分的俯视图。
显示装置1005与显示装置1001的不同之处在于，以使沟道长度方向成为x方向的方式配置有像素TFT20(TFT横置结构)。
黑矩阵BM可以配置成对像素TFT20的整体和间隔物SP的整体进行遮光。即，也可以是，当从基板1的主面1S的法线方向观看时，像素TFT20的整体和间隔物SP的整体是与黑矩阵BM重叠的。在TFT横置结构中，也是在间隔物SP的第1方向d侧配置有源极配线SL的第1扩宽部E1。第1扩宽部E1也可以仅形成于源极配线SL的第1侧的边缘部e1，而不形成于第2侧的边缘部e2。
根据该结构，不仅能够抑制黑矩阵BM的源极配线遮光部Bs的宽度的扩大，而且能够抑制由间隔物SP造成的显示特性的降低。此外，在该结构中，第1扩宽部E1不作为像素TFT20的源极电极发挥功能，而作为第2取向不良区域R2的遮光层发挥功能。
＜变形例5＞
在本实施方式中，例如只要在至少1个间隔物SP的附近并且是在第1方向d侧配置有第1扩宽部E1即可。间隔物SP的配置没有特别限定。在图3A所示的例子中，在栅极配线GL与源极配线SL的全部交叉部的附近配置有间隔物SP，但也可以是仅在一部分交叉部的附近配置有间隔物SP，在其它交叉部的附近未配置有间隔物SP。另外，间隔物SP也可以不是配置于交叉部的附近。
也可以是，各源极配线SL具有作为像素TFT101的源极电极发挥功能的多个扩宽部，仅这些扩宽部中的一部分扩宽部是以与间隔物阴影区域Rs的至少一部分重叠的方式配置在间隔物SP的附近的第1扩宽部E1。在其它扩宽部(称为“第2扩宽部E2”。)的附近也可以不配置间隔物SP。在这种情况下，可以是，当从基板1的主面1S的法线方向观看时，第2扩宽部E2的整体与黑矩阵BM重叠。或者也可以是，第2扩宽部E2具有与黑矩阵BM不重叠的部分，但该部分的面积比第1扩宽部E1的非重叠区域的面积小。
而且，在本实施方式的显示装置中，也可以设置有多个主间隔物、以及与主间隔物相比尺寸较小的多个子间隔物。在这种情况下，可以是，第1扩宽部E1形成于主间隔物的附近，并且是形成于其第1方向d侧，在子间隔物的附近不形成第1扩宽部E1。例如可以是，在子间隔物的附近，源极配线SL不具有扩宽部或者具有第2扩宽部E2。
图8和图9分别是示出变形例5的显示装置1006、1007的俯视图。
在显示装置1006、1007中，仅在源极配线SL与栅极配线GL交叉的多个交叉部中的一部分交叉部形成有间隔物SP(分别是主间隔物或者子间隔物)。在位于间隔物SP的附近并且位于第1方向d侧的区域中，在源极配线SL形成有第1扩宽部E1。第1扩宽部E1作为对第2取向不良区域R2进行遮光的遮光部发挥功能，并且用于与氧化物半导体层7的连接(构成源极接触部)。另一方面，在未配置有间隔物SP的交叉部的附近，在源极配线SL形成有用于与氧化物半导体层7的连接的其它扩宽部(“第2扩宽部”)E2。
在这些例子中，间隔物SP配置于源极配线SL1与栅极配线GL1的交叉部附近。在此，将位于栅极配线GL1的第1方向d侧并且隔着源极配线SL1相互相邻的2个像素区域设为“像素区域PIX(1)、PIX(2)”(也称为第1像素区域和第2像素区域)。源极配线SL1在2个像素区域PIX(1)、PIX(2)之间具有位于间隔物SP的附近的第1扩宽部E1。
另一方面，在相邻的另2个像素区域(也称为第3像素区域和第4像素区域)之间，形成有与第1扩宽部E1不同的其它扩宽部(第2扩宽部)E2。此外，第1像素区域和第2像素区域这两者与第3像素区域和第4像素区域这两者之间只要至少有1个是不同的即可。在第3像素区域与第4像素区域之间(例如，像素区域PIX(0)与像素区域PIX(1)之间、像素区域PIX(2)与像素区域PIX(3)之间等)，源极配线SL具有第2扩宽部E2。
第1扩宽部E1和第2扩宽部E2的宽度均比源极配线SL的宽度大。第1扩宽部E1与第2扩宽部E2可以是面积(尺寸)和/或形状相互不同，也可以是相对于黑矩阵BM的配置关系(非重叠区域的尺寸)不同。例如可以是，第2扩宽部E2的整体与黑矩阵BM重叠。或者也可以是，第2扩宽部E2的与黑矩阵BM不重叠的部分的面积(尺寸)比第1扩宽部E1的非重叠区域的面积小。由此，不仅能够将在显示区域中所占的遮光区域的比例抑制为最小限度而确保像素开口率，而且能够抑制间隔物SP所致的显示特性的降低。
在图8所示的例子中，例如第1扩宽部E1相对于形成有第1扩宽部E1的源极配线SL1的中心线是非对称的，第2扩宽部E2相对于形成有第2扩宽部E2的源极配线SL2的中心线是对称的。也可以是，第1扩宽部E1具有相对于源极配线SL而倾斜(例如与第1方向d大致平行地)延伸的边缘部，第2扩宽部E2具有与源极配线SL大致平行地(与Z方向大致平行地)延伸的边缘部。
在图8所示的例子中，第1扩宽部E1和第2扩宽部E2均是矩形，但它们中的一方或者双方也可以不是矩形。另外，沿着第1方向d的第1扩宽部E1的长度可以比沿着第1方向d的第2扩宽部E2的长度大。例如，如图9所示，可以是第1扩宽部E1包含接触部分8C和扩张部分8E，第2扩宽部E2仅包括接触部分8C。
在上述例示出的显示装置中，像素TFT20具有顶栅结构，但也可以是具有在半导体层的基板侧具有栅极电极的底栅结构。或者，也可以具有在半导体层的上方和基板侧分别具有栅极电极的双栅结构。例如，也可以在位于氧化物半导体层7的基板1侧的第1金属层M1内，形成作为像素TFT20的下部栅极电极发挥功能的导电层。下部栅极电极还作为沟道遮光膜发挥功能。下部栅极电极可以是与栅极配线GL电连接，也可以是与固定电位(例如源极配线SL)连接。
本实施方式的显示装置例如可以是FFS模式、IPS模式的显示装置。FFS模式是在一方基板设置一对电极、对液晶分子在与基板面平行的方向(横向)上施加电场的横向电场方式的模式。在该例中，生成由从像素电极PE出发后经过液晶层(未图示)、进而经过像素电极PE的狭缝状的开口而到达共用电极CE的电力线所表示的电场。该电场具有相对于液晶层为横向的成分。其结果是，能够将横向的电场施加到液晶层。在横向电场方式中，液晶分子不会从基板立起，因此，与纵向电场方式相比，具有能够实现宽广的视野角的优点。
在共用电极CE上隔着电介质层17配置像素电极PE的电极结构例如记载于国际公开第2012/086513号中。此外，也可以在像素电极PE上隔着电介质层17配置有共用电极CE。即，也可以是在下部透明导电层T1形成像素电极PE，在上部透明导电层T2形成共用电极CE。这种电极结构记载于例如特开2008-032899号公报、特开2010-008758号公报。为了参照，将国际公开第2012/086513号、特开2008-032899号公报以及特开2010-008758号公报的全部公开内容引用到本说明书中。
＜有源矩阵基板101的制造方法＞
以下，再次参照图3A～图3C以有源矩阵基板101为例说明本实施方式的有源矩阵基板的制造方法的一例。图10是示出有源矩阵基板101的制造方法的一例的流程图。
·步骤(STEP)1-1
首先，在基板1上形成包含具有第1扩宽部E1的源极配线SL和沟道遮光层3的第1金属层M1。
作为基板1，例如能够使用玻璃基板、硅基板，具有耐热性的塑料基板(树脂基板)等。
第1金属层M1例如能通过以溅射法等形成第1导电膜(厚度：例如50nm以上500nm以下)并进行第1导电膜的图案化而得到。
作为第1导电膜，例如能够使用包含从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或者钨(W)中选出的元素的金属膜、或者以这些元素为成分的合金膜等。另外，也可以使用包含它们中的多个膜的层叠膜。例如，能够使用具有钛膜-铝膜-钛膜的3层结构或者钼膜-铝膜-钼膜的3层结构的层叠膜。此外，第1导电膜不限于3层结构，也可以具有单层、或者两层结构、或者4层以上的层叠结构。在此，作为第1导电膜，使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：200～400nm)为上层的层叠膜。
·STEP1-2
接下来，形成覆盖第1金属层M1的下部绝缘层5(厚度：例如200nm以上600nm以下)。之后，进行下部绝缘层5的图案化，形成将第1扩宽部E1的一部分露出的源极侧开口部5s。
能够适当地使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧化氮化硅(SiOxNy；x＞y)层、氮化氧化硅(SiNxOy；x＞y)层、氧化铝层或者氧化钽层等作为下部绝缘层5。下部绝缘层5也可以具有层叠结构。在此，例如使用CVD法形成以氮化硅(SiNx)层(厚度：50～600nm)为下层、以氧化硅(SiO2)层(厚度：50～600nm)为上层的层叠膜作为下部绝缘层5。当使用氧化硅膜等氧化物膜作为下部绝缘层5(在下部绝缘层5具有层叠结构的情况下，作为其最上层)时，能够利用氧化物膜减少在之后形成的氧化物半导体层的沟道区域产生的氧化缺损，因此能够抑制沟道区域的低电阻化。
·STEP1-3
接下来，在下部绝缘层5上和源极侧开口部5s内，使用例如溅射法形成氧化物半导体膜(厚度：例如15nm以上200nm以下)，并进行氧化物半导体膜的图案化，从而形成像素TFT20的氧化物半导体层7。氧化物半导体膜没有特别限定，但是例如可以是In-Ga-Zn-O系半导体膜。氧化物半导体层7在源极侧开口部5s内电连接到源极配线SL(在此为第1扩宽部E1)。
·STEP1-4
接着，以覆盖氧化物半导体层7的方式按顺序形成绝缘膜(厚度：例如80nm以上250nm以下)和第2导电膜(厚度：例如50nm以上500nm以下)。第2导电膜例如能使用溅射法形成，绝缘膜例如能通过CVD法形成。
作为绝缘膜，能够使用与下部绝缘层5同样的绝缘膜(作为下部绝缘层5所例示的绝缘膜)。若使用氧化硅膜等氧化物膜作为绝缘膜，则能够利用氧化物膜减少在氧化物半导体层7的沟道区域产生的氧化缺损，因此能够抑制沟道区域的低电阻化。作为第2导电膜，能够使用与第1导电膜同样的导电膜。在此，例如使用氧化硅(SiO2)膜作为绝缘膜。例如使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：200～400nm)为上层的层叠膜作为第2导电膜。
接着，使用未图示的抗蚀剂掩模，进行第2导电膜的图案化，形成栅极配线GL(包含成为像素TFT20的栅极电极GE的部分)。能够通过湿式蚀刻或者干式蚀刻进行第2导电膜的图案化。
之后，使用上述的抗蚀剂掩模进行绝缘膜的图案化。或者，也可以在将上述抗蚀剂掩模除去之后，以栅极配线GL为掩模进行绝缘膜的图案化。由此，得到像素TFT20的栅极绝缘层9。例如能够通过干式蚀刻进行绝缘膜的图案化。
此外，在进行绝缘膜的图案化时，下部绝缘层5中的未被氧化物半导体层7覆盖的部分的表层部有时也被蚀刻(过蚀刻)。
在本工序中，由于使用同一掩模进行绝缘膜和上部第2导电膜的图案化，因此栅极绝缘层9的侧面与栅极配线GL的侧面在厚度方向上对齐。即，当从基板1的主面1S的法线方向观看时，栅极绝缘层9的周缘与栅极配线GL的周缘对齐。
·STEP1-5
接着，进行氧化物半导体层7的低电阻化处理。作为低电阻化处理，例如可以进行等离子体处理。由此，当从基板1的主面1S的法线方向观看时，氧化物半导体层7中的与栅极配线GL和栅极绝缘层9不重叠的区域成为电阻率比与它们重叠的区域(在此是成为沟道的区域)的电阻率低的低电阻区域。低电阻区域也可以是导电体区域(例如片电阻：200Ω00以下)。
在低电阻化处理(等离子体处理)中也可以是，将氧化物半导体层7中的未被栅极配线GL或者栅极绝缘层9覆盖的部分暴露于还原性等离子体或者包含掺杂元素的等离子体(例如氩等离子体)。由此，在氧化物半导体层7中的露出的部分的表面附近，电阻降低，成为低电阻区域。氧化物半导体层7中的被栅极配线GL或者栅极绝缘层9掩盖的部分作为半导体区域而残留。此外，低电阻化处理的方法和条件等记载于例如特开2008-40343号公报中。为了参照，将特开2008-40343号公报的全部公开内容引用到本说明书中。
·STEP1-6
接下来，形成覆盖氧化物半导体层7、栅极绝缘层9以及栅极电极GE的上部绝缘层11。作为上部绝缘层11，能够是使氧化硅膜、氮化硅膜、氧化氮化硅膜、氮化氧化硅膜等无机绝缘层以单层或者层叠的方式形成。无机绝缘层的厚度可以是100nm以上500nm以下。若使用氮化硅膜等使氧化物半导体还原的绝缘膜来形成上部绝缘层11，则能够将氧化物半导体层7中的与上部绝缘层11接触的区域(在此为低电阻区域)的电阻率维持得低，因此是优选的。在此，例如用CVD法形成SiNx层(厚度：300nm)作为上部绝缘层11。
之后，例如通过干式蚀刻在上部绝缘层11形成到达氧化物半导体层7的漏极侧开口部11d。
·STEP1-7
接下来，在上部绝缘层11上形成包含漏极电极DE的第3金属层M3。在此，在上部绝缘层11上和漏极侧开口部11d内形成第3导电膜(厚度：例如50nm以上500nm以下)，并进行第3导电膜的图案化，从而得到漏极电极DE。图案化能够通过干式蚀刻或者湿式蚀刻来进行。这样，得到像素TFT20。
作为第3导电膜，例如能够使用从铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或者钨(W)中选出的元素、或者以这些元素为成分的合金等。例如，可以具有钛膜-铝膜-钛膜的3层结构、钼膜-铝膜-钼膜等的3层结构等。此外，第3导电膜不限于3层结构，也可以具有单层或者两层结构、或者4层以上的层叠结构。在此，使用以Ti膜(厚度：15～70nm)为下层、以Cu膜(厚度：200～400nm)为上层的层叠膜。
·STEP1-8
接着，以覆盖像素TFT20的方式形成层间绝缘层IL。在此，作为层间绝缘层IL，按顺序形成无机绝缘层12(厚度：例如100nm以上400nm以下)和有机绝缘层13(厚度：例如1～3μm，优选为2～3μm)。无机绝缘层12的材料可以与作为上部绝缘层11的材料而例示出的材料相同。在此，通过CVD法形成SiNx层(厚度：例如200nm)作为无机绝缘层12。有机绝缘层13例如可以是包含感光性树脂材料的有机绝缘膜。之后，进行有机绝缘层13的图案化，形成开口部13p。
·STEP1-9
接着，形成包含共用电极CE的下部透明导电层T1。
首先，在层间绝缘层IL上和开口部13p内形成第1透明导电膜(厚度：20～300nm)。在此，例如通过溅射法形成铟-锌氧化物膜作为第1透明导电膜。作为第1透明电极膜的材料，能够使用铟-锡氧化物(ITO)、铟-锌氧化物、ZnO等金属氧化物。之后，例如通过湿式蚀刻进行第1透明导电膜的图案化。由此，得到共用电极CE。在该例中，共用电极CE配置在显示区域的大致整体。但是，共用电极CE在形成像素接触孔的区域中具有开口部15p。在该例中，第1透明导电膜中的位于开口部13p内的部分被除去。此外，也可以使用第1透明导电膜形成将周边电路的一部分或者整体覆盖的屏蔽层。
·STEP1-10
接下来，在层间绝缘层IL和共用电极CE上以及开口部13p内形成电介质层17(厚度：50～500nm)。电介质层17的材料可以与作为无机绝缘层12的材料例示出的材料相同。在此，例如用CVD法形成SiN膜作为电介质层17。
之后，进行电介质层17和无机绝缘层12(无机绝缘层12中的位于开口部13p内的部分)的蚀刻，形成到达氧化物半导体层7的一部分的开口部17p。也可以是，当从基板1的主面1S的法线方向观看时，开口部17p配置为至少局部地与开口部13p重叠。由此，能够得到由有机绝缘层13的开口部13p和电介质层17的开口部17p构成的像素接触孔。
·STEP1-11
接下来，形成包含像素电极PE的上部透明导电层T2。
具体地说，首先，在电介质层17上和像素接触孔内形成第2透明导电膜(厚度：20～300nm)。之后，进行第2透明导电膜的图案化，在电介质层17上形成像素电极PE。在像素电极PE，按每一像素设置至少1个开口部(或者切口部)。
第2透明导电膜的材料也可以与作为第1透明导电膜的材料而例示出的材料相同。第2透明导电膜可以是单层，也可以是层叠膜。在此，例如通过溅射法形成铟-锌氧化物膜。也可以是，将像素电极PE的一部分以隔着电介质层17与共用电极CE重叠的方式配置而构成辅助电容。这样，制造出有源矩阵基板101。之后，使用有源矩阵基板101并用公知的方法得到显示装置1001。
上述的变形例的有源矩阵基板也能够通过适当地变更各导电层M1～M3、T1、T2的图案等，从而用与上述同样的方法来制造。
此外，在间隔物SP设置于有源矩阵基板侧的情况下，若有源矩阵基板的源极配线具有第1扩宽部E1，则无论黑矩阵BM的形状如何，都能够得到能抑制取向不良所致的漏光等显示特性的降低的效果。有源矩阵基板的结构也可以是图3A～图9中例示的结构。
例如，在第1扩宽部E1的整体与黑矩阵BM重叠的情况下，通过用黑矩阵BM和第1扩宽部E1双方来遮挡取向不良区域R2，也能够更可靠地抑制漏光。但是，通过将第1扩宽部E1与黑矩阵BM以局部重叠的方式配置，不仅能够抑制像素开口率的降低，而且能够抑制取向不良所致的漏光。
(关于氧化物半导体)
在上述内容中，使用了氧化物半导体TFT作为像素TFT20，但其也可以是非晶质硅TFT或者结晶质硅TFT。
在使用氧化物半导体TFT作为像素TFT20的情况下，氧化物半导体层7所包含的氧化物半导体可以是非晶氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
氧化物半导体层7也可以具有两层以上的层叠结构。在氧化物半导体层7具有层叠结构的情况下，氧化物半导体层7可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层7具有包含上层和下层的两层结构的情况下，两层中的位于栅极电极侧的层(若是底栅结构则为下层，若是顶栅结构则为上层)所包含的氧化物半导体的能隙可以比位于与栅极电极相反的一侧的层(若是底栅结构则为上层，若是顶栅结构则为下层)所包含的氧化物半导体的能隙小。但是，在这些层的能隙之差比较小的情况下，位于栅极电极侧的层的氧化物半导体的能隙也可以比位于与栅极电极相反的一侧的层的氧化物半导体的能隙大。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等记载于例如特开2014-007399号公报中。为了参照，将特开2014-007399号公报的全部公开内容引用到本说明书中。
氧化物半导体层7可以包含例如In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层7例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层7能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等中。为了参照，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容引用到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如，在包含多个像素的显示区域的周边，与显示区域设置于相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层7也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层7也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。

Claims (20)

1.一种显示装置，具有多个像素区域，具备有源矩阵基板、与上述有源矩阵基板相对的相对基板、以及配置在上述有源矩阵基板与上述相对基板之间的液晶层，上述显示装置的特征在于，
上述有源矩阵基板具有：
基板；
多个像素TFT，其支撑于上述基板的主面，各自与上述多个像素区域中的1个像素区域对应设置；
多个栅极配线，其对上述多个像素TFT供应栅极信号；以及
多个源极配线，其对上述多个像素TFT供应源极信号，在与上述多个栅极配线交叉的方向上延伸，并且具有第1宽度，
上述有源矩阵基板和上述相对基板中的一方具备：
取向膜，其以与上述液晶层接触的方式配置，规定上述液晶层中的液晶分子的初始取向轴方位，并且在与上述初始取向轴方位平行的第1方向上被进行了摩擦处理；以及
多个间隔物，其配置在上述有源矩阵基板与上述相对基板之间，规定上述有源矩阵基板与上述相对基板的间隔，
上述显示装置还具备包含多个栅极配线遮光部和多个源极配线遮光部的黑矩阵，当从上述基板的上述主面的法线方向观看时，上述多个栅极配线遮光部各自与上述多个栅极配线中的对应的1个栅极配线平行地延伸，上述多个源极配线遮光部各自与上述多个源极配线中的对应的1个源极配线平行地延伸，
上述多个像素区域包含相互相邻的第1像素区域和第2像素区域，上述多个源极配线包含位于上述第1像素区域和上述第2像素区域之间的第1源极配线，
在上述第1像素区域与上述第2像素区域之间，
上述第1源极配线具有配置于上述多个间隔物中的1个间隔物的附近的、具有比上述第1宽度大的第2宽度的第1扩宽部，当从上述基板的上述主面的法线方向观看时，上述第1扩宽部包含与上述黑矩阵重叠的重叠区域、以及与上述黑矩阵不重叠的非重叠区域，
当从上述基板的上述主面的法线方向观看时，从上述1个间隔物以与上述1个间隔物相同的宽度向上述第1方向侧延伸的间隔物阴影区域包含与上述黑矩阵重叠的第1区域、以及与上述黑矩阵不重叠的第2区域，
上述第1扩宽部的上述非重叠区域是与上述间隔物阴影区域的上述第2区域的至少一部分重叠的。
2.根据权利要求1所述的显示装置，
在上述第1像素区域与上述第2像素区域之间，上述第1源极配线与上述第1方向形成2°以上30°以下的角度。
3.根据权利要求1或2所述的显示装置，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部相对于上述第1源极配线的中心线是非对称的。
4.根据权利要求1或2所述的显示装置，
当从上述基板的上述主面的法线方向观看时，上述第1源极配线的中心线横穿上述间隔物阴影区域而延伸，上述间隔物阴影区域中的位于上述中心线的第1侧的部分比位于第2侧的部分大。
5.根据权利要求4所述的显示装置，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部中的位于上述中心线的上述第1侧的部分比位于上述第2侧的部分大。
6.根据权利要求4所述的显示装置，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部的上述非重叠区域仅位于上述第1源极配线的上述第1侧。
7.根据权利要求4所述的显示装置，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部的上述非重叠区域位于上述第1源极配线的两侧，上述非重叠区域中的位于上述第1源极配线的上述第1侧的第1部分比位于上述第1源极配线的上述第2侧的第2部分大。
8.根据权利要求1或2所述的显示装置，
上述第1扩宽部与上述像素TFT的半导体层隔着绝缘层重叠，
在形成于上述绝缘层的接触孔内，上述第1扩宽部的一部分与上述半导体层的一部分接触。
9.根据权利要求8所述的显示装置，
上述第1扩宽部包含：接触部分，其包含与上述半导体层接触的区域；以及扩张部分，其以比上述接触部分小的宽度从上述接触部分向上述第1方向侧延伸设置，
当从上述基板的上述主面的法线方向观看时，上述扩张部分的至少一部分与上述黑矩阵不重叠，并且与上述间隔物阴影区域重叠。
10.根据权利要求1或2所述的显示装置，
上述多个像素区域还包含相互相邻的第3像素区域和第4像素区域，上述第3像素区域和上述第4像素区域中的至少1个像素区域与上述第1像素区域和上述第2像素区域不同，
上述多个源极配线包含位于上述第3像素区域和上述第4像素区域之间的第2源极配线，
在上述第3像素区域与上述第4像素区域之间，上述第2源极配线还具备具有比上述第1宽度大的宽度的第2扩宽部，
当从上述基板的上述主面的法线方向观看时，上述第2扩宽部的整体与上述黑矩阵重叠，或者上述第2扩宽部中的与上述黑矩阵不重叠的区域比上述第1扩宽部的上述非重叠区域小。
11.根据权利要求10所述的显示装置，
在上述第2扩宽部的附近且上述第2扩宽部的与上述第1方向相反的一侧，未配置有间隔物，
上述第1扩宽部相对于上述第1源极配线的中心线是非对称的，
上述第2扩宽部相对于上述第2源极配线的中心线是对称的。
12.根据权利要求10所述的显示装置，
上述第1扩宽部具有在上述第1方向上延伸的边缘部，上述第2扩宽部具有与上述第2源极配线平行地延伸的边缘部。
13.根据权利要求10所述的显示装置，
沿着上述第1方向的上述第1扩宽部的长度比沿着上述第1方向的上述第2扩宽部的长度大。
14.根据权利要求1或2所述的显示装置，
上述像素TFT具有半导体层和配置于上述半导体层的上方的栅极电极，
上述多个源极配线配置于上述像素TFT的半导体层的上述基板侧。
15.根据权利要求14所述的显示装置，
上述像素TFT在上述半导体层的上述基板侧还具有其它栅极电极或者遮光膜，上述其它栅极电极或者上述遮光膜与上述多个源极配线由相同导电膜形成。
16.根据权利要求1所述的显示装置，
上述多个间隔物和上述取向膜设置于上述有源矩阵基板。
17.根据权利要求1或2所述的显示装置，
上述多个间隔物和上述取向膜设置于上述相对基板。
18.根据权利要求1或2所述的显示装置，
上述像素TFT具备具有沟道区域的氧化物半导体层。
19.一种有源矩阵基板，具有多个像素区域，其特征在于，
上述有源矩阵基板具备：
基板；
多个像素TFT，其支撑于上述基板的主面，各自与上述多个像素区域中的1个像素区域对应设置；
多个栅极配线，其对上述多个像素TFT供应栅极信号；
多个源极配线，其对上述多个像素TFT供应源极信号，在与上述多个栅极配线交叉的方向上延伸，并且具有第1宽度；
取向膜，其规定液晶分子的初始取向轴方位，并且在与上述初始取向轴方位平行的第1方向上被进行了摩擦处理；以及
多个间隔物，
上述多个像素区域包含相互相邻的第1像素区域和第2像素区域，上述多个源极配线包含位于上述第1像素区域和上述第2像素区域之间的第1源极配线，
在上述第1像素区域与上述第2像素区域之间，
上述第1源极配线具有配置于上述多个间隔物中的1个间隔物的附近的、具有比上述第1宽度大的第2宽度的第1扩宽部，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部相对于上述第1源极配线的中心线是非对称的，
上述第1扩宽部的一部分是与从上述1个间隔物以与上述1个间隔物相同的宽度向上述第1方向侧延伸的间隔物阴影区域重叠的。
20.根据权利要求19所述的有源矩阵基板，
当从上述基板的上述主面的法线方向观看时，上述第1源极配线的上述中心线横穿上述间隔物阴影区域而延伸，上述间隔物阴影区域中的位于上述中心线的第1侧的部分比位于第2侧的部分大，
当从上述基板的上述主面的法线方向观看时，上述第1扩宽部中的位于上述中心线的上述第1侧的部分比位于上述第2侧的部分大。
CN202010040795.4A 2019-01-18 2020-01-15 显示装置和有源矩阵基板 Active CN111458938B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962793982P 2019-01-18 2019-01-18
US62/793,982 2019-01-18

Publications (2)

Publication Number Publication Date
CN111458938A true CN111458938A (zh) 2020-07-28
CN111458938B CN111458938B (zh) 2023-05-23

Family

ID=71608871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010040795.4A Active CN111458938B (zh) 2019-01-18 2020-01-15 显示装置和有源矩阵基板

Country Status (2)

Country Link
US (1) US10921669B2 (zh)
CN (1) CN111458938B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117234008A (zh) * 2022-06-06 2023-12-15 群创光电股份有限公司 电子装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280000A (ja) * 2002-03-20 2003-10-02 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2013020157A (ja) * 2011-07-13 2013-01-31 Sharp Corp 液晶表示装置及びその製造方法
CN103777405A (zh) * 2012-10-19 2014-05-07 株式会社日本显示器 液晶显示装置
JP2014186135A (ja) * 2013-03-22 2014-10-02 Japan Display Inc 液晶表示装置
JP2015049391A (ja) * 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 液晶表示装置
US20150162357A1 (en) * 2013-12-06 2015-06-11 Japan Display Inc. Display device
WO2016021319A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
WO2017126438A1 (ja) * 2016-01-20 2017-07-27 シャープ株式会社 液晶表示パネルおよびその製造方法
WO2018143098A1 (ja) * 2017-02-06 2018-08-09 シャープ株式会社 アクティブマトリクス基板および液晶表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015004808A (ja) 2013-06-20 2015-01-08 株式会社ジャパンディスプレイ 液晶表示装置
WO2018128107A1 (ja) * 2017-01-06 2018-07-12 シャープ株式会社 湾曲表示パネル

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280000A (ja) * 2002-03-20 2003-10-02 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2013020157A (ja) * 2011-07-13 2013-01-31 Sharp Corp 液晶表示装置及びその製造方法
CN103777405A (zh) * 2012-10-19 2014-05-07 株式会社日本显示器 液晶显示装置
JP2014186135A (ja) * 2013-03-22 2014-10-02 Japan Display Inc 液晶表示装置
JP2015049391A (ja) * 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 液晶表示装置
US20150162357A1 (en) * 2013-12-06 2015-06-11 Japan Display Inc. Display device
WO2016021319A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
WO2017126438A1 (ja) * 2016-01-20 2017-07-27 シャープ株式会社 液晶表示パネルおよびその製造方法
WO2018143098A1 (ja) * 2017-02-06 2018-08-09 シャープ株式会社 アクティブマトリクス基板および液晶表示装置

Also Published As

Publication number Publication date
US20200233275A1 (en) 2020-07-23
US10921669B2 (en) 2021-02-16
CN111458938B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
CN110931508B (zh) 有源矩阵基板及其制造方法
US9613990B2 (en) Semiconductor device and method for manufacturing same
CN110931505B (zh) 显示装置
US8922730B2 (en) Display substrate and method of manufacturing the same
CN111722446B (zh) 有源矩阵基板的制造方法
CN110931506A (zh) 有源矩阵基板和使用它的带触摸传感器的液晶显示装置
CN110931507A (zh) 有源矩阵基板及其制造方法、液晶显示装置的制造方法
CN110676263B (zh) 有源矩阵基板和有源矩阵基板的制造方法
US9704890B2 (en) Display substrate including direct contact part and method of fabricating the same
CN111458938B (zh) 显示装置和有源矩阵基板
CN113078167A (zh) 有源矩阵基板及其制造方法
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
US20230135065A1 (en) Active matrix substrate
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US20230178561A1 (en) Active matrix substrate and method for manufacturing same
KR20090129606A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2024001482A (ja) アクティブマトリクス基板および表示装置
KR101970801B1 (ko) 액정표시장치 어레이 기판
CN118284984A (zh) 有源矩阵基板及液晶显示装置
KR20120021889A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조방법
KR20120075102A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR20110077965A (ko) 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant