CN111448531B - 可编程温度系数模拟二阶曲率补偿电压参考以及电压参考电路的微调技术 - Google Patents
可编程温度系数模拟二阶曲率补偿电压参考以及电压参考电路的微调技术 Download PDFInfo
- Publication number
- CN111448531B CN111448531B CN201880078670.1A CN201880078670A CN111448531B CN 111448531 B CN111448531 B CN 111448531B CN 201880078670 A CN201880078670 A CN 201880078670A CN 111448531 B CN111448531 B CN 111448531B
- Authority
- CN
- China
- Prior art keywords
- current
- coupled
- voltage
- temperature
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
一种示例电压参考电路,包括参考电路(202),其包括第一电路(308),该第一电路(308)被配置为生成与温度成比例的电流和对应的第一控制电压,以及第二电路(316),该第二电路(316)被配置为生成与温度互补的电流和对应的第二控制电压;第一电流源(5141),其耦合到第一负载电路(512),该第一电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第一负载电路从总和电流生成零温度系数(Tempco)电压;以及第二电流源(7151),其耦合到第二负载电路(718,720),该第二电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第二负载电路从总和电流和与温度互补的电流生成负Tempco电压。
Description
技术领域
本公开的示例一般涉及电子电路,具体涉及一种可编程温度系数模拟二阶曲率补偿电压参考以及电压参考电路的微调技术。
背景技术
精密电压参考是集成电路(IC)(诸如片上***(SoC)IC)中的重要模块。出于各种目的,诸如模数转换器(ADC)、功率管理等,都需要电压参考。取决于温度的电压的生成在某些应用中是有用的,诸如补偿对电路的温度影响。因此,IC中的不同电路需要具有不同温度系数的电压参考(例如,ADC使用与温度无关的电压参考,而其他电路(诸如开关)则需要与温度相关的电压参考)。进一步地,用于生成电压参考的电路通常使用双极结型晶体管(BJT)。然而,BJT是互补金属氧化物半导体(CMOS)工艺中用于制造IC的寄生设备。BJT性能会随着由数字逻辑驱动的CMOS技术的扩展而降低。因而,期望提供一种电压参考电路,其能够在补偿由BJT引起的二阶曲率的同时生成灵活的温度系数电压。
发明内容
描述了一种用于提供可编程温度系数模拟二阶曲率补偿电压参考的技术。在一个示例中,一种电压参考电路包括:参考电路,其包括第一电路,该第一电路被配置为生成与温度成比例的电流(proportional-to-temperature current)和对应的第一控制电压,以及第二电路,该第二电路被配置为生成与温度互补的电流(complementary-to-temperature current)和对应的第二控制电压;第一电流源,其耦合到第一负载电路,该第一电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第一负载电路从总和电流生成零温度系数(Tempco)电压;以及第二电流源,其耦合到第二负载电路,该第二电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第二负载电路从总和电流和与温度互补的电流生成负Tempco电压。
在一个示例中,一种集成电路包括:一个或多个电路;以及电压参考电路,其向一个或多个电路供应至少一个电压。电压参考电路包括:参考电路,其包括第一电路,该第一电路被配置为生成与温度成比例的电流和对应的第一控制电压,以及第二电路,该第二电路被配置为生成与温度互补的电流和对应的第二控制电压;第一电流源,其耦合到第一负载电路,该第一电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第一负载电路从总和电流生成零温度系数(Tempco)电压;以及第二电流源,其耦合到第二负载电路,该第二电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第二负载电路从总和电流和与温度互补的电流生成负Tempco电压。
在另一示例中,一种生成电压参考的方法包括:在参考电路的第一电路中生成与温度成比例的电流和对应的第一控制电压;以及在参考电路的第二电路中生成与温度互补的电流和对应的第二控制电压;响应于第一控制电压和第二控制电压而在第一电流源中生成与温度成比例的电流和与温度互补的电流的总和电流;从耦合到第一电流源的第一负载电路中的总和电流生成零温度系数(Tempco)电压;响应于第一控制电压和第二控制电压而在第二电流源中生成与温度成比例的电流和与温度互补的电流的总和电流;以及在耦合到第二电流源的第二负载电路中从总和电流和与温度互补的电流生成负Tempco电压。
描述了电压参考电路的微调技术。在一个示例中,一种微调集成电路(IC)中的电压参考的方法包括:在第一温度下,通过电压参考的参考电路的第一多个微调代码进行排序,该参考电路被配置为生成与温度成比例的电流和对应的第一控制电压以及与温度互补的电流和对应的第二控制电压;测量第一多个微调代码中的每个微调代码的电压参考的电压输出以获得第一电压输出值;在第二温度下,通过参考电路的第二多个微调代码进行排序;测量第二多个微调代码中的每个微调代码的电压参考的电压输出以获得第二电压输出值;以及基于第一电压输出值和第二电压输出值来选择参考电路的微调代码。
在另一示例中,一种用于微调集成电路(IC)中的参考电压的装置包括:存储器;以及处理器,其被配置为执行存储器中存储的代码以:在第一温度下,通过电压参考的参考电路的第一多个微调代码进行排序,该参考电路被配置为生成与温度成比例的电流和对应的第一控制电压以及与温度互补的电流和对应的第二控制电压;测量第一多个微调代码中的每个微调代码的电压参考的电压输出以获得第一电压输出值;在第二温度下,通过参考电路的第二多个微调代码进行排序;测量第二多个微调代码中的每个微调代码的电压参考的电压输出以获得第二电压输出值;以及基于第一电压输出值和第二电压输出值来选择参考电路的微调代码。
参考以下具体实施方式,可以理解这些和其他方面。
附图说明
可以通过参考示例实现方式来进行上文所简要概述的更具体的描述,从而可以详细理解上述特征的方式,其中一些示例在附图中图示。然而,应当指出,附图仅图示了典型示例实现方式,因此不应视为对其范围的限制。
图1是描绘了根据示例的集成电路(IC)的框图。
图2是描绘了根据示例的电压参考电路的框图。
图3是描绘了根据示例的参考电路的示意图。
图4是描绘了根据示例的电阻器梯(resistor ladder)的示意图。
图5A是描绘了根据示例的零温度系数(Tempco)电路的示意图。
图5B是描绘了根据示例的曲率校正电路的示意图。
图5C是描绘了根据示例的图5A的零Tempco电路的另一部分的示意图。
图6是图示了参考电压对温度的依赖性的曲线图。
图7是描绘了根据示例的负Tempco电路的示意图。
图8是描绘了根据示例的正Tempco电路的示意图。
图9是描绘了根据示例的生成电压参考的方法的流程图。
图10是描绘了根据示例的测试***的框图。
图11是描绘了根据示例的在电压参考电路中设置微调代码的方法的流程图。
图12A是描绘了根据示例的平面微调代码与不同温度下的输出电压的关系的曲线图1202和1204。
图12B是描绘了根据示例的参考微调代码与特定温度下的输出电压的关系的曲线图1206。
图13是描绘了根据另一示例的在电压参考电路中设置微调代码的方法的流程图。
图14A是描绘了根据示例的两个不同温度下的参考微调代码的测量的曲线图。
图14B是描绘了根据示例的平面微调代码的查找的曲线图。
图15是描绘了根据示例的其中可以使用本文中所描述的电压参考电路的可编程IC的框图。
图16描绘了图15的可编程IC的现场可编程门阵列(FPGA)实现方式。
为了便于理解,在可能的情况下,相同附图标记已经用于指定附图中所共有的相同元件。应当设想,一个示例的各个元件可以有益地并入其他示例中。
具体实施方式
下文中参考附图对各种特征进行描述。应当指出,附图可以按比例绘制或不按比例绘制,并且在整个附图中,结构或功能相似的元件由相似的附图标记表示。应当指出,附图仅旨在方便特征的描述。它们不旨在作为所要求保护的发明的详尽描述或对所要求保护的发明的范围的限制。另外,图示的示例不必具有所示的所有方面或优点。结合特定示例所描述的方面或优点不必限于该示例,并且可以在任何其他示例中实践,即使未如此示出或未明确描述。
图1是描绘了根据示例的集成电路(IC)100的框图。IC 100包括电压参考电路200、控制电路114、以及电路102。电压参考电路200耦合在供应电压VCC的电源节点110与供应接地电压(例如,0伏)的接地节点112之间。电压VCC可以由IC 100内或IC 100外的电源(未示出)提供。电压参考电路200通过一个或多个节点104耦合到一个或多个电路102,每个节点供应零温度系数(Tempco)电压。参考电压电路200通过一个或多个节点106耦合到一个或多个电路102,每个节点供应负Tempco电压。电压参考电路200通过一个或多个节点108耦合到一个或多个电路102,每个节点供应正Tempco电压。因此,电压参考电路200生成零Tempco电压、负Tempco电压、以及正Tempco电压。控制电路114向电压参考电路200供应控制信号,用于微调电压和/或电流,如下文所详细描述的。
图2是描绘了根据示例的电压参考电路200的框图。电压参考电路200包括参考电路202、零Tempco电路204、负Tempco电路206、以及正Tempco电路208。节点210将参考电路202的一个输出耦合到Tempco电路204…208中的每个Tempco电路。节点212将参考电路202的另一输出耦合到Tempco电路204…208中的每个Tempco电路。节点210和212向Tempco电路204…208供应控制电压。参考电路202生成与温度成比例的电流(称为Iptat)和与温度互补的电流(称为Ictat),如下文所进一步描述的。节点210和212上的控制电压控制Tempco电路204…208中的电流源,以分别镜像电流Iptat和Ictat。零Tempco电路204在节点104处将零Tempco电流Iztat(Iztat=Iptat+Ictat)转换为一个或多个零Tempco电压。负Tempco电路206在节点106处将电流Iztat转换为一个或多个负Tempco电压。正Tempco电路208在节点108处将电流Iztat转换为一个或多个正Tempco电压。
图3是描绘了根据示例的参考电路202的示意图。参考电路202包括p通道场效应晶体管(FET)302,304和306,诸如p型金属氧化物半导体FET(MOSFET)。p通道FET是使用空穴作为承载其通道电流的多数载流子。参考电路202还包括运算放大器308、运算放大器316、多路复用器320、电阻器310、电阻器梯318、双极结型晶体管(BJT)312、以及BJT 314。BJT 312和314是PNP晶体管。
FET 302的源极耦合到供应VCC的节点110。FET 302的漏极耦合到节点324。FET 302的栅极耦合到供应控制电压VP的节点210。FET 304的源极耦合到节点110。FET 304的漏极耦合到节点326。FET 304的栅极耦合到节点210。FET 306的源极耦合到节点110。FET 306的栅极耦合到供应控制电压VC的节点212。FET 306的漏极耦合到节点330。具有总电阻R2的电阻器梯318耦合在节点330与接地节点112之间。
图4是描绘了根据示例的电阻器梯400的示意图。电阻器梯400可以用作电阻器梯318或本文中所描述的任何其他电阻器梯。电阻器梯400包括电阻器串408,例如,电阻器4081…408K,其中K是大于1的整数。电阻器4081…408K串联耦合在节点410与节点412之间。电阻器梯400还包括多路复用器402。多路复用器402的输入分别耦合到多个抽头,例如,抽头4041…404J,其中J是大于1的整数。每个抽头4041…404J耦合到电阻器串408的相应节点,其中电阻器串408在每对节点之间包括一个或多个电阻器。多路复用器402包括控制输入414,用于接收选择抽头404中的一个抽头的信号Ctrl。信号Ctrl是具有上限[log2(J)]位的数字信号。多路复用器402包括耦合到节点406的输出。电阻器梯400在节点406与节点412之间提供有效电阻R(为了说明目的以虚线示出),其取决于Ctrl信号的代码值。
返回到图3,节点328基于平面微调代码的值来耦合到电阻器梯318的选择的抽头。这将电阻器梯318有效地分成节点330与节点328之间的电阻3181以及节点328与接地节点112之间的电阻3182。电阻3181具有值R2',而电阻3182具有值R2”。
运算放大器308的反相输入耦合到节点324。运算放大器308的非反相输入耦合到节点326。运算放大器308的输出耦合到节点210。运算放大器316的反相输入耦合到节点324。运算放大器316的非反相输入耦合到节点328。运算放大器316的输出耦合到节点212。
具有电阻R1的电阻器310耦合在节点326与BJT 314的发射极之间。BJT 314的基极和集电极中的每个均耦合到接地节点112。因此,BJT 314是二极管连接的BJT,其阳极耦合到电阻器310,而阴极耦合到接地节点112。BJT 312的发射极耦合到节点324。BJT 312的基极和集电极中的每个耦合到接地节点112。因此,BJT 312是二极管连接的BJT,其阳极耦合到节点324,而阴极耦合到接地节点112。BJT 314的发射极区域是BJT 312的N倍,其中N是大于1的整数。
在操作中,运算放大器308是自偏置的,并且设置控制电压VP以接通FET 302和304。运算放大器308施加负反馈,使得节点324处的电压等于节点326处的电压。节点324处的电压是电压VEB1,其是BJT 312的发射极与基极之间的电压。电压VEB1与温度互补(即,具有负Tempco)。BJT 314的发射极处的电压为VEB2,其是BJT 314的发射极与基极之间的电压。电压VEB2与温度互补。节点326与BJT 314的发射极之间的电阻器310两端的电压为ΔVBE=VEB1–VEB2=VBE2–VBE1。差分电压ΔVBE可以以数学公式表示为ΔVBE=n*VT*ln(N),其中VT是热温度,n是理想因子,N是BJT 314与BJT 312之间的发射极区域的比例,ln表示自然对数函数。出于本文中示例的目的,理想因子n假定为1,并且从后续表达式中省略。热电压VT=KT/q,其中T为开氏温度,K为玻尔兹曼常数,并且q为以库仑为单位的电子电荷。如此,ΔVBE与温度成比例(即,具有正Tempco)。ΔVBE还取决于集电极电流的比例,其通过β因子与基极电流有关(即,β=Ic/Ib,其中Ic是集电极电流,而Ib是基极电流)。电流Iptat可以以数学公式表示为Iptat=ΔVBE/R1,其也与温度成比例。节点210处的电压VP控制Tempco电路中的电流源以镜像电流Iptat。
运算放大器316通过调整控制电压VC来施加负反馈,以均衡节点328处的电压和节点324处的电压(例如,VEB1)。因此,电流Ictat(从节点330进入电阻器梯318)可以以数学方式表示为Ictat=VEB1/R2”。由于VEB1与温度互补,所以Ictat也与温度互补。节点212处的电压VC控制Tempco电路中的电流源以镜像电流Ictat。可以通过变化平面微调代码来微调电流Ictat。平整微调通过相对于Iptat调整Ictat来平衡温度系数,以使Ictat+Iptat=Iztat在一定温度范围内近似恒定。注意,虽然Iptat相对于温度的斜率是恒定的,但是Ictat相对于温度的斜率却是非线性的。因此,Iztat在一定温度范围内根据期望恒定值变化。如下文进一步所描述的,对该一阶误差进行校正。
图5A是描绘了根据示例的零Tempco电路204的示意图。零Tempco电路204包括p沟道FET 502,504,506和508(例如,p型MOSFET)。零Tempco电路204还包括曲率校正电路510、电阻器梯512、以及电阻器梯554。
FET 502的源极耦合到供应VCC的节点110。FET 502的漏极耦合到节点530。FET 502的栅极耦合到供应控制电压VC的节点212。FET 504的源极耦合到供应VCC的节点110。FET504的漏极耦合到节点530。FET 504的栅极耦合到供应控制电压VP的节点210。FET 506的源极耦合到节点110。FET 506的漏极耦合到节点532。FET 506的栅极耦合到供应控制电压VC的节点212。FET 508的源极耦合到供应VCC的节点110。FET 508的漏极耦合到节点532。FET508的栅极耦合到供应控制电压VP的节点210。FET 502和504形成镜像Ictat和Iptat的电流源5141。FET 506和FET 508形成镜像Ictat和Iptat的电流源5142。
具有电阻RLOAD1的电阻器梯512耦合在节点530与接地节点112之间。节点556基于Ref1微调代码的值来耦合到电阻器梯512的选择的抽头。抽头的选择会产生节点530与节点556之间耦合的电阻5121以及节点556与接地节点112之间耦合的电阻5122。电阻5121具有值RLOAD1',而电阻5122具有值RLOAD1”。曲率校正电路510耦合到节点556以供应电流Icor,如下文所进一步描述的。
具有电阻RLOAD2的电阻器梯554耦合在节点532与接地节点112之间。节点558基于Ref2微调代码的值被耦合到电阻器梯554的选择的抽头。抽头的选择会产生节点532与节点558之间耦合的电阻5541以及节点558和接地节点112之间耦合的电阻5542。电阻5541具有值RLOAD2',而电阻5542具有值RLOAD2”。
在操作中,控制电压VC控制FET 502和506以供应电流Ictat。控制电压VP控制FET504和FET 508以供应电流Iptat。电流Ictat和Iptat馈入节点530。控制电路114将Ref1微调设置为控制值RLOAD1'和RLOAD1”。曲率校正电路510向电阻器梯512供应电流Icor,使得在稳态条件下,电流Iztat和Icor的总和传导通过电阻RLOAD1”。
节点556供应与Iztat+Icor成比例的电压,其被称为Vref1。电压Vref1具有零Tempco。
电流Ictat和Iptat馈入节点532。在稳态条件下,电流Iztat传导通过电阻器梯554。控制电路114控制设置Ref2微调以控制RLOAD2'和RLOAD2”的值。节点558供应与Iztat成比例的电压Vref2。电压Vref2具有零Tempco。LPF 538所输出的电压与Iztat成比例。运算放大器540、电阻器544、电阻器546和电阻器552被配置为非反相放大器,该同相放大器将配置的增益量施加到LPF 538所输出的电压。增益由电阻器544,546和552的电阻值确定。节点542供应零Tempco电压Vref2。电阻器544,548和552形成分压器,该分压器在节点550处供应Vref2的一部分(例如,生成Vref2/2的电压的一半)。
Ref1微调代码和Ref2微调代码分别在节点556和558处设置对应预增益电压的直流(DC)电平。增益电路可以用于放大或衰减预增益电压。然后,分压器可以提供增益后参考电压的一个或多个部分。
在该示例中,零Tempco电路204包括两个电流源514,用于镜像Ictat和Iptat以生成三个零Tempco电压。在其他示例中,零Tempco电路204可以包括少于或多于两个的电流源514,用于生成任意数目的零Tempco电压。在示例中,可以省略增益电路516中的一个或两个增益电路。可替代地,另一电流源514可以为供应预增益输出电压的另一电阻器梯馈电。
图5B是描述了根据示例的曲率校正电路510的示意图。曲率校正电路510包括p沟道FET 564、566和568(例如,p型MOSFET)。曲率校正电路510还包括PNP BJT 570和572、以及跨导电路578。
FET 564、566和568的源极耦合到供应VCC的节点110。FET 564的漏极耦合到节点574,而FET 564的栅极耦合到供应控制电压VC的节点212。FET 566和568的漏极耦合到节点5576。FET 566的栅极耦合到供应控制电压VC的节点212。FET 568的栅极耦合到供应控制电压VP的节点210。FET 566和568的宽度是FET 564的一半。FET 564提供电流Ictat的镜像,FET 566提供电流Ictat/2的镜像,并且FET 568供应电流Iptat/2的镜像。
BJT 570的发射极耦合到节点574以提供电压VEB3。BJT 572的发射极耦合到节点576以提供电压VEB4。BJT 570和572的基极和集电极耦合到接地节点112。因此,BJT 570和572是二极管连接的BJT,其分别耦合在节点574与接地节点112之间以及节点576与接地节点112之间。BJT 572的发射极区域是BJT 570的N'倍,其中N'是大于1的整数。
跨导电路578的输入耦合到节点574和576。跨导电路578的输出耦合到节点556并且供应电流Icor。
在操作中,电流的Ictat随温度呈非线性变化。也就是说,Ictat相对于温度的导数不是恒定的。如此,从Iztat生成的任何电压都会随温度变化。图6是描绘了Vref1对温度的依赖性的曲线图600。曲线图600包括表示温度的轴线602和表示以伏特为单位的电压Vref1的轴线606。如曲线610所示,电压Vref1相对于温度具有凸形弓形。也就是说,Vref1随着温度的升高而升高直至达到最大值,然后随着温度的进一步升高而降低。
返回到图5B,曲率校正电路510将二阶校正施加到Iztat,以减轻由于Ictat的一阶误差引起的Vref1的温度依赖性。特别是,差分电压ΔVBE2=VBE4–VBE3=VT*ln((N’*Iztat/2)/IS4)–VT*ln(Ictat/IS3),其中IS4和IS3分别是BJT 570和572的反向饱和电流。如果反向饱和电流近似相等,则表达式简化为ΔVBE2=VT*(ln(N’*Iztat/2)–ln(Ictat))。图6中的曲线图600包括表示以伏特为单位的ΔVBE2的轴线604。如曲线608所示,电压ΔVBE2相对于温度具有凹形弓形。也就是说,ΔVBE2随着温度的升高而降低直至达到最小值,然后随着温度的进一步升高而升高。跨导电路578将差分电压ΔVBE2转换为电流Icor,该电流Icor的凹曲率随着温度的变化而相同。跨导电路578将电流Icor注入节点556。随着温度的变化,由于二阶曲率校正,所以电流Ictat+Icor基本恒定。
图5C是描绘了根据示例的零Tempco电路204的另一部分204A的示意图。零Tempco电路204的部分204A包括p沟道FET 580和582、以及电阻器梯形586。FET 580的源极耦合到供应VCC的节点110。FET 580的漏极耦合到节点584。FET 580的栅极耦合到供应控制电压VC的节点212。FET 582的源极耦合到供应VCC的节点110。FET 582的漏极耦合到节点584。FET582的栅极耦合到供应控制电压VP的节点210。FET 580和582形成镜像Ictat和Iptat的电流源5143。
具有电阻RLOAD3的电阻器梯586耦合在节点584与接地节点112之间。节点588基于Ref3微调代码的值被耦合到电阻器梯586的选择的抽头。抽头的选择会产生节点584与节点588之间耦合的电阻5861以及节点588与接地节点112之间耦合的电阻5862。电阻5861具有值RLOAD3',而电阻5862具有值RLOAD3”。节点588供应电压Vref3,该电压Vref3是预增益零Tempco电压。
图7是描绘了根据示例的负Tempco电路206的示意图。负Tempco电路206包括六个p沟道FET 702…712和电阻器梯718、720、728和730。FET 702…712的源极耦合到供应VCC的节点110。FET 702和704的漏极耦合到节点714。FET 706的漏极耦合到节点724。FET 708和710的漏极耦合到节点716。FET 712的漏极耦合到节点736。FET 702和708的栅极耦合到供应控制电压VP的节点210。FET 704、706、710和712的栅极耦合到供应控制电压VC的节点212。FET702、704和706形成第一电流源7151,而FET708、710和712形成第二电流源7152。
具有电阻R3的电阻器梯718耦合在节点714与节点726之间。具有电阻R4的梯形电阻720耦合在节点726与接地节点112之间。电阻器梯718和720串联耦合在节点714与接地节点112之间。如由控制电路114生成的代码Neg1微调确定的电阻器梯718的选择的抽头耦合到节点722。电阻器梯718在电阻7181与电阻7182之间有效分开,其中电阻7181具有值R3',而电阻7182具有值R3”。如由控制电路114生成的代码Neg1斜率微调确定的电阻器梯720的选择的抽头耦合到节点724。电阻器梯720在电阻7201与电阻7202之间有效分开,其中电阻7201具有值R4',而电阻7202具有值R4”。
具有电阻R5的电阻器梯728耦合在节点716与节点734之间。具有电阻R6的电阻器梯730耦合在节点734与接地节点112之间。电阻器梯728和730串联耦合在节点716与接地节点112之间。如由控制电路114生成的代码Neg2微调确定的电阻器梯728的选择的抽头耦合到节点732。电阻器梯728在电阻7281与电阻7282之间有效分开,其中电阻7281具有值R5',而电阻7282具有值R5”。如由控制电路114生成的代码Neg2斜率微调确定的电阻器梯730的选择的抽头耦合到节点736。电阻器梯730在电阻7301和电阻7302之间有效分开,其中电阻7301具有值R6',而电阻7302具有值R6”。
在操作中,FET 702和704通过电阻器梯718和电阻器梯720的串联组合供应电流Iztat(即,Ictat+Iptat)。FET 706通过电阻7202提供Ictat的镜像。节点722处的电压为Vneg1=Iztat*(R3”+R4)+Ictat*R4”。电压Vneg1具有零Tempco分量Iztat*(R3”+R4)和负Tempco分量Ictat*R4”。因此,电压Vneg1具有负Tempco。控制电路114设置代码Neg1斜率微调以控制电压Vneg1的负Tempco的斜率。给定用于Neg1斜率微调的代码,控制电路114设置代码Neg1微调以控制电压Vneg1的DC电平。
FET 708和710通过电阻器梯728和电阻器梯730的串联组合供应Iztat(即,Ictat+Iptat)。FET 712通过电阻7302供应Ictat的镜像。节点732处的电压是Vneg2=Iztat*(R5”+R6)+Ictat*R6”。电压Vneg2具有零Tempco分量Iztat*(R5”+R6)和负Tempco分量Ictat*R6”。因此,电压Vneg2具有负Tempco。控制电路114设置代码Neg2斜率微调以控制电压Vneg2的负Tempco的斜率。给定用于Neg2斜率微调的代码,控制电路114设置代码Neg2微调以控制电压Vneg2的DC电平。电压Vneg2的设置与电压Vneg1无关。
尽管示出了两个电流源715和两对电阻器梯,但是负温度系数电路206可以包括任意数目的电流源715,每个电流源耦合到一对电阻器梯,如图7所示。以这种方式,负Tempco电路可以供应任意数目的互补温度电压。另外,尽管图7中省略了增益电路,但是在一些示例中,与图5A所示的配置类似,一个或两个预增益电压输出可以耦合到增益电路。
图8是描绘了根据示例的正Tempco电路208的示意图。正Tempco电路208包括p沟道FET 802和804、电阻器梯824、开关808和810、以及数模(DAC)电流源816和820。FET 802和804的源极耦合到供应电压VCC的节点110。FET 802和804的漏极耦合到节点806。FET 802的栅极耦合到供应控制电压VC的节点212。FET 804的栅极耦合到供应控制电压VP的节点210。FET 802和804形成供应Iztat=Ictat+Iptat的电流源815。
具有电阻R7的电阻器梯824耦合在节点806与接地节点112之间。如由控制电路114设置的Blk微调代码所控制的电阻器梯824的选择的抽头耦合到节点826。电阻器梯824有效分成分别具有值R7'和R7”的电阻8241和电阻8242。电阻8241耦合在节点806与节点826之间。电阻8242耦合在节点826与接地节点112之间。节点826供应电压VBLK。
开关808的一个端子耦合到供应控制电压VP的节点210。开关808的另一端子耦合到节点812。电流DAC 816的参考电压输入耦合到节点812。电流DAC 816包括数字控制输入,其耦合到供应数字信号Blk_p的总线818。电流DAC 816的电流输出耦合到节点806。电流DAC816的电源电压输入耦合到供应电压VCC的节点110。
开关810的一个端子耦合到供应控制电压VC的节点212。开关810的另一端子耦合到节点814。电流DAC 820的参考电压输入耦合到节点814。电流DAC 820包括数字控制输入,其耦合到供应数字信号Blk_c的总线822。电流DAC 820的电流输出耦合到接地节点112。电流DAC 820的电源电压输入耦合到节点806。
在操作中,电压VBLK=Iztat*R7”+Idac*R7”。流入节点806的电流Idac取决于开关808和810的状态。如果开关808和810两者均断开,则电流Idac为零。如果开关808闭合而开关810断开,则电流DAC 816接收电压VP。电流DAC 816基于由数字信号Blk_p供应的代码来提供电流Iptat的比例。电流DAC 816输出电流Idac_p。电流Idac等于电流DAC816所供应的电流Idac_p。在这种情况下,电压VBLK包括零Tempco分量Iztat*R7”和正Tempco分量Idac_p*R7”。
如果开关810闭合而开关808断开,则电流DAC 820接收电压VC。电流DAC 820基于由数字信号Blk_C供应的代码来汲取电流Ictat的比例。电流DAC 820汲取电流Idac_c。电流Idac等于由电流DAC 820供应的-Idac_c。在这种情况下,电压VBLK包括零Tempco分量Iztat*R7”和正Tempco分量-Idac_c*R7”。
如果两个开关808和810两者均闭合,则电流Idac=Idac_p–Idac_c。在这种情况下,电压VBLK包括零Tempco分量Iztat*R7”和正Tempco分量(Idac_p-Idac_c)*R7”。
在一些示例中,控制电路114生成控制信号Blk Ptat和Blk Ctat,以交替顺序断开和闭合开关808和810。控制电路114使用数字信号Blk_p和Blk_c来控制振荡的幅度。控制电路114使用Blk微调代码来控制电压VBLK的DC电平。尽管示出了单个电流源815和负载(电阻器梯824和电流DAC 816,820),但是应当理解,正Tempco电路208可以包括多于一个电流源815和相关联负载,以生成多于一个正Tempco电压。在一些示例中,预增益电压VBLK可以耦合到增益电路以提供具有增益的正Tempco电压。
图9是描绘了根据示例的生成电压参考的方法900的流程图。方法900在框902处开始,在该框902处,参考电路202生成Iptat和控制电压Vp。在框904处,参考电路202生成Ictat和控制电压Vc。在框906处,一个或多个电流源响应于控制电压Vp和Vc而生成Iptat和Ictat的总和电流。例如,在框908处,零Tempco电路204从总和电流生成零Tempco电压。在框910处,负Tempco电路206从总和电流生成负Tempco电压。在框912处,正Tempco电路208从总和电流生成正Tempco电压。
图10是描绘了根据示例的测试***1000的框图。测试***1000包括自动测试设备(ATE)1002和具有多个IC 1100的晶片1004。ATE 1002包括中央处理单元(CPU)1008、存储器1012、输入/输出(IO)电路1010和支持电路1006。CPU 1008可以是任何类型的通用处理器,诸如基于x86的处理器、基于的处理器等。CPU 1008可以包括一个或多个核心和相关联电路(例如,高速缓冲存储器、存储器管理单元(MMU)、中断控制器等)。CPU 1008被配置为执行程序代码,该程序代码执行本文中所描述的一个或多个操作并且可以存储在存储器1012中。支持电路1006包括与CPU 608协作的各种设备。例如,支持电路1006可以包括芯片组(例如,北桥、南桥、平台主机控制器等)、稳压器、固件(例如,BIOS)等。在一些示例中,CPU1008可以是***级封装(SiP)、片上***(SoC)等,其吸收了芯片组(例如,北桥、南桥等)的全部或大部分功能。IO电路1010包括被配置为用于与IC 1100通信的各种电路。
存储器1012是允许存储和检索诸如可执行指令和数据之类的信息的设备。存储器1012可以包括例如一个或多个随机存取存储器(RAM)模块,诸如双倍数据速率(DDR)动态RAM(DRAM)。ATE 1002可以包括各种其他设备,其包括本地存储设备(例如,一个或多个硬盘、闪存模块、固态磁盘、以及光盘)和/或使得测试***1000能够与一个或多个网络数据存储***通信的存储接口。
图11是描绘了根据示例的在电压参考电路中设置微调代码的方法1100的流程图。方法1100可以由ATE 1002执行,以针对晶片604上的每个IC 100在参考电路202中设置平面微调并且在电路500A中设置Ref_x微调(例如,Ref1微调、Ref2微调等)。
方法1100开始于步骤1102,在该步骤1102中,晶片1004放置在0摄氏度(0℃)的环境中,并且ATE 1002通过平面微调的微调代码进行排序,并且测量Vref1。ATE 1002获得用于平面微调的对应的多个微调代码的多个Vref1值。在步骤704处,ATE 1002将在步骤1102处获得的Vref1值拟合为具有一个或多个系数(例如,三个系数)的多项式曲线。ATE 1002将系数的值存储在IC 100中(例如,在使用例如电子保险丝(e-fuse)等类型的存储器元件的控制电路114中)。图12A是描绘了根据示例的平面微调代码与不同温度下的输出电压的关系的曲线图1200。在曲线图1200中,水平轴表示平面微调代码,而垂直轴表示输出电压。曲线1202表示在1104处确定的多项式曲线(其中T1=0℃)。
在步骤1106处,晶片1004放置在100摄氏度(100℃)的环境中,并且ATE 1002通过平面微调的微调代码进行排序,并且测量Vref1。ATE 1002获得用于平面微调的对应的多个微调代码的多个Vref1值。在步骤1108处,ATE 1002将在步骤1106获得的Vref1值拟合为阶与在步骤1104中使用的阶相同的多项式曲线。在曲线图1200中,曲线1204表示在步骤1108中确定的多项式曲线。
在步骤1110处,ATE 1002确定0℃下的Vref1曲线与100℃下的Vref1曲线之间的交点。ATE 1002可以通过获得由IC 100中的控制电路114存储的系数来在0℃下生成Vref1曲线。在步骤1108中,ATE 1002在100℃下生成Vref1曲线。在步骤712处,ATE 1002确定对应于0℃下的Vref1曲线与100℃下的Vref1曲线之间的交点的用于平面微调的微调设置。如曲线图1200所示,曲线1202和1204的交点产生确定的平面微调代码值。在步骤1114处,ATE 1002将平面微调设置为在步骤1112确定的微调代码,并且调整Ref1微调以设置Vref1的期望电压(例如,1V)。图12B是描绘了根据示例的参考微调代码与特定温度(T=T2)下的输出电压的关系的曲线图1201。在曲线图1201中,水平轴线表示参考微调代码,而垂直轴线表示输出电压。曲线1206表示参考微调代码与输出电压的关系,并且1V的输出电压产生确定的参考微调代码值。
图13是描绘了根据示例的在电压参考电路中设置微调代码的方法1300的流程图。方法1300可以由ATE 1002执行,用于针对晶片1004上的每个IC 100在参考电路202中设置平面微调并且在电路500A中设置Ref_x微调(例如,Ref1微调、Ref2微调等)。
方法1300在步骤902处开始,在该步骤902处,ATE 1002选择平面微调的近似微调代码。可以基于参考电压电路的仿真来设置平面微调的近似微调代码。在步骤1304处,晶片1004放置在0℃环境中,并且ATE 1002选择用于将Vref1设置为期望值(例如,1V)的Ref1微调的微调代码。ATE 1002可以调整Ref1微调并且测量Vref1,直到Vref1获得期望值为止。在步骤1306,ATE 1002将用于Ref1微调的选择的微调代码存储在IC 100中(例如,存储在使用例如电子熔丝(e-fuse)等类型的存储器元件的控制电路114中)。
在步骤1308处,晶片1004放置在100℃的环境中,并且ATE 1002选择用于将Vref1设置为期望值(例如,1V)的Ref1微调的微调代码。在步骤1310处,ATE 1002确定Ref1微调代码随着温度的变化的斜率。例如,ATE 1002可以计算0℃和100℃下Ref1微调代码值之间的差异。图14A是描绘了根据示例的两个不同温度下的Ref1微调代码的测量的曲线图1400。在曲线图1400中,水平轴线表示温度,而垂直轴线表示Ref1微调代码值。在温度T1下,获得代码1。在温度T2下,获得代码2。如果温度系数为零,则在两个温度下都会获得相同的代码。在步骤1310处,ATE 1002确定曲线1002的斜率。在步骤912处,ATE 1002基于在步骤1310处确定的Ref1微调代码斜率来从查找表中获得平面微调的微调代码值。该查找表可以包括对应多个Ref1微调代码斜率值的平面微调的多个微调代码值。图14B是描绘了根据示例的给定Ref1微调的斜率的平面微调代码的查找的曲线图1404。在曲线图1401中,水平轴线表示平面微调码,而垂直轴线表示图14A所示的曲线1402的斜率。通过基于曲线1404改变平面微调代码设置来校正在步骤1310中从曲线1402确定的温度系数。
图15是描绘了根据示例的其中可以使用本文中所描述的电压参考电路200的可编程IC 1的框图。可编程IC 1包括可编程逻辑3、配置逻辑25、以及配置存储器26。可编程IC 1可以耦合到外部电路,诸如非易失性存储器27、DRAM 28、以及其他电路29。可编程逻辑3包括逻辑单元30、支持电路31、以及可编程互连32。逻辑单元30包括可以被配置为实现多个输入的通用逻辑功能的电路。支持电路31包括专用电路,诸如收发器、输入/输出块、数字信号处理器、存储器等。逻辑单元和支持电路31可以使用可编程互连32互连。用于对逻辑单元30进行编程的信息、用于设置支持电路31的参数的信息以及用于对可编程互连32进行编程的信息通过配置逻辑25存储在配置存储器26中。配置逻辑25可以从非易失性存储器27或任何其他源(例如,DRAM 28或从其他电路29)获得配置数据。在一些示例中,可编程IC 1包括处理***2。处理***2可以包括微处理器、存储器、支持电路、IO电路等。
图16图示了可编程IC 1的现场可编程门阵列(FPGA)实现方式,其包括大量不同可编程区块,该大量不同可编程区块包括收发器37、可配置逻辑块(“CLB”)33、随机存取存储器块(“BRAM”)34、输入/输出块(“IOB”)36、配置和时钟逻辑(“CONFIG/CLOCKS”)42、数字信号处理块(“DSP”)35、专用输入/输出块(“I/O”)41(例如,配置端口和时钟端口)、以及其他可编程逻辑39(诸如数字时钟管理器、模数转换器、***监测逻辑等)。FPGA还可以包括PCIe接口40、模数转换器(ADC)38等。
在一些FPGA中,每个可编程区块可以包括至少一个可编程互连元件(“INT”)43,其具有与相同区块内的可编程逻辑元件的输入和输出端子48的连接,如图11的顶部处包括的示例所示。每个可编程互连元件43还可以包括与同一区块或一个或多个其他区块中的一个或多个相邻可编程互连元件的互连分段49的连接。每个可编程互连元件43还可以包括与逻辑块(未示出)之间的通用路由资源的互连分段50的连接。通用路由资源可以包括逻辑块(未示出)之间的路由通道,其包括互连分段(例如,互连分段50)的轨道和用于连接互连分段的开关块(未示出)。通用路由资源的互连分段(例如,互连分段50)可以跨越一个或多个逻辑块。可编程互连元件43与通用路由资源一起实现了用于所示FPGA的可编程互连结构(“可编程互连”)。
在一个示例实现方式中,CLB 33可以包括可以被编程为实现用户逻辑的可配置逻辑元件(“CLE”)44以及单个可编程互连元件(“INT”)43。BRAM 34可以包括BRAM逻辑元件(“BRL”)45以及一个或多个可编程互连元件。通常,区块中包括的互连元件的数目取决于区块的高度。在图示的示例中,BRAM区块的高度与五个CLB相同,但是还可以使用其他数目(例如,四个)。除了适当数目的可编程互连元件之外,DSP区块35还可以包括DSP逻辑元件(“DSPL”)46。除了可编程互连元件43的一个实例之外,IOB 36还可以包括例如输入/输出逻辑元件(“IOL”)47的两个实例。对于本领域技术人员而言,显而易见的是,例如连接到I/O逻辑元件47的实际I/O焊盘通常不限于输入/输出逻辑元件47的区域。
在图示的示例中,靠近管芯中心的水平区域(如图16所示)用于配置、时钟和其他控制逻辑。从该水平区域或列延伸的垂直列51用于在FPGA的整个宽度上分布时钟和配置信号。
利用图11所示的体系架构的一些FPGA包括附加逻辑块,这些逻辑块破坏了构成FPGA很大一部分的规则柱状结构。附加逻辑块可以是可编程块和/或专用逻辑。
注意,图16仅旨在图示示例性FPGA体系架构。例如,一行中逻辑块的数目、行的相对宽度、行的数目和顺序、行中包括的逻辑块的类型、逻辑块的相对大小、以及图11的顶部处包括的互连/逻辑实现方式纯粹是示例性的。例如,在实际FPGA中,无论CLB出现在何处,通常都包括一个以上的相邻CLB行,以方便有效实现用户逻辑,但是相邻CLB行的数目随FPGA的整体大小而变化。
以下提供了若干个非限制性示例。
在一个示例中,可以提供一种电压参考电路。这种电压参考电路可以包括:参考电路,其包括第一电路,该第一电路被配置为生成与温度成比例的电流和对应的第一控制电压,第二电路,该第二电路被配置为生成与温度互补的电流和对应的第二控制电压;第一电流源,其耦合到第一负载电路,该第一电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第一负载电路根据总和电流生成零温度系数(Tempco)电压;以及第二电流源,其耦合到第二负载电路,该第二电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第二负载电路根据总和电流和与温度互补的电流生成负Tempco电压。
某个这种电压参考电路还可以包括第三电流源,其耦合到第三负载电路,该第三电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第三负载电路从总和电流和与温度互补的电流和与温度成比例的电流中的至少一个生成正Tempco电压。
在某个这种电压参考电路中,第三电流源包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压。
在某个这种电压参考电路中,第三负载电路可以包括:第一电流数模转换器(DAC),其可切换地耦合以接收第一控制电压并且被配置为供应第一正温度系数(Tempco)电流;第二电流DAC,其可切换地耦合以接收第二控制电压并且被配置为供应第二正Tempco电流;以及电阻器梯,其耦合在第一公共漏极与接地节点之间,该电阻器梯将总和电流加上第一正Tempco电流和第二正Tempco电流中的一个或两个转换为正Tempco电压。
在某个这种电压参考电路中,第一电流源包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压,并且其中第一负载电路包括电阻器梯,该电阻器梯耦合在第一公共漏极和接地节点之间,该电阻器梯将总和电流转换为零Tempco电压。
某个这种电压参考电路可以包括曲率补偿电路,其被配置为将校正电流注入到电阻器梯中以与总和电流组合,该曲率补偿电路包括具有第二公共源极和第二公共漏极的第三FET和第四FET,第三FET的栅极耦合以接收第一控制电压,而第三FET的栅极耦合以接收第二控制电压;第五FET,其栅极耦合以接收第二控制电压;第一二极管连接的双极结型晶体管(BJT),其耦合在第五FET的漏极与接地节点之间;第二二极管连接的双极结型晶体管(BJT),其耦合在第二公共漏极与接地节点之间;以及跨导电路,其被配置为将第五FET的漏极与第二公共漏极之间的电压转换为校正电流。
在某个这种电压参考电路中,第二电流源可以包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压;以及第三FET,其栅极耦合到第二控制电压;并且其中第二负载电路包括串联耦合在第一公共漏极与接地节点之间的第一电阻器梯和第二电阻器梯,第一电阻器梯和第二电阻器梯从第一公共漏极接收总和电流,第二电阻器梯的一部分从第三FET的漏极接收与温度互补的电流。
在某个这种电压参考电路中,参考电路可以包括具有第一公共源极和第一公共栅极的第一场效应晶体管(FET)和第二FET;第一二极管连接的双极结型晶体管(BJT),其耦合在第一FET的漏极与接地节点之间;第一电阻器和第二二极管连接的BJT,其串联耦合在第二FET的漏极与接地节点之间;第一运算放大器,其非反相输入耦合到第二FET的漏极,其反相输入耦合到第一FET的漏极,并且输出耦合到第一公共栅极;第三FET,其源极耦合到公共源极;电阻器梯,其耦合在第三FET的漏极与接地节点之间;以及第二运算放大器,其反相输入耦合到第一FET的漏极,其非反相输入耦合到电阻器梯,并且输出耦合到第三FET的栅极。
在另一示例中,可以提供一种集成电路。这种集成电路可以包括一个或多个电路;以及电压参考电路,其向一个或多个电路供应至少一个电压,该电压参考电路包括:参考电路,其包括第一电路,该第一电路被配置为生成与温度成比例的电流和对应的第一控制电压,第二电路,该第二电路被配置为生成与温度互补的电流和对应的第二控制电压;第一电流源,其耦合到第一负载电路,该第一电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第一负载电路从总和电流生成零温度系数(Tempco)电压;以及第二电流源,其耦合到第二负载电路,该第二电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第二负载电路从总和电流和与温度互补的电流生成负Tempco电压。
在某个这种集成电路中,参考电压电路还包括第三电流源,其耦合到第三负载电路,该第三电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,第三负载电路从总和电流和温度互补型电流和温度比例型电流中的至少一个生成正Tempco电压。
在某个这种集成电路中,第三电流源包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压。
在某个这种集成电路中,第三负载电路可以包括第一电流数模转换器(DAC),其可切换地耦合以接收第一控制电压并且被配置为供应第一正温度系数(Tempco)电流;第二电流DAC,其可切换地耦合以接收第二控制电压并且被配置为供应第二正Tempco电流;以及电阻器梯,其耦合在第一公共漏极与接地节点之间,电阻器梯将总和电流加上第一正Tempco电流和第二正Tempco电流中的一个或两个转换为正Tempco电压。
在某个这种集成电路中,第一电流源包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压,并且其中第一负载电路包括电阻器梯,该电阻器梯耦合在第一公共漏极和接地节点之间,该电阻器梯将总和电流转换为零Tempco电压。
某个这种集成电路还可以包括曲率补偿电路,其被配置为将校正电流注入到电阻器梯中以与总和电流组合,该曲率补偿电路包括具有第二公共源极和第二公共漏极的第三FET和第四FET,第三FET的栅极耦合以接收第一控制电压,而第三FET的栅极耦合以接收第二控制电压;第五FET,其栅极耦合以接收第二控制电压;第一二极管连接的双极结型晶体管(BJT),其耦合在第五FET的漏极与接地节点之间;第二二极管连接的双极结型晶体管(BJT),其耦合在第二公共漏极与接地节点之间;以及跨导电路,其被配置为将第五FET的漏极与第二公共漏极之间的电压转换为校正电流。
在某个这种集成电路中,第二电流源可以包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压;以及第三FET,其栅极耦合到第二控制电压;并且其中第二负载电路包括第一电阻器梯和第二电阻器梯,其串联耦合在第一公共漏极与接地节点之间,第一电阻器梯和第二电阻器梯从第一公共漏极接收总和电流,第二电阻器梯的一部分从第三FET的漏极接收与温度互补的电流。
在某个这种集成电路中,参考电路可以包括具有第一公共源极和第一公共栅极的第一场效应晶体管(FET)和第二FET;第一二极管连接的双极结型晶体管(BJT),其耦合在第一FET的漏极与接地节点之间;第一电阻器和第二二极管连接的BJT,其串联耦合在第二FET的漏极与接地节点之间;第一运算放大器,其非反相输入耦合到第二FET的漏极,其反相输入耦合到第一FET的漏极,输出耦合到第一公共栅极;第三FET,其源极耦合到公共源极;电阻器梯,其耦合在第三FET的漏极与接地节点之间;以及第二运算放大器,其反相输入耦合到第一FET的漏极,其非反相输入耦合到电阻器梯,并且输出耦合到第三FET的栅极。
在另一示例中,可以提供一种生成电压参考的方法。这种方法可以包括:在参考电路的第一电路中生成与温度成比例的电流和对应的第一控制电压;在参考电路的第二电路中生成与温度互补的电流和对应的第二控制电压;响应于第一控制电压和第二控制电压而在第一电流源中生成与温度成比例的电流和与温度互补的电流的总和电流;在耦合到第一电流源的第一负载电路中从总和电流生成零温度系数(Tempco)电压;响应于第一控制电压和第二控制电压而在第二电流源中生成与温度成比例的电流和与温度互补的电流的总和电流;以及在耦合到第二电流源的第二负载电路中从总和电流和与温度互补的电流生成负Tempco电压。
某个这种方法还可以包括:响应于第一控制电压和第二控制电压而在第三电流源中生成与温度成比例的电流和与温度互补的电流的总和电流;以及在耦合到第三电流源的第三负载电路中从总和电流以及与温度互补的电流和与温度从比例的电流中的至少一个生成正Tempco电压。
在某个这种方法中,生成正Tempco电压的步骤包括:从可切换地耦合以接收第一控制电压的第一电流数模转换器(DAC)供应第一正Tempco电流;
从可切换地耦合以接收第二控制电压的第二电流DAC供应第二正Tempco电流;以及
在电阻器梯电路中将总和电流加上第一正Tempco电流和第二正Tempco电流中的一个或两个转换为正Tempco电压。
某个这种方法还可以包括:将校正电流注入第一负载电路中以与总和电流组合。
在又一示例中,可以提供一种微调集成电路(IC)中的参考电压的方法。这种方法可以包括:在第一温度下,通过用于电压参考的参考电路的第一多个微调代码进行排序,该参考电路被配置为生成与温度成比例的电流和对应的第一控制电压以及与温度互补的电流和对应的第二控制电压;测量第一多个微调代码中的每个微调代码的电压参考的电压输出以获得第一电压输出值;
在第二温度下,通过参考电路的第二多个微调代码进行排序;测量第二多个微调代码中的每个微调代码的电压参考的电压输出以获得第二电压输出值;以及基于第一电压输出值和第二电压输出值来选择参考电路的微调代码。
某个这种方法还可以包括:将第一电压输出值拟合为多项式;并且将多项式的一个或多个第一系数存储在IC中。
某个这种方法还可以包括:将第二电压输出值拟合为多项式以生成一个或多个第二系数;并且确定使用一个或多个第一系数生成的第一曲线与使用一个或多个第二系数生成的第二曲线之间的交点。
在某个这种方法中,选择微调代码的步骤可以包括:从第一曲线和第二曲线之间的交点确定微调代码。
某个这种方法还可以包括:调整由参考电路控制以生成电压输出的温度系数(Tempco)电路的微调,以将电压输出设置为期望电压。
在某个这种方法中,参考电路可以包括具有第一公共源极和第一公共栅极的第一场效应晶体管(FET)和第二FET;第一二极管连接的双极结型晶体管双极结型晶体管(BJT),其耦合在第一FET的漏极与接地节点之间;第一电阻器和第二二极管连接的BJT,其串联耦合在第二FET的漏极与接地节点之间;第一运算放大器,其非反相输入耦合到第二FET的漏极,其反相输入耦合到第一FET的漏极,并且输出耦合到第一公共栅极;第三FET,其源极耦合到公共源极;电阻器梯,其耦合在第三FET的漏极与接地节点之间;以及第二运算放大器,其反相输入耦合到第一FET的漏极,其非反相输入耦合到电阻器梯,并且输出耦合到第三FET的栅极。
在某个这种方法中,电压参考可以包括:第一电流源,其耦合到第一负载电路,该第一电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第一负载电路从总和电流生成零温度系数(Tempco)电压;以及第二电流源,其耦合到第二负载电路,该第二电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第二负载电路根据总和电流和与温度互补的电流生成负Tempco电压。
在某个这种方法中,第一电流源可以包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压,并且其中第一负载电路可以包括电阻器梯,该电阻器梯耦合在第一公共漏极与接地节点之间,该电阻器梯将总和电流转换为零Tempco电压。
在某个这种方法中,第二电流源可以包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压;以及第三FET,其栅极耦合到第二控制电压;并且其中第二负载电路包括串联耦合在第一公共漏极与接地节点之间的第一电阻器梯和第二电阻器梯,第一电阻器梯和第二电阻器梯从第一公共漏极接收总和电流,第二电阻器梯的一部分从第三FET的漏极接收与温度互补的电流。
在某个这种方法中,电压参考可以包括第三电流源,其耦合到第三负载电路,第三电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,第三负载电路从总和电流和与温度互补的电流和与温度成比例的电流中的至少一个生成正Tempco电压。
在另一示例中,可以提供一种用于微调集成电路(IC)中的电压参考的装置。这种用于微调集成电路(IC)中的电压参考的装置可以包括:存储器;以及处理器,其被配置为执行存储器中存储的代码以:在第一温度下,通过电压参考的参考电路的第一多个微调代码进行排序,该参考电路被配置为生成与温度成比例的电流和对应的第一控制电压,以及与温度互补的电流和对应的第二控制电压;测量第一多个微调代码中的每个微调代码的电压参考的电压输出以获得第一电压输出值;在第二温度下,通过参考电路的第二多个微调代码进行排序;测量第二多个微调代码中的每个微调代码的电压参考的电压输出以获得第二电压输出值;以及基于第一电压输出值和第二电压输出值来选择参考电路的微调代码。
在某个这种装置中,处理器还被配置为执行代码以:将第一电压输出值拟合为多项式;并且将多项式的一个或多个第一系数存储在IC中。
在某个这种装置中,处理器还被配置为执行代码以:将第二电压输出值拟合为多项式以生成一个或多个第二系数;以及确定使用一个或多个第一系数生成的第一曲线与使用一个或多个第二系数生成的第二曲线之间的交点。
在某个这种装置中,处理器通过根据第一曲线和第二曲线之间的交点确定微调代码来选择微调代码。
在某个这种装置中,处理器还被配置为执行代码以:调整由参考电路控制的温度系数(Tempco)电路的微调以生成电压输出,以将电压输出设置为期望电压。
在某个这种装置中,参考电路可以包括具有第一公共源极和第一公共栅极的第一场效应晶体管(FET)和第二FET;第一二极管连接的双极结型晶体管(BJT),其耦合在第一FET的漏极与接地节点之间;第一电阻器和第二二极管连接的BJT,其串联耦合在第二FET的漏极与接地节点之间;第一运算放大器,其非反相输入耦合到第二FET的漏极,其反相输入耦合到第一FET的漏极,并且输出耦合到第一公共栅极;第三FET,其源极耦合到公共源极;电阻器梯,其耦合在第三FET的漏极与接地节点之间;以及第二运算放大器,其反相输入耦合到第一FET的漏极,其非反相输入耦合到电阻器梯,并且输出耦合到第三FET的栅极。
在某个这种装置中,参考电压可以包括第一电流源,其耦合到第一负载电路,该第一电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,该第一负载电路从总和电流生成零温度系数(Tempco)电压;以及第二电流源,其耦合到第二负载电路,该第二电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,第二负载电路从总和电流和与温度互补的电流生成负Tempco电压。
在某个这种装置中,第一电流源可以包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压,其中第一负载电路可以包括电阻器梯,该电阻器梯耦合在第一公共漏极与接地节点之间,该电阻器梯将总和电流转换为零Tempco电压。
在某个这种装置中,第二电流源可以包括具有第一公共源极和第一公共漏极的第一场效应晶体管(FET)和第二FET,第一FET的栅极耦合以接收第一控制电压,而第二FET的栅极耦合以接收第二控制电压;以及第三FET,其栅极耦合到第二控制电压;并且其中第二负载电路可以包括串联耦合在第一公共漏极与接地节点之间的第一电阻器梯和第二电阻器梯,第一电阻器梯和第二电阻器梯从第一公共漏极接收总和电流,第二电阻器梯的一部分从第三FET的漏极接收与温度互补的电流。
在某个这种装置中,电压参考可以包括第三电流源,其耦合到第三负载电路,该第三电流源响应于第一控制电压和第二控制电压而生成与温度成比例的电流和与温度互补的电流的总和电流,第三负载电路从总和电流和与温度互补的电流和与温度成比例的电流中的至少一个生成正Tempco电压。
尽管前述内容针对特定示例,但是在不脱离其基本范围的情况下可以设计其他示例,并且其范围由所附权利要求确定。
Claims (12)
1.一种电压参考电路,包括:
参考电路,包括第一电路和第二电路,所述第一电路被配置为生成与温度成比例的电流和对应的第一控制电压;所述第二电路被配置为生成与温度互补的电流和对应的第二控制电压;
第一负载电路;
第一电流源,耦合到所述第一负载电路,所述第一电流源响应于所述第一控制电压和所述第二控制电压,生成所述与温度成比例的电流和所述与温度互补的电流的总和电流,所述第一负载电路从所述总和电流生成零温度系数电压;
第二负载电路;以及
第二电流源,耦合到所述第二负载电路,所述第二电流源响应于所述第一控制电压和所述第二控制电压,生成所述与温度成比例的电流和所述与温度互补的电流的另一总和电流,所述第二负载电路从所述另一总和电流和所述与温度互补的电流生成负温度系数电压,其中所述第二负载电路包括串联耦合在所述第二电流源与接地节点之间的第一电阻器梯和第二电阻器梯,所述第一电阻器梯和所述第二电阻器梯接收所述另一总和电流,所述第二电阻器梯的一部分接收所述与温度互补的电流,所述第一电阻器梯被配置为控制所述负温度系数电压的电平,并且所述第二电阻器梯被配置为控制所述负温度系数电压的斜率。
2.根据权利要求1所述的电压参考电路,还包括:
第三电流源,耦合到第三负载电路,所述第三电流源响应于所述第一控制电压和所述第二控制电压,生成所述与温度成比例的电流和所述与温度互补的电流的所述总和电流,所述第三负载电路从所述与温度互补的电流和所述与温度成比例的电流中的至少一个、以及所述总和电流生成正温度系数电压。
3.根据权利要求2所述的电压参考电路,其中所述第三电流源包括具有第一公共源极和第一公共漏极的第一场效应晶体管和第二场效应晶体管,所述第一场效应晶体管的栅极耦合以接收所述第一控制电压,并且所述第二场效应晶体管的栅极耦合以接收所述第二控制电压。
4.根据权利要求3所述的电压参考电路,其中所述第三负载电路包括:
第一电流数模转换器(DAC),可切换地耦合以接收所述第一控制电压,并且被配置为供应第一正温度系数电流;
第二电流DAC,可切换地耦合以接收所述第二控制电压,并且被配置为供应第二正温度系数电流;以及
电阻器梯,耦合在所述第一公共漏极与接地节点之间,所述电阻器梯将所述总和电流加上所述第一正温度系数电流和所述第二正温度系数电流中的一个或两个转换为所述正温度系数电压。
5.根据权利要求1所述的电压参考电路,其中所述第一电流源包括具有第一公共源极和第一公共漏极的第一场效应晶体管和第二场效应晶体管,所述第一场效应晶体管的栅极耦合以接收所述第一控制电压,并且所述第二场效应晶体管的栅极耦合以接收所述第二控制电压,并且其中所述第一负载电路包括第三电阻器梯,所述第三电阻器梯耦合在所述第一公共漏极与接地节点之间,所述第三电阻器梯将所述总和电流转换为所述零温度系数电压。
6.根据权利要求5所述的电压参考电路,还包括:
曲率补偿电路,被配置为将校正电流注入到所述第三电阻器梯中以与所述总和电流组合,所述曲率补偿电路包括:
具有第二公共源极和第二公共漏极的第三场效应晶体管和第四场效应晶体管,所述第三场效应晶体管的栅极耦合以接收所述第一控制电压,并且所述第三场效应晶体管的栅极耦合以接收所述第二控制电压;
第五场效应晶体管,所述第五场效应晶体管的栅极耦合以接收所述第二控制电压;
第一二极管连接的双极结型晶体管(BJT),耦合在所述第五场效应晶体管的漏极与所述接地节点之间;
第二二极管连接的双极结型晶体管(BJT),耦合在所述第二公共漏极与所述接地节点之间;以及
跨导电路,被配置为将所述第五场效应晶体管的所述漏极与所述第二公共漏极之间的电压转换为所述校正电流。
7.根据权利要求1所述的电压参考电路,其中所述第二电流源包括:
具有第一公共源极和第一公共漏极的第一场效应晶体管和第二场效应晶体管,所述第一场效应晶体管的栅极耦合以接收所述第一控制电压,并且所述第二场效应晶体管的栅极耦合以接收所述第二控制电压;以及
第三场效应晶体管,所述第三场效应晶体管的栅极耦合到所述第二控制电压。
8.根据权利要求1所述的电压参考电路,其中所述参考电路包括:
具有第一公共源极和第一公共栅极的第一场效应晶体管和第二场效应晶体管;
第一二极管连接的双极结型晶体管(BJT),耦合在所述第一场效应晶体管的漏极与接地节点之间;
第一电阻器和第二二极管连接的BJT,串联耦合在所述第二场效应晶体管的漏极与所述接地节点之间;
第一运算放大器,所述第一运算放大器的非反相输入耦合到所述第二场效应晶体管的所述漏极,所述第一运算放大器的反相输入耦合到所述第一场效应晶体管的所述漏极,并且所述第一运算放大器的输出耦合到所述第一公共栅极;
第三场效应晶体管,所述第三场效应晶体管的源极耦合到所述公共源极;
电阻器梯,耦合在所述第三场效应晶体管的漏极与所述接地节点之间;以及
第二运算放大器,所述第二运算放大器的反相输入耦合到所述第一场效应晶体管的所述漏极,所述第二运算放大器的非反相输入耦合到所述电阻器梯,并且所述第二运算放大器的输出耦合到所述第三场效应晶体管的栅极。
9.一种生成电压参考的方法,包括:
在参考电路的第一电路中生成与温度成比例的电流和对应的第一控制电压;
在所述参考电路的第二电路中生成与温度互补的电流和对应的第二控制电压;
响应于所述第一控制电压和所述第二控制电压,在第一电流源中生成所述与温度成比例的电流和所述与温度互补的电流的总和电流;
在耦合到所述第一电流源的第一负载电路中,从所述总和电流生成零温度系数电压;
响应于所述第一控制电压和所述第二控制电压,在第二电流源中生成所述与温度成比例的电流和所述与温度互补的电流的另一总和电流;以及
在耦合到所述第二电流源的第二负载电路中从所述另一总和电流和所述与温度互补的电流生成负温度系数电压,其中所述第二负载电路包括串联耦合在所述第二电流源与接地节点之间的第一电阻器梯和第二电阻器梯,所述第一电阻器梯和所述第二电阻器梯接收所述另一总和电流,所述第二电阻器梯的一部分接收所述与温度互补的电流,所述第一电阻器梯被配置为控制所述负温度系数电压的电平,并且所述第二电阻器梯被配置为控制所述负温度系数电压的斜率。
10.根据权利要求9所述的方法,还包括:
响应于所述第一控制电压和所述第二控制电压,在第三电流源中生成所述与温度成比例的电流和所述与温度互补的电流的所述总和电流;以及
在耦合到所述第三电流源的第三负载电路中,从所述与温度互补的电流和所述与温度成比例的电流中的至少一个、以及所述总和电流生成正温度系数电压。
11.根据权利要求10所述的方法,其中生成所述正温度系数电压的所述步骤包括:
从可切换地耦合以接收所述第一控制电压的第一电流数模转换器(DAC)供应第一正温度系数电流;
从可切换地耦合以接收所述第二控制电压的第二电流DAC供应第二正温度系数电流;以及
在所述第一电阻器梯和第二电阻器梯中,将所述总和电流加上所述第一正温度系数电流和所述第二正温度系数电流中的一个或两个转换为所述正温度系数电压。
12.根据权利要求9所述的方法,还包括:
将校正电流注入所述第一负载电路以与所述总和电流组合。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/832,515 US10290330B1 (en) | 2017-12-05 | 2017-12-05 | Programmable temperature coefficient analog second-order curvature compensated voltage reference |
US15/832,515 | 2017-12-05 | ||
US15/848,357 | 2017-12-20 | ||
US15/848,357 US10120399B1 (en) | 2017-12-20 | 2017-12-20 | Trim techniques for voltage reference circuits |
PCT/US2018/063911 WO2019113111A1 (en) | 2017-12-05 | 2018-12-04 | Programmable temperature coefficient analog second-order curvature compensated voltage reference and trim techniques for voltage reference circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111448531A CN111448531A (zh) | 2020-07-24 |
CN111448531B true CN111448531B (zh) | 2022-09-09 |
Family
ID=64902422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880078670.1A Active CN111448531B (zh) | 2017-12-05 | 2018-12-04 | 可编程温度系数模拟二阶曲率补偿电压参考以及电压参考电路的微调技术 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP3721314B1 (zh) |
JP (1) | JP7281464B2 (zh) |
KR (1) | KR102600881B1 (zh) |
CN (1) | CN111448531B (zh) |
WO (1) | WO2019113111A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114115423B (zh) * | 2021-12-17 | 2022-12-20 | 贵州振华风光半导体股份有限公司 | 一种带数字控制的带隙基准电流源电路 |
CN115793769B (zh) * | 2023-01-29 | 2023-06-02 | 江苏润石科技有限公司 | 带隙基准滑动温度补偿电路及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6265857B1 (en) * | 1998-12-22 | 2001-07-24 | International Business Machines Corporation | Constant current source circuit with variable temperature compensation |
CN101178610A (zh) * | 2007-12-05 | 2008-05-14 | 西安标新电子科技有限责任公司 | 一种输出可调正、负或零温度系数电流、电压基准的电路 |
CN102880220A (zh) * | 2011-07-12 | 2013-01-16 | 联咏科技股份有限公司 | 温度系数电流触发产生器及温度系数电流触发产生模块 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0618012B2 (ja) * | 1983-01-25 | 1994-03-09 | セイコーエプソン株式会社 | 定電圧回路 |
JP3586073B2 (ja) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
JP4380343B2 (ja) | 2004-01-30 | 2009-12-09 | ソニー株式会社 | バンドギャップレファレンス回路及び同回路を有する半導体装置 |
US7127368B2 (en) * | 2004-11-19 | 2006-10-24 | Stmicroelectronics Asia Pacific Pte. Ltd. | On-chip temperature sensor for low voltage operation |
US7204638B2 (en) * | 2005-05-23 | 2007-04-17 | Etron Technology, Inc. | Precise temperature sensor with smart programmable calibration |
JP2007065831A (ja) * | 2005-08-30 | 2007-03-15 | Sanyo Electric Co Ltd | 定電流回路 |
US8106707B2 (en) | 2009-05-29 | 2012-01-31 | Broadcom Corporation | Curvature compensated bandgap voltage reference |
TWI399631B (zh) * | 2010-01-12 | 2013-06-21 | Richtek Technology Corp | 可快速啟動的低電壓能隙參考電壓產生器 |
JP5554134B2 (ja) * | 2010-04-27 | 2014-07-23 | ローム株式会社 | 電流生成回路およびそれを用いた基準電圧回路 |
JP6234038B2 (ja) | 2013-03-01 | 2017-11-22 | ローム株式会社 | 差動増幅器、それを用いたδσa/dコンバータ、オーディオ信号処理回路、電子機器 |
US20160246317A1 (en) * | 2015-02-24 | 2016-08-25 | Qualcomm Incorporated | Power and area efficient method for generating a bias reference |
-
2018
- 2018-12-04 EP EP18829584.4A patent/EP3721314B1/en active Active
- 2018-12-04 WO PCT/US2018/063911 patent/WO2019113111A1/en active Search and Examination
- 2018-12-04 KR KR1020207019212A patent/KR102600881B1/ko active IP Right Grant
- 2018-12-04 CN CN201880078670.1A patent/CN111448531B/zh active Active
- 2018-12-04 JP JP2020530690A patent/JP7281464B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6265857B1 (en) * | 1998-12-22 | 2001-07-24 | International Business Machines Corporation | Constant current source circuit with variable temperature compensation |
CN101178610A (zh) * | 2007-12-05 | 2008-05-14 | 西安标新电子科技有限责任公司 | 一种输出可调正、负或零温度系数电流、电压基准的电路 |
CN102880220A (zh) * | 2011-07-12 | 2013-01-16 | 联咏科技股份有限公司 | 温度系数电流触发产生器及温度系数电流触发产生模块 |
Also Published As
Publication number | Publication date |
---|---|
CN111448531A (zh) | 2020-07-24 |
EP3721314B1 (en) | 2022-01-26 |
KR20200096586A (ko) | 2020-08-12 |
JP2021506006A (ja) | 2021-02-18 |
EP3721314A1 (en) | 2020-10-14 |
KR102600881B1 (ko) | 2023-11-09 |
WO2019113111A1 (en) | 2019-06-13 |
JP7281464B2 (ja) | 2023-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10290330B1 (en) | Programmable temperature coefficient analog second-order curvature compensated voltage reference | |
US10642305B2 (en) | High-accuracy CMOS temperature sensor and operating method | |
US8648648B2 (en) | Bandgap voltage reference circuit, system, and method for reduced output curvature | |
KR101813999B1 (ko) | 바이폴라 다이오드 요소들로 밴드갭 오프셋을 트리밍하기 위한 시스템 및 방법 | |
CN113168200B (zh) | 利用修整调节的精确带隙参考 | |
US8922190B2 (en) | Band gap reference voltage generator | |
US8044677B2 (en) | Electrical system, voltage reference generation circuit, and calibration method of the circuit | |
CN108345338B (zh) | 用于电压生成的***和方法 | |
US11088699B1 (en) | Piecewise compensation method for ultra-low temperature drift | |
CN107305147B (zh) | 温度传感器和具有高准确度的温度传感器校准方法 | |
CN111448531B (zh) | 可编程温度系数模拟二阶曲率补偿电压参考以及电压参考电路的微调技术 | |
TW201931046A (zh) | 包括帶隙參考電路的電路 | |
JP2011215129A (ja) | 温度センサと、半導体装置およびその較正方法 | |
US20240162912A1 (en) | Piecewise Compensation for Voltage Reference Temperature Drift | |
CN114690829A (zh) | 温度补偿电路、电压参考电路及产生参考电压的方法 | |
CN110198154A (zh) | 可变电阻电路、振荡电路以及半导体装置 | |
US10120399B1 (en) | Trim techniques for voltage reference circuits | |
US20130043859A1 (en) | Method for adjusting a reference voltage based on a band-gap circuit | |
US10838448B1 (en) | Bandgap reference generation circuit | |
US20210191437A1 (en) | Circuits and methods providing bandgap calibration for multiple outputs | |
US11929755B2 (en) | Piecewise compensation for voltage reference temperature drift | |
US11940831B2 (en) | Current generator for memory sensing | |
US20230140251A1 (en) | High accuracy fast voltage and temperature sensor circuit | |
CN117666679A (zh) | 基准电压生成电路 | |
La Cruz-Hernández et al. | Automated temperature trimming for mismatch and process variations in bandgap voltage reference |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |