CN111445836B - 像素电路 - Google Patents

Abstract

本公开内容关于一种像素电路，包含驱动电路、数据写入电路及漏电补偿电路。驱动电路用以响应于第一节点的电压导通，以输出驱动电流来驱动发光元件。数据写入电路包含一第一储能元件及一第二储能元件。第一储能元件用以接收数据电压，且电性连接于第二节点。第二储能元件电性连接于第一节点及第二节点。漏电补偿电路电性连接于第一节点及第二节点之间，以在驱动电路输出驱动电流时，第二节点的电压对第一节点的电压进行补偿。

Description

像素电路

技术领域

本公开内容关于一种像素电路，特别是能提供电流以驱动发光元件的技术。

背景技术

低温多晶硅薄膜晶体管(low temperature poly-silicon thin-filmtransistor，以下简称LTPS)具有高载子迁移率与尺寸小的特点，适合应用于高分辨率、窄边框以及低耗电的显示面板。然而，当LTPS被关断时，其晶体管内部仍会存在有明显的漏电路径，尤其是处于低操作频率时，漏电现象更为明显。漏电现象会导致驱动显示面板内的发光元件的电流不稳定，致使发光元件产生闪烁、影响显示画面的品质。

发明内容

本公开内容的一实施方式为一种像素电路，包含驱动电路、数据写入电路及漏电补偿电路。驱动电路用以响应于第一节点的电压导通，以输出驱动电流来驱动发光元件。数据写入电路包含第一储能元件及第二储能元件。第一储能元件用以接收数据电压，且电性连接于第二节点。第二储能元件电性连接于第一节点及第二节点之间。漏电补偿电路电性连接于第一节点及第二节点之间，以在驱动电路输出驱动电流时，第二节点的电压对第一节点的电压进行补偿。

据此，在驱动电路驱动发光元件发光时，即使第一节点的电压因像素电路中的漏电路径而下降，第二节点的电压将能实时对第一节点的电压进行补偿，以确保发光元件的发光稳定性。

附图说明

图1A为根据本公开内容的部分实施例所示出的像素电路的示意图。

图1B为根据本公开内容的部分实施例所示出的像素电路的信号波形图。

图2A～图2F为根据本公开内容的部分实施例所示出的像素电路的运行状态示意图。

图3A为根据本公开内容的部分实施例所示出的像素电路的示意图。

图3B为根据本公开内容的部分实施例所示出的像素电路的信号波形图。

图4A～图4D为根据本公开内容的部分实施例所示出的像素电路的运行状态示意图。

附图标记说明：

100 像素电路

200 像素电路

110 驱动电路

120 数据写入电路

130 漏电补偿电路

T1 第一开关元件

T2 第二开关元件

T3 第三开关元件

T4 第四开关元件

T5 第五开关元件

T6 第六开关元件

Td 驱动晶体管

Tc 漏电补偿晶体管

C1 第一储能元件

C2 第二储能元件

L 发光元件

Vdd 驱动电压

Vref1 第一参考电压

Vref2 第二参考电压

Vdata 数据电压

Vc 控制电压

S1 第一开关信号

S2 第二开关信号

S3 第三开关信号

Sc 补偿控制信号

N1 第一节点

N2 第二节点

N3 第三节点

Id 驱动电流

Rc 漏电补偿路径

具体实施方式

以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式示出。

于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。

请参阅图1A所示，是根据本公开内容的部分实施例所示出的一种像素电路100。像素电路100设置于显示面板内，包含驱动电路110、数据写入电路120及漏电补偿电路130。像素电路100用以从显示面板的控制器中接收多个控制信号(如图1A所标示的信号S1～S3及Sc，细节将于后续段落说明)，以控制驱动电路110、数据写入电路120及漏电补偿电路130。驱动电路110用以响应于第一节点N1的电压导通，以输出驱动电流Id来驱动发光元件L。在部分实施例中，驱动电路110包含驱动晶体管Td。驱动晶体管Td用以连接至驱动电源，以接收驱动电压Vdd。当驱动晶体管Td响应于第一节点N1的电压而导通时，驱动电路110将根据驱动电压Vdd产生驱动电流Id。发光元件L耦接至驱动晶体管Td，并根据驱动电流Id发光。

数据写入电路120包含第一储能元件C1及第二储能元件C2。第一储能元件C1用以接收数据电压Vdata，且电性连接于第二节点N2。第二储能元件C2电性连接于第一节点N1及第二节点N2之间。漏电补偿电路130电性连接于第一节点N1及第二节点N2之间，以在驱动电路110输出驱动电流Id时，第二节点N2的电压对第一节点N1的电压进行补偿。在部分实施例中，第一储能元件C1及第二储能元件C2可为电容。

当驱动电路110驱动发光元件L产生光亮时，若第一节点N1上的电压由像素电路100中其他路径漏电(如：第三开关元件T3，其运行将于后文详述)，则驱动晶体管Td的栅极电压下降，从而影响发光元件L的亮度。本公开内容通过漏电补偿电路130，使驱动电路110驱动发光元件L时，第二节点N2上的电压通过漏电补偿电路130导通至第一节点N1。由于第二节点N2的电压高于第一节点N1的电压，因此，第二节点N2的电压能对第一节点N1的电压进行补偿。据此，即可解决驱动晶体管Td的栅极(第一节点N1)的电压因像素电路100中具有漏电路径而下降的问题。

在部分实施例中，漏电补偿电路130包含漏电补偿开关Tc。漏电补偿开关Tc电性连接于第一节点C1及第二节点C2之间。即，漏电补偿开关Tc与第二储能元件C2相并联，且响应于补偿控制信号Sc而导通。在发光期间(即，驱动电路110驱动发光元件L)，第二节点N2将被导通至驱动电源。在本实施例中，驱动电源提供的驱动电压Vdd为高电压信号，使第二节点N2的电压大于第一节点N1的电压。

请参阅图1A所示，在部分实施例中，驱动电路110还包含第一开关元件T1及第二开关元件T2，且像素电路100还包含第三开关元件T3、第四开关元件T4、第五开关元件T5、第六开关元件T6。第一开关元件T1电性连接于第二节点N2及驱动晶体管Td。第二开关元件T2电性连接于第一开关元件T1及驱动电源Vdd。第三开关元件T3电性连接于第一节点N1及第一参考电源，以在导通时接收第一参考电压Vref1。第四开关元件T4电性连接于第一储能元件C1。第五开关元件T5电性连接于驱动晶体管Td及第二参考电源，以在导通时接收第二参考电压Vref2。

第三开关元件T3、第四开关元件T4、第五开关元件T5是响应于第一开关信号S1导通或关断。第一开关元件T1则响应于第二开关信号S2导通或关断。漏电补偿电路130(漏电补偿晶体管Tc)响应于补偿控制信号Sc导通或关断。第二开关元件T2则响应于第三开关信号S3导通或关断。

请搭配参阅图1B，图1B为根据本公开内容的部分实施例的像素电路100的操作时序图。以下将详细说明像素电路100在不同操作期间下的运行方式。在部分实施例中，像素电路100的运行过程包含第一重置期间P1、第二重置期间P2、驱动补偿期间P3、数据写入期间P4及发光期间P5。

在本实施例中，该些开关元件T1～T5及漏电补偿晶体管皆为P型TFT(薄膜晶体管)。对于P型TFT而言，当其栅极接收到的信号为高电压准位时将禁能、接收到的信号为低电压准位时将致能。但本公开内容并不以此为限。亦可使用N型晶体管作为开关使用(即，低电压准位时禁能、高电压准位准位时致能)。

请参阅图2A所示，在第一重置期间P1，第一开关信号S1为禁能准位、第二开关信号S2为致能准位、补偿控制信号Sc为致能准位、第三开关信号S3为致能准位。因此，第一开关元件T1、第二开关元件T2及漏电补偿电路130(漏电补偿晶体管Tc)导通，第三开关元件T3、第四开关元件T4及第五开关元件T5关断。此时，第一节点N1及第二节点N2通过第二开关元件T2导通至驱动电源，且驱动电源提供的驱动电压Vdd将会施加至第一节点N1及第二节点N2上。在本实施例中，驱动电压Vdd为高电压信号，用以重置第一节点N1及第二节点N2的电压。

请参阅图2B所示，在第二重置期间P2，第一开关信号S1为致能准位、第二开关信号S2为致能准位、补偿控制信号Sc为禁能准位、第三开关信号S3为致能准位。因此，第一开关元件T1、第二开关元件T2、第三开关元件T3、第四开关元件T4及第五开关元件T5导通。漏电补偿电路130(漏电补偿晶体管Tc)关断。此时，第一节点N1导通至第一参考电源，以被控制于第一参考电压Vref1。第二节点N2则维持在驱动电压Vdd。发光元件L将通过第五开关元件T5导通至第二参考电源，以接收第二参考电压Vref2(低电压)，使发光元件L上的电压能被重置。

请参阅图2C所示，在驱动补偿期间P3，第一开关信号S1为致能准位、第二开关信号S2为致能准位、补偿控制信号Sc为禁能准位、第三开关信号S3为禁能准位。因此，第一开关元件T1、第三开关元件T3、第四开关元件T4及第五开关元件T5导通，漏电补偿电路130(漏电补偿晶体管Tc)及第二开关元件T2关断。此时，第一节点N1仍被控制于第一参考电压Vref1。第二节点N2会通过驱动电路110中的第一开关元件T1、驱动晶体管Td及第五开关元件T5，导通至第二参考电压Vref2。数据写入电路120中第三节点N3的电压则通过第四开关元件T4，被控制于一个控制电压Vc中。在开关元件T1～T3为理想(即，导通时视为短路)的情况下，第二节点N2上将会形成补偿电压。在本实施例中，补偿电压等于“第一参考电压Vref+驱动晶体管Td的临界电压Vth”。

请参阅图2D所示，在数据写入期间P4，第一开关信号S1为致能准位、第二开关信号S2为禁能准位、补偿控制信号Sc为禁能准位、第三开关信号S3为禁能准位。因此，第三开关元件T3、第四开关元件T4及第五开关元件T5导通。第一开关元件T1、第二开关元件T2及漏电补偿电路130(漏电补偿晶体管Tc)关断。此时，数据写入电路110通过导通的第四开关元件T4，接收数据电压Vdata，使得第一储能元件C1(第三节点N3)上形成(被写入)数据电压Vdata。由于在数据写入期间P4，第三节点N3的电压变化为“数据电压Vdata-控制电压Vc”，因此，根据电容耦合效应，第二节点N2上会产生相同的电压变化。意即，第二节点的电压V2将为下列方程式所示：V2＝Vref+Vth+C1×(Vdata-Vc)/(C1+C2)。

请参阅图2E所示，在发光期间P5，在数据写入期间P4，第一开关信号S1为禁能准位、第二开关信号S2为致能准位、补偿控制信号Sc为禁能准位、第三开关信号S3为致能准位。因此，第一开关元件T1、第二开关元件T2导通。第三开关元件T3、第四开关元件T4、第五开关元件T5及漏电补偿电路130(漏电补偿晶体管Tc)关断。由于在驱动补偿期间P3时，第二节点N2上已针对临界电压Vth完成补偿，因此，根据驱动晶体管Td的电气特性，发光期间P5中驱动电流Id将为“K×[C1×(Vdata-Vc)/(C1+C2)]²”。

承上，请参阅图2F所示，虽然在发光期间P5漏电补偿电路130(漏电补偿晶体管Tc)及第三开关元件T5关断，但电流仍可能会通过晶体管本身(即，漏电现象)。在产生漏电的情况下，第一节点N1的电压将会通过第三开关元件朝第一参考电源放电。由于第二节点N2此时导通于驱动电源Vdd、第二节点N2上的电压大于第一节点N1的电压，因此第二节点N2能通过漏电补偿晶体管Tc上形成的漏电补偿路径Rc，对第一节点N1进行电压补偿，解决第一节点N1上电压不稳定的问题。

在本公开内容中，由于漏电补偿电路130形成的漏电补偿路径Rc与临界电压有关，因此能更精确地对第一节点N1的电压进行补偿。如图2C及图2F所示，第二节点N2的电压在驱动补偿期间P3会被写入补偿电压，补偿电压与临界电压Vth有关。在发光期间P5，第二节点N2将根据补偿电压对第一节点N1进行补偿，使得第一节点N1上的电压亦与临界电压Vth相关，进而确保驱动电流Id不会被驱动晶体管Td的临界电压Vth所影响。

图3A及图3B为本公开内容的另一实施例的像素电路200示意图。于图3A及图3B中，与图1A及图1B的实施例有关的相似元件是以相同的参考标号表示以便于理解，且相似元件的具体原理已于先前段落中详细说明，若非与图3A及图3B的元件间具有协同运行关系而必要介绍者，于此不再赘述。

在该实施例中，像素电路200还包含第六开关元件T6。第六开关元件T6电性连接于第四开关元件T4及第一储能元件C1之间。第六开关元件T6响应于第三开关信号S3导通或关断。第六开关元件T6用以在发光期间P5时导通，以使第一储能元件C1通过第六开关元件T6导通至第二参考电源Vref2，使第三节点N3的电压不会因为浮动变化而干扰第二节点N2的电压。

请参阅图4A所示，在重置期间Pa，第一开关信号S1为禁能准位、第二开关信号S2为致能准位、补偿控制信号Sc为致能准位、第三开关信号S3为致能准位。因此，第一开关元件T1、第二开关元件T2、第六开关元件T6及漏电补偿电路130(漏电补偿晶体管Tc)导通，第三开关元件T3、第四开关元件T4及第五开关元件T5关断。此时，第一节点N1及第二节点N2通过第二开关元件T2导通至驱动电源Vdd，且驱动电源Vdd提供的高电压将会施加至第一节点N1及第二节点N2上(即，重置第一节点N1及第二节点N2的电压)。第三节点N3则通过第六开关元件T6被控制于第二参考电压Vref2。

请参阅图4B所示，在驱动补偿期间P3，第一开关信号S1为致能准位、第二开关信号S2为致能准位、补偿控制信号Sc为禁能准位、第三开关信号S3为禁能准位。因此，第一开关元件T1、第三开关元件T3、第四开关元件T4及第五开关元件T5导通，第二开关元件T2、第六开关元件T6及漏电补偿电路130(漏电补偿晶体管Tc)关断。此时，第一节点N1仍被控制于第一参考电压Vref1。第二节点N2会通过驱动电路110中的第一开关元件T1、驱动晶体管Td及第五开关元件T5，导通至第二参考电压Vref2。数据写入电路120中第三节点N3的电压则通过第四开关元件T4，被控制于一个控制电压Vc中。在开关元件T1～T3为理想(即，导通时视为短路)的情况下，第二节点N2上将会形成补偿电压。在本实施例中，补偿电压等于“第一参考电压Vref+驱动晶体管Td的临界电压Vth”。

请参阅图4C所示，在数据写入期间P4，第一开关信号S1为致能准位、第二开关信号S2为禁能准位、补偿控制信号Sc为禁能准位、第三开关信号S3为禁能准位。因此，第三开关元件T3、第四开关元件T4及第五开关元件T5导通。第一开关元件T1、第二开关元件T2、第六开关元件T6及漏电补偿电路130(漏电补偿晶体管Tc)关断。此时，数据写入电路110通过导通的第四开关元件T4，接收数据电压Vdata，使得第一储能元件C1(第三节点N3)能被写入数据电压Vdata。由于在数据写入期间P4，第三节点N3的电压变化为“数据电压Vdata-控制电压Vc”，因此，根据电容耦合效应，第二节点N2上会产生相同的电压变化。意即，第二节点的电压V2将为下列方程式所示：V2＝Vref+Vth+C1×(Vdata-Vc)/(C1+C2)。

请参阅图4D所示，在发光期间P5，第一开关信号S1为禁能准位、第二开关信号S2为致能准位、补偿控制信号Sc为禁能准位、第三开关信号S3为致能准位。因此，第一开关元件T1、第二开关元件T2及第六开关元件T6导通。第三开关元件T3、第四开关元件T4、第五开关元件T5及漏电补偿电路130(漏电补偿晶体管Tc)关断。由于在驱动补偿期间P3时，第二节点N2上已针对临界电压Vth完成补偿，因此，根据驱动晶体管Td的电气特性，发光期间P5中驱动电流Id将为“K×[C1×(Vdata-Vc)/(C1+C2)]²”。

与图2A～图2F相同，虽然在发光期间P5漏电补偿电路130(漏电补偿晶体管Tc)及第三开关元件T5关断，但由于第二节点N2的电压大于第一节点N1的电压，因此第二节点N2能通过漏电补偿晶体管Tc内的漏电补偿路径Rc，对第一节点N1进行电压补偿，解决漏电的问题。此外，在发光期间P5，由于第六开关元件T6导通至第二参考电源，故第三节点N3的电压将通过第六开关元件T6，被控制于第二参考电压Vref2。据此，在第三节点N3的电压被控制的情况下，第二节点N2的电压亦能维持稳定，且对第一节点N1的电压进行补偿。

前述各实施例中的各项元件、方法步骤或技术特征，是可相互结合，而不以本公开内容中的文字描述顺序或附图呈现顺序为限。

虽然本发明内容已以实施方式公开如上，然其并非用以限定本发明内容，任何本领域技术人员，在不脱离本发明内容的构思和范围内，当可作各种变动与润饰，因此本发明内容的保护范围当视权利要求所界定者为准。

Claims (13)

1.一种像素电路，包含：

一驱动电路，用以响应于一第一节点的电压导通，以输出一驱动电流来驱动一发光元件；

一数据写入电路，包含一第一储能元件及一第二储能元件，其中该第一储能元件一端用以接收一数据电压，且另一端电性连接于一第二节点，该第二储能元件电性连接于该第一节点及该第二节点之间；以及

一漏电补偿电路，电性连接于该第一节点及该第二节点之间，以在该驱动电路输出该驱动电流时，该第二节点的电压对该第一节点的电压进行补偿，

其中该漏电补偿电路包含一漏电补偿开关，该漏电补偿开关并联于该第二储能元件，且响应于一补偿控制信号导通，

其中在一发光期间，该第二节点导通至一驱动电源，使该第二节点的电压大于该第一节点的电压。

2.如权利要求1所述的像素电路，其中该驱动电路包含：

一驱动晶体管，用以接收一驱动电压，并响应于该第一节点的电压导通，以产生该驱动电流；以及

一发光元件，耦接至该驱动晶体管，并根据该驱动电流发光。

3.如权利要求2所述的像素电路，其中该驱动电路包含：

一第一开关元件，电性连接于该第二节点及该驱动晶体管，其中在一驱动补偿期间，该第一开关元件及该驱动晶体管皆被导通，以在该第二节点上形成一补偿电压。

4.如权利要求3所述的像素电路，其中该驱动电路还包含：

一第二开关元件，电性连接于该第一开关元件及一驱动电源，在该驱动补偿期间，该第二开关元件被关断。

5.如权利要求4所述的像素电路，还包含：

一第三开关元件，电性连接于该第一节点及一第一参考电源，其中在该驱动补偿期间，该第三开关元件被导通；以及

一第四开关元件，电性连接于该第一储能元件；其中在该驱动补偿期间，该第四开关元件被导通。

6.如权利要求5所述的像素电路，还包含：

一第五开关元件，电性连接于一驱动晶体管及一第二参考电源，其中在该驱动补偿期间，该第五开关元件被导通。

7.如权利要求6所述的像素电路，其中在一数据写入期间，该第五开关元件被导通。

8.如权利要求5所述的像素电路，其中在一数据写入期间，该第一开关元件、该第二开关元件及该漏电补偿电路被关断，该第三开关元件及该第四开关元件被导通，以对该第一储能元件施加一数据电压。

9.如权利要求8所述的像素电路，其中在一发光期间，该第一开关元件及该第二开关元件被导通，该第三开关元件及该第四开关元件被关断，使该第二节点通过该第二开关元件导通至该驱动电源。

10.如权利要求9所述的像素电路，其中在一第一重置期间，该第一开关元件、该第二开关元件及该漏电补偿电路被导通，该第三开关元件及该第四开关元件被关断，使该第一节点及该第二节点皆通过该第二开关元件导通至该驱动电源。

11.如权利要求10所述的像素电路，其中在一第二重置期间，该第一开关元件、该第二开关元件、该第三开关元件及该第四开关元件被导通，该漏电补偿电路被关断。

12.如权利要求5所述的像素电路，还包含：

一第六开关元件，电性连接于该第四开关元件及该第一储能元件，其中在一发光期间，该第六开关元件被导通，使该第一储能元件被导通至一第二参考电源。

13.如权利要求12所述的像素电路，其中在一重置期间，该第六开关元件被导通，使该第一储能元件被导通至该第二参考电源。

Images