CN111430297B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111430297B
CN111430297B CN202010252044.9A CN202010252044A CN111430297B CN 111430297 B CN111430297 B CN 111430297B CN 202010252044 A CN202010252044 A CN 202010252044A CN 111430297 B CN111430297 B CN 111430297B
Authority
CN
China
Prior art keywords
forming
peelable
module
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010252044.9A
Other languages
English (en)
Other versions
CN111430297A (zh
Inventor
余兴
蒋维楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Delta Region Institute of Tsinghua University Zhejiang
ICLeague Technology Co Ltd
Original Assignee
Yangtze Delta Region Institute of Tsinghua University Zhejiang
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Delta Region Institute of Tsinghua University Zhejiang, ICLeague Technology Co Ltd filed Critical Yangtze Delta Region Institute of Tsinghua University Zhejiang
Priority to CN202010252044.9A priority Critical patent/CN111430297B/zh
Publication of CN111430297A publication Critical patent/CN111430297A/zh
Application granted granted Critical
Publication of CN111430297B publication Critical patent/CN111430297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，其中，方法包括：提供第一基底，所述第一基底包括第一芯片区，所述第一芯片区包括第一区和第二区，所述第一基底具有相对的第一面和第二面；在所述第一区的第一面上形成第一功能单元；在所述第二区的第一面上形成可剥离模块及可剥离膜；提供第二基底，所述第二基底包括第二芯片区，所述第二芯片区内具有第二功能单元；在形成所述可剥离模块之后，将所述第一基底的第一面朝向所述第二基底表面键合；在将所述第一基底的第一面朝向所述第二基底表面键合后，去除所述第一基底以暴露出所述可剥离模块。从而，减少芯片制造时间、降低芯片的制造成本，并且提高芯片良率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
如今，人工智能的运用出现在越来越多的领域中，例如自动驾驶、图像识别、医疗诊断、游戏、财务数据分析和搜索引擎等。
为了满足人工智能对单个仿真芯片具有更多的功能需求，通常将具有不同功能的两片晶圆键合，以使单个仿真芯片具有不同的功能。
然而，现有的芯片制造时间较长、成本较高，并且需要提高良率。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以减少芯片制造时间、降低芯片的制造成本，并且提高芯片良率。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供第一基底，所述第一基底包括第一芯片区，所述第一芯片区包括第一区和第二区，所述第一基底具有相对的第一面和第二面；在所述第一区的第一面上形成第一功能单元；在所述第二区的第一面上形成可剥离模块，且所述可剥离模块的侧面以及背向所述第一面的表面，形成包围所述可剥离模块的可剥离膜；提供第二基底，所述第二基底包括第二芯片区，所述第二芯片区内具有第二功能单元；在形成所述可剥离模块之后，将所述第一基底的第一面朝向所述第二基底表面键合，在垂直于所述第一面的方向上，所述第一芯片区与第二芯片区重叠，并且，所述第一功能单元的电路与第二功能单元的电路电互连；在将所述第一基底的第一面朝向所述第二基底表面键合后，去除所述第一基底以暴露出所述可剥离模块。
可选的，还包括：在去除所述第一基底后，去除所述可剥离模块及可剥离膜，以形成第一开口。
可选的，去除所述可剥离膜的工艺包括湿法刻蚀工艺。
可选的，去除所述可剥离模块的方法包括：在去除所述可剥离膜后，或者去除所述可剥离膜的同时，采用若干个吸盘吸附在所述可剥离模块的表面，并拉拔所述若干吸盘，以去除所述可剥离模块。
可选的，去除所述可剥离模块的方法包括：采用若干个吸盘吸附在所述可剥离模块的表面，并拉拔所述若干吸盘，以去除所述可剥离模块。
可选的，去除可剥离膜的方法包括：在去除可剥离模块后，刻蚀所述可剥离膜，直至去除所述可剥离膜。
可选的，还包括：在所述第一开口内形成第五介质层，以及位于所述第五介质层内的第四金属互连层，所述第四金属互连层与所述第二功能单元的电路电互连，所述第五介质层表面暴露出所述第四金属互连层。
可选的，还包括：在形成所述第一开口后，提供第三芯片；将所述第三芯片嵌入所述第一开口；将所述第三芯片嵌入所述第一开口后，将所述第三芯片与所述第二基底键合，所述第三芯片的电路与所述第二功能单元的电路电互连。
可选的，所述第二功能单元的电路包括第二功能电路及第二金属互连层，所述第二功能电路与所述第二金属互连层电互连，并且，所述第二基底表面暴露出所述第二金属层表面。
可选的，所述第三芯片内具有第三功能电路和第三金属互连层，所述第三功能电路与所述第三金属互连层电互连，所述第三芯片表面暴露出所述第三金属互连层；将所述第三芯片与所述第二基底键合的方法包括：在去除所述可剥离模块和可剥离膜之后，所述第二面暴露出所述第二金属互连层表面；将所述第二金属互连层与所述第三金属互连层键合。
可选的，还包括：将所述第三芯片与所述第二基底键合后，在所述第三芯片内形成第一导电插塞，所述第一导电插塞与第二金属互连层电互连，并且所述第一导电插塞与所述第三芯片内的电路电互连。
可选的，还包括：去除所述第一基底后，形成贯穿所述可剥离模块及可剥离膜的第二导电插塞，所述第二导电插塞与所述可剥离模块的电路电互连，并且所述第二导电插塞与所述第二功能单元的电路电互连。
可选的，形成所述可剥离膜和可剥离模块的方法包括：在所述第二区的第一面上形成初始可剥离模块；刻蚀所述初始可剥离模块，以形成所述可剥离模块和环绕所述可剥离模块全部侧壁的可剥离膜开口；在所述可剥离膜开口内及所述可剥离模块表面形成可剥离膜。
可选的，还包括：在形成所述初始可剥离模块前，在所述第二区的第一面上形成第一介质层，所述第一介质层的材料和所述可剥离膜的材料相同；形成所述可剥离模块的方法还包括：在所述第一介质层表面形成所述初始可剥离模块。
可选的，形成所述可剥离膜的方法包括：在形成所述可剥离模块前，在所述第二区的第一面上形成第三介质层以及位于所述第三介质层内的可剥离凹槽；在所述可剥离凹槽内形成所述可剥离模块；在所述可剥离模块表面形成第四介质层。
可选的，还包括：在将所述第一基底和所述第二基底键合前，在所述第一功能单元表面形成第一粘合层。
可选的，还包括：在将所述第一基底和所述第二基底键合前，在所述第一功能单元表面及所述可剥离膜表面形成第一粘合层。
可选的，还包括：在将所述第一基底和所述第二基底键合前，在所述第一区的第一粘合层内形成第一金属互连层，所述第一粘合层表面暴露出所述第一金属互连层表面，所述第一金属互连层与所述第一功能单元的电路电互连。
可选的，还包括：在将所述第一基底和所述第二基底键合前，在与所述第一区重叠的所述第二芯片区上形成第二粘合层。
可选的，去除所述第一基底的工艺包括减薄工艺。
可选的，所述减薄工艺包括回刻蚀工艺或化学机械研磨工艺中的一种或全部的组合。
可选的，所述可剥离膜的材料包括抗反射材料、光刻胶或者胶水中的一种。
可选的，所述第一功能单元的电路包括逻辑控制电路或存储器电路。
可选的，所述第二功能单元的电路包括逻辑控制电路或存储器电路。
可选的，所述可剥离模块内具有逻辑控制电路、存储器电路、伪栅结构以及微电机***中的一种或者多种的组合。
可选的，所述第三芯片内具有逻辑控制电路、存储器电路以及微电机***中的一种或者多种的组合。
相应的，本发明的技术方案还提供一种上述形成方法所形成的半导体结构，包括：第二基底，所述第二基底包括第二芯片区，所述第二芯片区内具有第二功能单元；位于所述第二芯片区上的第一功能单元，所述第一功能单元与所述第二基底键合，并且，所述第一功能单元的电路与第二功能单元的电路电互连；位于所述第二芯片区上的可剥离模块；位于所述可剥离模块的侧面以及朝向所述第二基底表面的表面，且包围所述可剥离模块的可剥离膜。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的半导体结构的形成方法中，可剥离膜与可剥离模块之间、可剥离膜与第二基底表面之间的粘合度差。一方面，当检测出可剥离模块在制造过程中出现缺陷时，通过在所述可剥离模块的侧面以及背向所述第一面的表面，形成包围所述可剥离模块的可剥离膜，并且去除所述第一基底以暴露出所述可剥离模块表面，能够在第一基底和第二基底键合后，去除所述可剥离模块，并且，在原可剥离模块处和可剥离膜处嵌入或形成其他模块，从而，能够对键合后的第一功能单元和第二功能单元再利用，以提高芯片的良率，并且，减少芯片的制造时间和成本。另一方面，当芯片需要多种不同功能时，通过在所述可剥离模块的侧面以及背向所述第一面的表面，形成包围所述可剥离模块的可剥离膜，并且去除所述第一基底以暴露出所述可剥离模块表面，能够在第一基底和第二基底键合后，将所述第一功能单元和第二功能单元作为基础模块，在原可剥离模块处和可剥离膜处嵌入其他芯片，从而，实现在相同的基础模块设计上，叠加不同的功能模块设计，以使芯片具有不同功能，减少芯片的整体设计时间和复杂度，并且，减少芯片的制造时间和成本。
附图说明
图1至图10是本发明实施例的半导体结构的形成方法各步骤的剖面结构示意图；
图11是本发明另一实施例的半导体结构的形成方法步骤的剖面结构示意图；
图12是本发明又一实施例的半导体结构的形成方法步骤的剖面结构示意图；
图13至图16是本发明另一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
如背景技术所述，为了满足人工智能对单个仿真芯片具有更多的功能需求，通常将具有不同功能模块的两片晶圆键合，并切割键合后的晶圆，以形成若干具有多种功能的芯片。
然而，一方面，两片晶圆键合后，当形成的功能模块具有缺陷时，无法将具有缺陷的部分替换，而需要重新制造新的晶圆，导致了旧的晶圆中有部分缺陷的芯片会被废弃，降低了芯片的良率。另一方面，当需要具有不同功能的芯片时，需要对芯片整体进行全新的设计，从而，增加了芯片的整体设计时间和复杂度。综上，现有的芯片制造时间较长、成本较高，并且需要提高良率。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，当所述可剥离模块出现制造缺陷，或者需要形成具有不同功能模块的芯片时，由于形成了可剥离膜和可剥离模块，能够在第一基底和第二基底键合后，通过去除可剥离膜和可剥离模块，对键合后的第一基底和第二基底再利用，以提高芯片的良率，并且，减少芯片的制造时间和成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图10是本发明实施例的半导体结构的形成方法各步骤的剖面结构示意图。
请参考图1，提供第一基底100，所述第一基底100包括第一芯片区，所述第一芯片区A包括第一区I和第二区II，所述第一基底100具有相对的第一面101和第二面102。
所述第一基底100的材料为半导体材料。
在本实施例中，所述第一基底100的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图2，在所述第一区I的第一面101上形成第一功能单元110。
在本实施例中，所述第一功能单元110的材料为硅。在其他实施例中，所述第一功能单元的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一功能单元110内具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述第一功能单元110的电路包括逻辑控制电路，所述逻辑控制电路用于对后续形成的第二功能单元的电路进行逻辑控制。
在另一实施例中，所述第一功能单元的电路包括存储器电路。
在本实施例中，形成所述第一功能单元110的工艺包括沉积工艺和刻蚀工艺。
后续，在所述第二区II的第一面上形成可剥离模块，且所述可剥离模块的侧面以及背向所述第一面的表面101，形成包围所述可剥离模块的可剥离膜，具体形成所述可剥离膜和可剥离模块的步骤请参考图3至图5。
需要说明的是，在本实施例中，虽然所述第一功能单元110在所述可剥离模块之前形成，但是，所述第一功能单元110也可以在所述可剥离模块之后形成。
请参考图3，在所述第二区II的第一面101上形成初始可剥离模块121。
在本实施例中，所述初始可剥离模块121的材料为硅。在其他实施例中，所述初始可剥离模块的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述初始可剥离模块121内具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在其他实施例中，所述初始可剥离模块内具有用于形成微机电***的空腔以及位于所述空腔上的感应膜。
在另一实施例中，在形成所述初始可剥离模块前，在所述第二区的第一面上形成第一介质层，所述第一介质层的材料和所述可剥离膜的材料相同。并且，在所述第二区的第一面上形成初始可剥离模块，具体而言，是指在所述第一介质层表面形成所述初始可剥离模块。
在本实施例中，形成所述初始可剥离模块121的工艺包括沉积工艺和刻蚀工艺。
请参考图4，刻蚀所述初始可剥离模块121，以形成所述可剥离模块120和环绕所述可剥离模块120全部侧壁的可剥离膜开口122。
在本实施例中，形成所述可剥离膜开口122的方法包括：在所述第一功能单元110表面和部分所述初始可剥离模块121表面形成第一图形化层(未图示)；以所述第一图形化层为掩膜，刻蚀所述初始可剥离模块121，直至暴露出所述第一基底100表面。
在本实施例中，刻蚀所述初始可剥离模块121的工艺包括湿法刻蚀工艺或者干法刻蚀工艺。
在本实施例中，在形成所述可剥离膜开口122后，去除所述第一图形化层。
在本实施例中，所述可剥离模块120内具有逻辑控制电路、存储器电路以及伪栅结构中的一种或者多种的组合。
在其他实施例中，所述可剥离模块内还具有微电机***。
请参考图5，在所述可剥离膜开口122内及所述可剥离模块120表面形成可剥离膜123。
在本实施例中，形成所述可剥离膜123的方法包括：在所述可剥离膜开口122内、所述第一功能单元110表面以及所述可剥离模块120表面形成初始可剥离膜(未图示)；在所述可剥离膜开口122上以及可剥离模块120上的初始可剥离膜表面形成第二图形化层(未图示)；以所述第二图形化层为掩膜，刻蚀所述初始可剥离膜，直至暴露出所述第一功能单元110表面。
刻蚀所述初始可剥离膜的工艺包括湿法刻蚀工艺或者干法刻蚀工艺。
在本实施例中，在形成所述可剥离膜123后，去除所述第二图形化层。
在本实施例中，所述可剥离模块120内具有逻辑控制电路、存储器电路、伪栅结构以及微电机***中的一种或者多种的组合。
在本实施例中，所述可剥离膜123的材料包括抗反射材料、光刻胶或者胶水中的一种。
在本实施例中，在后续将所述第一基底100和第二基底键合前，在所述第一功能单元110表面形成第一粘合层111，并且，在所述第一粘合层内形成第一金属互连层112。所述第一粘合层111表面暴露出所述第一金属互连层112表面，所述第一金属互连层112与所述第一功能单元110的电路电互连。
从而，后续将所述第一基底100和第二基底键合后，通过所述第一粘合层111，能够增加第一功能单元110与第二基底的键合强度。并且，通过所述第一金属互连层112，能够实现使所述第一功能单元110的电路，与后续形成的第二功能单元的电路之间电互连。
在另一实施例中，在后续将所述第一基底和第二基底键合前，在所述第一功能单元表面及所述可剥离膜表面形成第一粘合层。
在其他实施例中，不形成所述第一粘合层。
请参考图6，提供第二基底200，所述第二基底200包括第二芯片区B，所述第二芯片区B内具有第二功能单元210。
在本实施例中，所述第二功能单元210的材料为硅。在其他实施例中，所述第二功能单元的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第二功能单元210内具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述第二功能单元210的电路包括第二功能电路211及第二金属互连层212，所述第二功能电路211与所述第二金属互连层212电互连，并且，所述第二基底200表面暴露出所述第二金属层表面212。
在本实施例中，所述第二金属互连层212用于与后续提供的第三芯片的第三金属互连层键合，从而使第二功能电路211与第三芯片之间电互连。
在本实施例中，所述第二功能电路211包括存储器电路。
在另一实施例中，所述第二功能电路包括逻辑控制电路。
在本实施例中，形成所述第二功能单元210的工艺包括沉积工艺和刻蚀工艺。
在另一实施例中，所述半导体结构的形成方法还包括：在将所述第一基底和所述第二基底键合前，在与所述第一区重叠的所述第二芯片区上形成第二粘合层，并且，在所述第二粘合层内形成第五金属互连层。所述第二粘合层表面暴露出所述第五金属互连层表面，所述第五金属互连层与所述第二功能单元的电路电互连。
从而，后续将所述第一基底和第二基底键合后，通过所述第二粘合层，能够增加第一功能单元与第二功能单元的键合强度。并且，通过将所述第一金属互连层和所述第五金属互连层键合，能够实现所述第一功能单元的电路与第二功能单元的电路之间的电互连。
在又一实施例中，在将所述第一基底和所述第二基底键合前，在全部所述第二芯片区上形成第二粘合层(未图示)。
请参考图7，在形成所述可剥离模块120之后，将所述第一基底100的第一面101朝向所述第二基底200表面键合，在垂直于所述第一面101的方向上，所述第一芯片区A与第二芯片区B重叠，并且，所述第一功能单元110的电路与第二功能单元210的电路电互连。
请参考图8，在将所述第一基底100的第一面101朝向所述第二基底200表面键合后，去除所述第一基底100以暴露出所述可剥离模块120。
可剥离膜123与可剥离模块120之间、可剥离膜123与第二基底200表面之间的粘合度差。一方面，当检测出可剥离模块120在制造过程中出现缺陷时，通过在所述可剥离模块120的侧面以及背向所述第一面101的表面，形成包围所述可剥离模块的可剥离膜123，并且去除所述第一基底100以暴露出所述可剥离模块120表面，能够在第一基底100和第二基底200键合后，去除所述可剥离模块120，并且，在原可剥离模块120处和可剥离膜123处嵌入或形成其他模块，从而，能够对键合后的第一功能单元110和第二功能单元120再利用，以提高芯片的良率，并且，减少芯片的制造时间和成本。另一方面，当芯片需要多种不同功能时，通过在所述可剥离模块120的侧面以及背向所述第一面101的表面，形成包围所述可剥离模块120的可剥离膜123，并且去除所述第一基底100以暴露出所述可剥离模块120表面，能够在第一基底100和第二基底200键合后，将所述第一功能单元110和第二功能单元120作为基础模块，在原可剥离模块120处和可剥离膜123处嵌入其他芯片，从而，实现在相同的基础模块设计上，叠加不同的功能模块设计，以使芯片具有不同功能，减少芯片的整体设计时间和复杂度，并且，减少芯片的制造时间和成本。
在本实施例中，去除所述第一基底100的工艺包括减薄工艺。
具体而言，在本实施例中，在将所述第一基底100的第一面101朝向所述第二基底200表面键合后，对所述第一基底100进行减薄工艺，直至暴露出所述第一功能单元110以及所述可剥离模块120。
所述减薄工艺包括回刻蚀工艺或化学机械研磨工艺中的一种或全部的组合。
在另一实施例中，所述第一基底作为承载基底，所述第一基底与所述第一功能单元、所述可剥离模块以及所述可剥离膜之间胶合。从而，通过采用湿法刻蚀工艺，去除所述第一基底。
请参考图9，在去除所述第一基底100后，去除所述可剥离模块120及可剥离膜123，以形成第一开口140。
在本实施例中，去除所述可剥离膜123的工艺包括湿法刻蚀工艺。
在本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液包括酸性溶液。
在本实施例中，去除所述可剥离模块120的方法包括：在去除所述可剥离膜123后，采用若干个吸盘(未图示)吸附在所述可剥离模块120的表面，并拉拔所述若干吸盘，以去除所述可剥离模块120。
在另一实施例中，去除所述可剥离模块的方法包括：在去除所述可剥离膜的同时，采用若干个吸盘(未图示)吸附在所述可剥离模块的表面，并拉拔所述若干吸盘，以去除所述可剥离模块。
在又一实施例中，去除所述可剥离模块的方法包括：采用若干个吸盘吸附在所述可剥离模块的表面，并拉拔所述若干吸盘，以去除所述可剥离模块。去除可剥离膜的方法包括：在去除可剥离模块后，刻蚀所述可剥离膜，直至去除所述可剥离膜。
请参考图10，在形成所述第一开口140后，提供第三芯片300；将所述第三芯片300嵌入所述第一开口140；将所述第三芯片300嵌入所述第一开口140后，将所述第三芯片300与所述第二基底200键合，所述第三芯片300的电路与所述第二功能单元210的电路电互连。
在本实施例中，所述第三芯片300内具有第三功能电路311和第三金属互连层312，所述第三功能电路311与所述第三金属互连层312电互连，并且，所述第三芯片300表面暴露出所述第三金属互连层312。
将所述第三芯片300与所述第二基底200键合的方法包括：在去除所述可剥离模块120和可剥离膜123之后，所述第二面102暴露出所述第二金属互连层212表面；将所述第二金属互连层212与所述第三金属互连层312键合。
从而，通过将所述第二金属互连层212与所述第三金属互连层312键合，实现第二功能电路211与第三功能电路311之间的电互连。
在另一实施例中，将所述第三芯片与所述第二基底键合后，在所述第三芯片内形成第一导电插塞，所述第一导电插塞与第二金属互连层电互连，并且所述第一导电插塞与所述第三芯片内的电路电互连。从而，通过将所述第一导电插塞与第二金属互连层电互连，实现第二功能电路与第三芯片内的电路电互连。
在本实施例中，所述第三芯片300内具有逻辑控制电路、存储器电路以及微电机***中的一种或者多种的组合。
具体而言，在本实施例中，所述第三功能电路311包括逻辑控制电路、存储器电路以及微电机***中的一种或者多种的组合。
在本实施例中，在将所述第三芯片300与所述第二基底200键合后，在所述第一开口140与所述第三芯片300之间的间隙中填充第二介质层320，从而确保所述第三芯片300的电路与其他器件之间的绝缘性。
在另一实施例中，在将所述第三芯片300与所述第二基底200键合后，还在所述第三芯片300表面形成第二介质层，以进一步确保所述第三芯片300的电路与其他器件之间的绝缘性，同时，保护所述第三芯片300，减少后续所述第三芯片300受到的沉积、刻蚀等工艺的影响。
相应的，本发明实施例还提供一种上述半导体结构的形成方法所形成的半导体结构，请参考图8，包括：第二基底200，所述第二基底200包括第二芯片区B，所述第二芯片区B内具有第二功能单元210；位于所述第二芯片区B上的第一功能单元110，所述第一功能单元110与所述第二基底200键合，并且，所述第一功能单元110的电路与第二功能单元210的电路电互连；位于所述第二芯片区B上的可剥离模块120；位于所述可剥离模块120的侧面以及朝向所述第二基底200表面的表面，且包围所述可剥离模块120的可剥离膜123。
图11是本发明另一实施例的半导体结构的形成方法步骤的剖面结构示意图，本实施例与图1至图10所示实施例的区别在于，在所述第一开口140中形成的器件不同，请在图9的基础上参考图11，在形成所述第一开口140后，在所述第一开口140内形成第五介质层400，以及位于所述第五介质层400内的第四金属互连层410，所述第四金属互连层410与所述第二功能单元210的电路电互连，所述第五介质层400表面暴露出所述第四金属互连层410。
从而，通过所述第四金属互连层410，能使第二功能单元210的电路与其他器件之间电互连。
图12是本发明又一实施例的半导体结构的形成方法步骤的剖面结构示意图，本实施例与图1至图10所示实施例的区别在于，去除所述第一基底100后，不去除所述可剥离模块120。
请在图8的基础上参考图12，去除所述第一基底100后，形成贯穿所述可剥离模块120和所述可剥离膜123的第二导电插塞420，所述第二导电插塞420与所述可剥离模块120的电路电互连，并且所述第二导电插塞420与所述第二功能单元210的电路电互连。
从而，当不去除所述可剥离模块120时，通过所述第二导电插塞420，能够使所述可剥离模块120的电路与所述第二功能单元210的电路之间电互连。
在本实施例中，形成所述第二导电插塞420的方法包括：在去除所述第一基底100后，在所述第一功能单元110表面和可剥离模块120表面形成第三图形化层，所述第三图形化层暴露出部分所述可剥离模块120表面；以所述第三图形化层为掩膜，刻蚀所述可剥离模块120，直至暴露出所述第二功能单元210内的第二金属互连层212表面，以形成贯穿所述可剥离模块120和所述可剥离膜123的插塞开口(未图示)；在所述插塞开口内形成所述第二导电插塞420。
在所述插塞开口内形成所述第二导电插塞420的工艺包括沉积工艺。
在本实施例中，所述第二导电插塞420的材料包括金属材料。
图13至图16是本发明另一实施例的半导体结构的形成方法各步骤的剖面结构示意图，本实施例与图1至图10所示实施例的区别在于，形成所述可剥离模块和可剥离膜的方法不同。
请在图2的基础上参考图13，在所述第二区II的第一面101上形成第三介质层500以及位于所述第三介质层500内的可剥离凹槽510。
在本实施例中，形成所述第三介质层500的工艺包括沉积工艺。
在本实施例中，形成所述第三介质层500和所述可剥离凹槽510的方法包括：在所述第二区II的第一面101上形成初始第三介质层(未图示)；在所述第一功能单元110的表面和所述初始第三介质层表面形成第四图形化层(未图示)，所述第四图形化层暴露出部分所述初始第三介质层表面；以所述第四图形化层为掩膜，刻蚀所述初始第三介质层，直至暴露出所述第一基底100表面，以形成第三介质层500以及可剥离凹槽510。
在另一实施例中，刻蚀所述初始第三介质层后，不暴露出所述第一基底表面，即形成所述可剥离凹槽后，在垂直于所述第一面101的方向上，所述可剥离凹槽与所述第一基底之间具有所述初始第三介质层的材料。
请参考图14，在所述可剥离凹槽510内形成可剥离模块520；在所述可剥离模块520表面形成第四介质层530。
所述第三介质层500和所述第四介质层530构成可剥离膜540。
在本实施例中，所述可剥离模块520的材料为硅。在其他实施例中，所述可剥离模块的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述可剥离模块520内具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述可剥离模块520内具有逻辑控制电路、存储器电路以及伪栅结构中一种或者多种的组合。
在其他实施例中，所述可剥离模块520内还具有用于形成微机电***的空腔以及位于所述空腔上的感应膜。从而，所述可剥离模块520内还具有微电机***。
在本实施例中，形成所述可剥离模块520的工艺包括沉积工艺和刻蚀工艺。
在本实施例中，形成所述第四介质层530的方法包括：在所述第一功能单元110的表面及所述可剥离模块520表面沉积初始第四介质层(未图示)；在所述可剥离模块520表面的初始第四介质层表面形成第五图形化层(未图示)；以所述第五图形化层为掩膜，刻蚀所述初始第四介质层，直至暴露出所第一功能单元110表面，以形成第四介质层530。
在本实施例中，在形成所述第四介质层530后，去除所述第五图形化层。
请参考图15，提供第二基底200，所述第二基底200包括第二芯片区B，所述第二芯片区B内具有第二功能单元210；在形成所述可剥离模块520之后，将所述第一基底100的第一面101朝向所述第二基底200表面键合，在垂直于所述第一面101的方向上，所述第一芯片区A与第二芯片区B重叠，并且，所述第一功能单元110的电路与第二功能单元210的电路电互连。
在本实施例中，所述第二基底200与图1至图10所示实施例中第二基底相同，在此不再赘述。
请参考图16，在将所述第一基底100的第一面101朝向所述第二基底200表面键合后，去除所述第一基底100以暴露出所述可剥离模块520。
在本实施例中，去除所述第一基底100的方法与图1至图10所示实施例中的方法相同，在此不再赘述。
相应的，本发明实施例还提供一种上述半导体结构的形成方法所形成的半导体结构，请参考图16，包括：第二基底200，所述第二基底200包括第二芯片区B，所述第二芯片区B内具有第二功能单元210；位于所述第二芯片区B上的第一功能单元110，所述第一功能单元110与所述第二基底200键合，并且，所述第一功能单元110的电路与第二功能单元210的电路电互连；位于所述第二芯片区B上的可剥离模块520；位于所述可剥离模块520的侧面以及朝向所述第二基底200表面的表面，且包围所述可剥离模块120的可剥离膜540。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (27)

1.一种半导体结构的形成方法，其特征在于，包括：
提供第一基底，所述第一基底包括第一芯片区，所述第一芯片区包括第一区和第二区，所述第一基底具有相对的第一面和第二面；
在所述第一区的第一面上形成第一功能单元；
在所述第二区的第一面上形成可剥离模块，且所述可剥离模块的侧面以及背向所述第一面的表面，形成包围所述可剥离模块的可剥离膜；
提供第二基底，所述第二基底包括第二芯片区，所述第二芯片区内具有第二功能单元；
在形成所述可剥离模块之后，将所述第一基底的第一面朝向所述第二基底表面键合，在垂直于所述第一面的方向上，所述第一芯片区与第二芯片区重叠，并且，所述第一功能单元的电路与第二功能单元的电路电互连；
在将所述第一基底的第一面朝向所述第二基底表面键合后，去除所述第一基底以暴露出所述可剥离模块。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在去除所述第一基底后，去除所述可剥离模块及可剥离膜，以形成第一开口。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述可剥离膜的工艺包括湿法刻蚀工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述可剥离模块的方法包括：在去除所述可剥离膜后，或者去除所述可剥离膜的同时，采用若干个吸盘吸附在所述可剥离模块的表面，并拉拔所述若干个吸盘，以去除所述可剥离模块。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述可剥离模块的方法包括：采用若干个吸盘吸附在所述可剥离模块的表面，并拉拔所述若干个吸盘，以去除所述可剥离模块。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，去除可剥离膜的方法包括：在去除可剥离模块后，刻蚀所述可剥离膜，直至去除所述可剥离膜。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在所述第一开口内形成第五介质层，以及位于所述第五介质层内的第四金属互连层，所述第四金属互连层与所述第二功能单元的电路电互连，所述第五介质层表面暴露出所述第四金属互连层。
8.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一开口后，提供第三芯片；将所述第三芯片嵌入所述第一开口；将所述第三芯片嵌入所述第一开口后，将所述第三芯片与所述第二基底键合，所述第三芯片的电路与所述第二功能单元的电路电互连。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二功能单元的电路包括第二功能电路及第二金属互连层，所述第二功能电路与所述第二金属互连层电互连，并且，所述第二基底表面暴露出所述第二金属互连层表面。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第三芯片内具有第三功能电路和第三金属互连层，所述第三功能电路与所述第三金属互连层电互连，所述第三芯片表面暴露出所述第三金属互连层；将所述第三芯片与所述第二基底键合的方法包括：在去除所述可剥离模块和可剥离膜之后，所述第二面暴露出所述第二金属互连层表面；将所述第二金属互连层与所述第三金属互连层键合。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，还包括：将所述第三芯片与所述第二基底键合后，在所述第三芯片内形成第一导电插塞，所述第一导电插塞与第二金属互连层电互连，并且所述第一导电插塞与所述第三芯片内的电路电互连。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：去除所述第一基底后，形成贯穿所述可剥离模块及可剥离膜的第二导电插塞，所述第二导电插塞与所述可剥离模块的电路电互连，并且所述第二导电插塞与所述第二功能单元的电路电互连。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述可剥离膜和可剥离模块的方法包括：在所述第二区的第一面上形成初始可剥离模块；刻蚀所述初始可剥离模块，以形成所述可剥离模块和环绕所述可剥离模块全部侧壁的可剥离膜开口；在所述可剥离膜开口内及所述可剥离模块表面形成可剥离膜。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，还包括：在形成所述初始可剥离模块前，在所述第二区的第一面上形成第一介质层，所述第一介质层的材料和所述可剥离膜的材料相同；形成所述可剥离模块的方法还包括：在所述第一介质层表面形成所述初始可剥离模块。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述可剥离膜的方法包括：在形成所述可剥离模块前，在所述第二区的第一面上形成第三介质层以及位于所述第三介质层内的可剥离凹槽；在所述可剥离凹槽内形成所述可剥离模块；在所述可剥离模块表面形成第四介质层。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在将所述第一基底和所述第二基底键合前，在所述第一功能单元表面形成第一粘合层。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在将所述第一基底和所述第二基底键合前，在所述第一功能单元表面及所述可剥离膜表面形成第一粘合层。
18.如权利要求16或17中所述的半导体结构的形成方法，其特征在于，还包括：在将所述第一基底和所述第二基底键合前，在所述第一区的第一粘合层内形成第一金属互连层，所述第一粘合层表面暴露出所述第一金属互连层表面，所述第一金属互连层与所述第一功能单元的电路电互连。
19.如权利要求1、16或17中所述的半导体结构的形成方法，其特征在于，还包括：在将所述第一基底和所述第二基底键合前，在与所述第一区重叠的所述第二芯片区上形成第二粘合层。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一基底的工艺包括减薄工艺。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，所述减薄工艺包括回刻蚀工艺或化学机械研磨工艺中的一种或全部的组合。
22.如权利要求1所述的半导体结构的形成方法，其特征在于，所述可剥离膜的材料包括抗反射材料或者光刻胶中的一种。
23.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一功能单元的电路包括逻辑控制电路或存储器电路。
24.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二功能单元的电路包括逻辑控制电路或存储器电路。
25.如权利要求1所述的半导体结构的形成方法，其特征在于，所述可剥离模块内具有逻辑控制电路、存储器电路、伪栅结构以及微电机***中的一种或者多种的组合。
26.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第三芯片内具有逻辑控制电路、存储器电路以及微电机***中的一种或者多种的组合。
27.一种采用如权利要求1至26任一项所述的形成方法所形成的半导体结构，其特征在于，包括：
第二基底，所述第二基底包括第二芯片区，所述第二芯片区内具有第二功能单元；
位于所述第二芯片区上的第一功能单元，所述第一功能单元与所述第二基底键合，并且，所述第一功能单元的电路与第二功能单元的电路电互连；
位于所述第二芯片区上的可剥离模块；
位于所述可剥离模块的侧面以及朝向所述第二基底表面的表面，且包围所述可剥离模块的可剥离膜。
CN202010252044.9A 2020-04-01 2020-04-01 半导体结构及其形成方法 Active CN111430297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010252044.9A CN111430297B (zh) 2020-04-01 2020-04-01 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010252044.9A CN111430297B (zh) 2020-04-01 2020-04-01 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111430297A CN111430297A (zh) 2020-07-17
CN111430297B true CN111430297B (zh) 2022-10-14

Family

ID=71550469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010252044.9A Active CN111430297B (zh) 2020-04-01 2020-04-01 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111430297B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103701035A (zh) * 2013-12-19 2014-04-02 中国科学院上海微***与信息技术研究所 一种边发射半导体激光器腔面的非解理制备方法
CN104485316A (zh) * 2013-03-08 2015-04-01 英飞凌科技股份有限公司 半导体器件及其制造方法
CN207217505U (zh) * 2017-08-02 2018-04-10 中芯长电半导体（江阴）有限公司 半导体结构及扇出型封装结构
CN109155320A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 三维存储器件的嵌入式焊盘结构及其制造方法
CN110875232A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008794A1 (en) * 2007-07-03 2009-01-08 Weng-Jin Wu Thickness Indicators for Wafer Thinning
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US9954083B2 (en) * 2015-08-20 2018-04-24 International Business Machines Corporation Semiconductor structures having increased channel strain using fin release in gate regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485316A (zh) * 2013-03-08 2015-04-01 英飞凌科技股份有限公司 半导体器件及其制造方法
CN103701035A (zh) * 2013-12-19 2014-04-02 中国科学院上海微***与信息技术研究所 一种边发射半导体激光器腔面的非解理制备方法
CN207217505U (zh) * 2017-08-02 2018-04-10 中芯长电半导体（江阴）有限公司 半导体结构及扇出型封装结构
CN109155320A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 三维存储器件的嵌入式焊盘结构及其制造方法
CN110875232A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构

Also Published As

Publication number Publication date
CN111430297A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
US7510907B2 (en) Through-wafer vias and surface metallization for coupling thereto
KR100433781B1 (ko) 반도체장치의 제조방법
US8735260B2 (en) Method to prevent metal pad damage in wafer level package
US10867969B2 (en) Multi-wafer stacking structure and fabrication method thereof
CN111377393B (zh) Mems封装结构及其制作方法
US7812461B2 (en) Method and apparatus providing integrated circuit having redistribution layer with recessed connectors
US7514289B2 (en) Methods and structures for facilitating proximity communication
JP2007053149A (ja) 半導体ウエハ及びその製造方法
JPH09106963A (ja) マイクロエレクトロニックシステムを垂直方向で集積する方法
US20200075482A1 (en) Semiconductor device and manufacturing method thereof
WO2020237706A1 (zh) 硅光模块的封装方法及硅光模块
CN109192717A (zh) 多晶圆堆叠结构及其形成方法
CN114620671A (zh) 一种微机电***传感器及其制备方法
CN114496745A (zh) 制造半导体装置的方法
JPH08125120A (ja) 半導体装置およびその製造方法
CN111430297B (zh) 半导体结构及其形成方法
CN104037134B (zh) 电子元件的扇出和异构性封装
EP3736863A1 (en) On-silicon bridge interconnecting disaggregated cavity dies
CN109166820B (zh) 半导体器件制作方法以及半导体器件
CN116613080A (zh) 半导体器件及其制作方法
CN111769079B (zh) 半导体结构及其形成方法
EP1906441A1 (en) Wafer with semiconductor devices and method of manufacturing the same
CN111933583A (zh) 半导体结构及其形成方法
CN112071761A (zh) 一种埋入基板芯片***三维封装方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant