CN111415868A - 一种分离栅mosfet的制作方法 - Google Patents

一种分离栅mosfet的制作方法 Download PDF

Info

Publication number
CN111415868A
CN111415868A CN202010239097.7A CN202010239097A CN111415868A CN 111415868 A CN111415868 A CN 111415868A CN 202010239097 A CN202010239097 A CN 202010239097A CN 111415868 A CN111415868 A CN 111415868A
Authority
CN
China
Prior art keywords
oxide layer
layer
gate
forming
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010239097.7A
Other languages
English (en)
Other versions
CN111415868B (zh
Inventor
顾昀浦
黄健
孙闫涛
张朝志
宋跃桦
吴平丽
樊君
张丽娜
虞翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiejie Microelectronics Shanghai Technology Co ltd
Original Assignee
Jiejie Microelectronics Shanghai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiejie Microelectronics Shanghai Technology Co ltd filed Critical Jiejie Microelectronics Shanghai Technology Co ltd
Priority to CN202010239097.7A priority Critical patent/CN111415868B/zh
Publication of CN111415868A publication Critical patent/CN111415868A/zh
Application granted granted Critical
Publication of CN111415868B publication Critical patent/CN111415868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种分离栅MOSFET的制作方法，包括：步骤一、在衬底上形成外延层；步骤二、在第一主面上淀积ONO结构；步骤三、刻蚀形成沟槽；步骤四、去除第二氧化层；步骤五、在沟槽内形成第三氧化层；步骤六、在沟槽内形成分离栅多晶硅；步骤七、去除沟槽上部侧壁的第三氧化层，使分离栅多晶硅顶部高于保留的第三氧化层；步骤八、以高密度等离子体化学气相沉积方式形成多晶硅间隔离氧化层，在沟槽侧壁形成侧壁氧化层，在第一氮化物层上形成厚氧化层；步骤九、去除侧壁氧化层；步骤十、去除第一氮化物层，以剥离厚氧化层。本发明通过HDPCVD方式在分离栅多晶硅上一次成型满足工艺要求的多晶硅间隔离氧化层，该多晶硅间隔离氧化层的厚度可精确控制。

Description

一种分离栅MOSFET的制作方法
技术领域
本发明涉及半导体技术领域，具体为一种分离栅MOSFET的制作方法。
背景技术
沟槽功率MOSFET是继平面VDMOS之后新发展起来的一种高效开关器件，由于其有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。高击穿电压，大电流，低导通电阻是功率MOSFET最为关键的指标，击穿电压和导通电阻值相关，在MOSFET设计过程中，不能同时获得高击穿电压和低导通电阻，需要在两者之间相互平衡。
为了尽可能的获得较高的击穿电压和较低的导通电阻，一种新型分离栅结构MOSFET器件应运而生，其相比普通沟槽MOSFET结构，主要特点是增加了一个与源极短接的深沟槽分离栅，然后利用分离栅之间的横向电场起到提高器件耐压的作用。
如图1所示，目前这种分离栅结构MOSFET器件有如下缺点：
1、源极与栅极之间的多晶硅间隔离氧化层(IPO，inter-poly oxide)绝缘不良，导致栅极源极漏电流Igss增加；
2、源极与栅极之间的重叠面积过大，以及多晶硅间隔离氧化层厚度不足，导致源极与栅极之间的电容Cgs大幅增加。
造成上述缺点的主要原因在于，在现有技术的生产工艺中，如图2A至图2D所示，在湿法腐蚀去除沟槽侧壁的分离栅氧化层后，分离栅多晶硅表面会高于分离栅氧化层，在分离栅多晶硅的两侧会形成凹陷结构，导致后续在形成栅氧化层和多晶硅间隔离氧化层时，由于形成的多晶硅间隔离氧化层的厚度很薄，从而会形成“ㄇ”型，使得源极和栅极之间的绝缘不良、重叠面积过大，从而造成上述缺点。
发明内容
本发明的目的在于提供一种分离栅MOSFET的制作方法，通过高密度等离子体化学气相沉积方式在分离栅多晶硅上一次成型满足工艺要求的多晶硅间隔离氧化层，该多晶硅间隔离氧化层的厚度可精确控制，并以ONO结构作为硬掩膜，通过腐蚀第一氮化物层，来剥离由高密度等离子体化学气相沉积在第一主面上形成的厚氧化层，在不影响多晶硅间隔离氧化层形貌的前提下，高效去除厚氧化层，以解决背景技术中提及的问题。
为解决上述技术问题，本发明提供了一种分离栅MOSFET的制作方法，包括如下步骤：
步骤一、在具有第一导电类型的衬底上形成具有第一导电类型的外延层，所述外延层的上表面为第一主面，所述衬底的下表面为第二主面。
步骤二、在所述第一主面上依次淀积第一氧化层、第一氮化物层、第二氧化层，形成氧化物-氮化物-氧化物的ONO结构；优选的，所述第一氧化层的厚度为
Figure BDA0002431961850000021
所述第一氮化物层的厚度为
Figure BDA0002431961850000022
所述第二氧化层的厚度为
Figure BDA0002431961850000023
所述第二氧化层的厚度可根据沟槽深度进行调整；优选的，所述第一氧化层为氧化硅，所述第一氮化物层为氮化硅，所述第二氧化层为氧化硅。
步骤三、刻蚀所述ONO结构及外延层，形成从所述第一主面延伸至其内部的沟槽；优选的，所述沟槽的深度为2-6μm。
步骤四、去除所述第二氧化层；优选的，通过干法刻蚀或湿法腐蚀方式去除所述第二氧化层，以使第一氮化物层外露。
步骤五、在所述沟槽的侧壁和底部形成第三氧化层；优选的，以热氧化方式或化学气相沉积(CVD)方式形成所述第三氧化层，所述第三氧化层延伸至第一氮化物层上方；优选的，所述第三氧化层为氧化硅。
步骤六、在由所述第三氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成分离栅多晶硅。
步骤七、去除位于第一氮化物层表面的第三氧化层以及位于分离栅多晶硅顶部的沟槽侧壁的第三氧化层，以使所述分离栅多晶硅的顶部高于保留的第三氧化层；较佳地，以湿法腐蚀方式去除上述第三氧化层。
步骤八、以高密度等离子体化学气相沉积(HDPCVD)方式在所述沟槽内淀积氧化层，在所述分离栅多晶硅上方形成多晶硅间隔离氧化层(IPO)，在所述多晶硅间隔离氧化层上方的沟槽侧壁形成侧壁氧化层，在所述第一氮化物层上方形成厚氧化层；HDPCVD工艺的特点为在水平表面上淀积的氧化层比在垂直的侧壁区域上形成的氧化层更厚，其比值可达到10:1或更高，也就是说，IPO和厚氧化层的厚度远大于侧壁氧化层，该步骤通过HDPCVD方式直接形成满足工艺要求厚度的IPO，IPO厚度可精确控制；传统采用HDPCVD方式在沟槽内淀积氧化层时，需要直接将沟槽填满，再通过化学机械抛光(CMP)方式磨平表面，之后再通过干法刻蚀或湿法腐蚀方式向下刻蚀或腐蚀氧化层来形成IPO，以该种方式形成的IPO的厚度难以精确控制。
步骤九、去除所述侧壁氧化层；优选的，以湿法腐蚀方式去除所述侧壁氧化层，以使第一氮化物层的侧壁外露；在此过程中，厚氧化层和多晶硅间隔离氧化层的厚度也会相应减薄；在步骤八生长的多晶硅间隔离氧化层应包含该被减薄的厚度，该被减薄的厚度为侧壁氧化层的厚度，可在HDPCVD过程中精确计算出该厚度。
步骤十、以湿法腐蚀方式去除所述第一氮化物层，以剥离所述厚氧化层；进一步地，所述步骤十具体为：沿着第一氮化物层侧壁的外露部分对第一氮化物层进行腐蚀，至所述第一氮化物层被全部腐蚀，以使所述厚氧化层脱落；优选的，以160C的磷酸作为腐蚀液，可以使氮化硅对氧化硅蚀刻率达到1:50以上,优选的，腐蚀速率为5nm/min，可根据需求调整蚀刻率与选择比。在此过程中，多晶硅间隔离氧化层也会被相应减薄，在步骤八生长的多晶硅间隔离氧化层应包含该被减薄的厚度，该被减薄的厚度可根据设置的氮化硅对氧化硅蚀刻率和腐蚀速率精确计算出。传统工艺中，若直接在分离栅多晶硅上通过HDPCVD方式形成IPO，则会产生以下问题：在后续去除侧壁氧化层和位于第一主面的厚氧化层时，不管是采用干法刻蚀方式还是湿法腐蚀方式，都会对IPO的形貌造成影响，也就是说，无法在不影响IPO形貌的前提下，去除侧壁氧化层和位于第一主面的厚氧化层。为了解决上述问题，本发明以ONO结构作为硬掩膜，以湿法腐蚀方式去除所述第一氮化物层，以剥离所述厚氧化层，能够在不影响IPO形貌的前提下，高效去除厚氧化层。
步骤十一、在所述沟槽内淀积栅氧化层，所述栅氧化层延伸至第一氧化层上方，在此过程中，多晶硅间隔离氧化层的厚度会增加，在步骤八生长的多晶硅间隔离氧化层应扣除该被增加的厚度，该增加的厚度为栅氧化层的厚度，可被精确计算出。
步骤十二、在由所述栅氧化层和多晶硅间隔离氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成栅极多晶硅。
进一步地，还包括：
在所述外延层中形成有第二导电类型的阱区，所述栅极多晶硅穿过所述阱区，所述栅极多晶硅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道；
在所述阱区中形成第一导电类型的源区；
在所述第二表面形成漏极金属。
进一步地，还包括：
在所述源区上方形成绝缘介质层；
对所述绝缘介质层进行刻蚀以形成接触孔，其中穿通源区的接触孔延伸至阱区内；
在所述绝缘介质层上及接触孔内淀积金属层，对金属层进行刻蚀，得到源极金属。
进一步地，还包括：
对所述金属层进行刻蚀，得到栅极金属，所述接触孔还包括栅极多晶硅接触孔和分离栅多晶硅接触孔，所述栅极金属通过栅极多晶硅接触孔与栅极多晶硅电连接，所述源极金属通过分离栅多晶硅接触孔与分离栅多晶硅电连接。
与现有技术相比，本发明具有如下有益效果：
(1)本发明通过高密度等离子体化学气相沉积方式在分离栅多晶硅上一次成型满足工艺要求的多晶硅间隔离氧化层，该多晶硅间隔离氧化层的厚度可精确控制。
(2)本发明以ONO结构作为硬掩膜，通过腐蚀第一氮化物层，来剥离由高密度等离子体化学气相沉积在第一主面上形成的厚氧化层，能够在不影响多晶硅间隔离氧化层形貌的前提下，高效去除厚氧化层。
附图说明
图1为现有技术中的分离栅MOSFET的结构示意图；
图2A至图2D为现有技术中分离栅MOSFET的制造方法各步骤中的器件结构示意图；
图3A至图3L为本发明实施例方法的各步骤中的器件结构示意图；
图4为本发明实施例方法制作出的器件的结构示意图。
图中：1、衬底；2、外延层；3、第一氧化层；4、第一氮化物层；5、第二氧化层；6、沟槽；7、第三氧化层；8、分离栅多晶硅；9、多晶硅间隔离氧化层；10、侧壁氧化层；11、厚氧化层；12、栅氧化层；13、栅极多晶硅；14、阱区；15、源区；16、漏极金属；17、绝缘介质层；18、源极金属。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
如图3A至3L所示，是本发明实施例方法的各步骤的器件结构示意图，以N型器件为例，本发明实施例分离栅MOSFET的制作方法包括如下步骤：
步骤一、如图3A所示，在具有重掺杂的N型衬底1上形成具有轻掺杂的N型外延层2，所述N型外延层2的上表面为第一主面001，所述N型衬底1的下表面为第二主面002。
步骤二、如图3B所示，在所述第一主面001上依次淀积第一氧化层3、第一氮化物层4、第二氧化层5，形成氧化物-氮化物-氧化物的ONO结构；较佳地，所述第一氧化层3的厚度为
Figure BDA0002431961850000061
所述第一氮化物层4的厚度为
Figure BDA0002431961850000062
所述第二氧化层5的厚度为
Figure BDA0002431961850000063
所述第二氧化层5的厚度可根据沟槽6深度进行调整；较佳地，所述第一氧化层4为氧化硅，所述第一氮化物层4为氮化硅，所述第二氧化层6为氧化硅。
步骤三、如图3C所示，刻蚀所述ONO结构及N型外延层2，形成从所述第一主面001延伸至其内部的沟槽6；较佳地，所述沟槽6的深度为2-6μm。
步骤四、如图3D所示，去除所述第二氧化层6；较佳地，通过干法刻蚀或湿法腐蚀方式去除所述第二氧化层6，以使第一氮化物层4外露。
步骤五、如图3E所示，在所述沟槽6的侧壁和底部形成第三氧化层7；较佳地，以热氧化方式或CVD方式形成所述第三氧化层7，所述第三氧化层7延伸至第一氮化物层4上方；较佳地，所述第三氧化层7为氧化硅；所述第三氧化层7的厚度较厚，用于作为分离栅氧化层。
步骤六、如图3F所示，在由所述第三氧化层7形成的沟槽6内沉积多晶硅，并对所述多晶硅进行回刻，形成分离栅多晶硅8。
步骤七、如图3G所示，去除位于第一氮化物层4表面的第三氧化层7以及位于分离栅多晶硅8顶部的沟槽6侧壁的第三氧化层7，以使所述分离栅多晶硅8的顶部高于保留的第三氧化层7；较佳地，以湿法腐蚀方式去除上述第三氧化层7。
步骤八、如图3H所示，以HDPCVD方式在所述沟槽6内淀积氧化层，在所述分离栅多晶硅8上方形成多晶硅间隔离氧化层9，在所述多晶硅间隔离氧化层9上方的沟槽6侧壁形成侧壁氧化层10，在所述第一氮化物层4上方形成厚氧化层11。HDPCVD工艺的特点为在水平表面上淀积的氧化层比在垂直的侧壁区域上形成的氧化层更厚，其比值可达到10:1或更高，也就是说，IPO和厚氧化层11的厚度远大于侧壁氧化层10，该步骤通过HDPCVD方式直接形成满足工艺要求的IPO，IPO厚度可精确控制；传统采用HDPCVD方式在沟槽6内淀积氧化层时，需要直接将沟槽6填满，再通过CMP方式磨平表面，之后再通过干法刻蚀或湿法腐蚀方式向下刻蚀或腐蚀氧化层来形成IPO，以该种方式形成的IPO的厚度难以精确控制。
步骤九、如图3I所示，去除所述侧壁氧化层10；较佳地，以湿法腐蚀方式去除所述侧壁氧化层10，以使第一氮化物层4的侧边外露；在此过程中，厚氧化层11和多晶硅间隔离氧化层9的厚度也会相应减薄；在步骤八生长的多晶硅间隔离氧化层9应包含该被减薄的厚度，该被减薄的厚度为侧壁氧化层10的厚度，可在HDPCVD过程中精确计算出该厚度。
步骤十、如图3Ja至图3Jc所示，以湿法腐蚀方式去除所述第一氮化物层4，以剥离所述厚氧化层11；具体为：沿着第一氮化物层4侧边的外露部分对第一氮化物层4进行腐蚀，直至所述第一氮化物层4被全部腐蚀，以使所述厚氧化层11脱落，图3Ja至图3Jc示出了上述腐蚀过程；优选的，以160C的磷酸作为腐蚀液，可以使氮化硅对氧化硅蚀刻率达到1:50以上,优选的，腐蚀速率为5nm/min，可根据需求调整蚀刻率与选择比。在此过程中，多晶硅间隔离氧化层9也会被相应减薄，在步骤八生长的多晶硅间隔离氧化层9应包含该被减薄的厚度，该被减薄的厚度可根据设置的氮化硅对氧化硅蚀刻率和腐蚀速率精确计算出。传统工艺中，若直接在分离栅多晶硅8上通过HDPCVD方式形成IPO，则会产生以下问题：在后续去除侧壁氧化层10和位于第一主面的厚氧化层11时，不管是采用干法刻蚀方式还是湿法腐蚀方式，都会对IPO的形貌造成影响，也就是说，无法在不影响IPO形貌的前提下，去除侧壁氧化层10和位于第一主面的厚氧化层11。为了解决上述问题，本发明实施例以ONO结构作为硬掩膜，以湿法腐蚀方式去除所述第一氮化物层4，以剥离所述厚氧化层11，能够在不影响IPO形貌的前提下，高效去除厚氧化层11。
步骤十一、如图3K所示，在所述沟槽6内淀积栅氧化层12，所述栅氧化层12延伸至第一氧化层3上方，在此过程中，多晶硅间隔离氧化层9的厚度会增加，在步骤八生长的多晶硅间隔离氧化层9应扣除该被增加的厚度，该增加的厚度为栅氧化层12的厚度，可被精确计算出；综合上述步骤，步骤八中生长的多晶硅间隔离氧化层9的厚度应该包含步骤九中去除的侧壁氧化层10的厚度，包含步骤十中因腐蚀第一氮化物层4而减薄的厚度，并且扣除步骤十一中增加的栅氧化层12的厚度，上述厚度均可以精确计算出，而以HDPCVD方式淀积的氧化层厚度也可精确控制，因此本发明实施例的多晶硅间隔离氧化层9的厚度可精确控制。
步骤十二、如图3L所示，在由所述栅氧化层12和多晶硅间隔离氧化层9形成的沟槽6内沉积多晶硅，并对所述多晶硅进行回刻，形成栅极多晶硅13。
分离栅MOSFET的其它结构采用现有方法形成，如图4所示，还包括：
在N型外延层2中形成有P型的阱区14，所述栅极多晶硅13穿过所述阱区14，所述栅极多晶硅13从侧面覆盖所述阱区14并用于在所述阱区14侧面形成沟道；在所述阱区14中形成N型的源区15；在所述第二表面002形成漏极金属16；在所述源区15上方形成绝缘介质层17；对所述绝缘介质层17进行刻蚀以形成接触孔，其中穿通源区的接触孔延伸至阱区14内；在所述绝缘介质层17上及接触孔内淀积金属层，对金属层进行刻蚀，得到源极金属18；其中对所述金属层进行刻蚀时，还得到栅极金属，所述接触孔还包括栅极多晶硅接触孔和分离栅多晶硅接触孔，所述栅极金属通过栅极多晶硅接触孔与栅极多晶硅13电连接，所述源极金属18通过分离栅多晶硅接触孔与分离栅多晶硅8电连接。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种分离栅MOSFET的制作方法，其特征在于，包括如下步骤：
步骤一、在具有第一导电类型的衬底上形成具有第一导电类型的外延层，所述外延层的上表面为第一主面，所述衬底的下表面为第二主面；
步骤二、在所述第一主面上依次淀积第一氧化层、第一氮化物层、第二氧化层，形成氧化物-氮化物-氧化物的ONO结构；
步骤三、刻蚀所述ONO结构及外延层，形成从所述第一主面延伸至其内部的沟槽；
步骤四、去除所述第二氧化层；
步骤五、在所述沟槽的侧壁和底部形成第三氧化层，作为分离栅氧化层；
步骤六、在由所述第三氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成分离栅多晶硅；
步骤七、去除位于第一氮化物层表面的第三氧化层以及位于分离栅多晶硅顶部的沟槽侧壁的第三氧化层，以使所述分离栅多晶硅的顶部高于保留的第三氧化层；
步骤八、以高密度等离子体化学气相沉积方式在所述沟槽内淀积氧化层，在所述分离栅多晶硅上方形成多晶硅间隔离氧化层，在所述多晶硅间隔离氧化层上方的沟槽侧壁形成侧壁氧化层，在所述第一氮化物层上方形成厚氧化层；
步骤九、去除所述侧壁氧化层；
步骤十、以湿法腐蚀方式去除所述第一氮化物层，以剥离所述厚氧化层；
步骤十一、在所述沟槽内淀积栅氧化层；
步骤十二、在由所述栅氧化层和多晶硅间隔离氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成栅极多晶硅。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤十具体为：沿着所述第一氮化物层侧壁的外露部分对所述第一氮化物层进行腐蚀，至所述第一氮化物层被全部腐蚀，以使所述厚氧化层脱落。
3.根据权利要求1所述的制作方法，其特征在于，步骤十中，以160C的磷酸作为腐蚀液。
4.根据权利要求1所述的制作方法，其特征在于，步骤十中，腐蚀速率为5nm/min。
5.根据权利要求1所述的制作方法，其特征在于，所述第一氧化层的厚度为
Figure FDA0002431961840000021
和/或，所述第一氮化物层的厚度为
Figure FDA0002431961840000022
和/或，第二氧化层的厚度为
Figure FDA0002431961840000023
6.根据权利要求1所述的制作方法，其特征在于，步骤四中，通过干法刻蚀或湿法腐蚀方式去除所述第二氧化层。
7.根据权利要求1所述的制作方法，其特征在于，还包括：
在所述外延层中形成有第二导电类型的阱区，所述栅极多晶硅穿过所述阱区，所述栅极多晶硅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道；
在所述阱区中形成第一导电类型的源区；
在所述第二表面形成漏极金属。
8.根据权利要求7所述的制作方法，其特征在于，还包括：
在所述源区上方形成绝缘介质层；
对所述绝缘介质层进行刻蚀以形成接触孔，其中穿通源区的接触孔延伸至阱区内；
在所述绝缘介质层上及接触孔内淀积金属层，对金属层进行刻蚀，得到源极金属。
9.根据权利要求8所述的制作方法，其特征在于，还包括：
对所述金属层进行刻蚀，得到栅极金属，所述接触孔还包括栅极多晶硅接触孔和分离栅多晶硅接触孔，所述栅极金属通过栅极多晶硅接触孔与栅极多晶硅电连接，所述源极金属通过分离栅多晶硅接触孔与分离栅多晶硅电连接。
CN202010239097.7A 2020-03-30 2020-03-30 一种分离栅mosfet的制作方法 Active CN111415868B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010239097.7A CN111415868B (zh) 2020-03-30 2020-03-30 一种分离栅mosfet的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010239097.7A CN111415868B (zh) 2020-03-30 2020-03-30 一种分离栅mosfet的制作方法

Publications (2)

Publication Number Publication Date
CN111415868A true CN111415868A (zh) 2020-07-14
CN111415868B CN111415868B (zh) 2022-11-04

Family

ID=71493309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010239097.7A Active CN111415868B (zh) 2020-03-30 2020-03-30 一种分离栅mosfet的制作方法

Country Status (1)

Country Link
CN (1) CN111415868B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103187A (zh) * 2020-09-22 2020-12-18 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN113078067A (zh) * 2021-03-30 2021-07-06 电子科技大学 一种沟槽分离栅器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315083A1 (en) * 2008-06-20 2009-12-24 James Pan Structure and Method for Forming a Thick Bottom Dielectric (TBD) for Trench-Gate Devices
CN103151382A (zh) * 2012-03-02 2013-06-12 万国半导体股份有限公司 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
CN105914234A (zh) * 2016-06-28 2016-08-31 上海华虹宏力半导体制造有限公司 分离栅功率mos管结构及制作方法
CN108735605A (zh) * 2018-01-23 2018-11-02 西安龙腾新能源科技发展有限公司 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315083A1 (en) * 2008-06-20 2009-12-24 James Pan Structure and Method for Forming a Thick Bottom Dielectric (TBD) for Trench-Gate Devices
CN103151382A (zh) * 2012-03-02 2013-06-12 万国半导体股份有限公司 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
CN105914234A (zh) * 2016-06-28 2016-08-31 上海华虹宏力半导体制造有限公司 分离栅功率mos管结构及制作方法
CN108735605A (zh) * 2018-01-23 2018-11-02 西安龙腾新能源科技发展有限公司 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103187A (zh) * 2020-09-22 2020-12-18 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN113078067A (zh) * 2021-03-30 2021-07-06 电子科技大学 一种沟槽分离栅器件的制造方法

Also Published As

Publication number Publication date
CN111415868B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
CN111276394B (zh) 一种分离栅mosfet的制作方法
US11075297B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN105702732B (zh) 带有保护屏蔽氧化物的***栅沟槽功率mosfet
CN111403289B (zh) 一种分离栅mosfet的制作方法
KR100624683B1 (ko) 트렌치 게이트 전극을 포함하는 금속-절연체-반도체 장치및 이의 제조 방법
US6498071B2 (en) Manufacture of trench-gate semiconductor devices
EP1281200B1 (en) Method of making a semiconductor device having a recessed insulating layer of varying thickness
US5723376A (en) Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
WO2018121600A1 (zh) 超级结功率晶体管及其制备方法
US20220328658A1 (en) Trench field effect transistor structure and manufacturing method thereof
CN103545216B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
JP2008519436A (ja) 充填酸化物層が蒸着されたトレンチを有するｍｏｓｆｅｔ
CN111415868B (zh) 一种分离栅mosfet的制作方法
CN110600371A (zh) 多晶硅填充方法、半导体器件制作方法及半导体器件
CN111415867A (zh) 一种半导体功率器件结构及其制造方法
CN103151309A (zh) 深沟槽功率mos器件及其制备方法
CN100454577C (zh) 绝缘栅型半导体装置及其制造方法
CN114744044A (zh) 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法
JP5183959B2 (ja) Ｍｏｓｆｅｔ型半導体装置の製造方法
CN210984735U (zh) 一种半导体功率器件结构
CN113725078A (zh) 一种分离栅mosfet的制作方法
CN209434191U (zh) 沟槽型功率器件
CN111180510A (zh) 一种半导体功率器件结构及其制造方法
CN109786377A (zh) 功率晶体管及其制造方法
KR100729016B1 (ko) 트렌치(ｔｒｅｎｃｈ)형 전계효과트랜지스터(ＭＯＳＦＥＴ)및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant