CN111400990B - 基于siwave软件的arm pdn优化设计方法 - Google Patents
基于siwave软件的arm pdn优化设计方法 Download PDFInfo
- Publication number
- CN111400990B CN111400990B CN202010104443.0A CN202010104443A CN111400990B CN 111400990 B CN111400990 B CN 111400990B CN 202010104443 A CN202010104443 A CN 202010104443A CN 111400990 B CN111400990 B CN 111400990B
- Authority
- CN
- China
- Prior art keywords
- pdn
- arm
- impedance
- capacitance
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种基于SIWAVE软件的ARM PDN优化设计方法，首先确定ARM的电源分配网络PDN的目标阻抗；在SIWAVE软件中，使用PDN电容指定S参数，编译Z参数；通过改变PDN布局或电容选择，使Z参数与目标阻抗的差值在设定范围内；确定需要优化的电容；设定仿真参数，重新编译计算，通过改变电容选择，使仿真阻抗在目标阻抗内，此时软件会自动去掉高环路电感的电容，得到最终的仿真结果；据此更改ARM PDN原理图，形成最终ARM PDN设计。本发明可以自动优化和配置电容的型号和数量，实现最佳的ARM PDN布局设计，从而能节省PCB空间，降低ARM电源噪声，提高EMC一次通过率，节省成本。
Description
技术领域
本发明涉及一种ARM PDN优化设计方法，尤其涉及一种基于SIWAVE软件进行仿真的ARM PDN优化设计方法，属于汽车电子电源仿真技术领域。
背景技术
ARM处理器是Acorn计算机有限公司面向低预算市场设计的第一款RISC微处理器。在汽车电子领域，ARM的使用越来越广泛，ARM的功能越来越强大，ARM的PDN(电源分配网络)也越来越多。而ARM的尺寸却越来越小，同时电源的电压越来越低，不少电源的供电电压在0.8V左右，但对电源的纹波要求却越来越高。放置数量合适、封装合适、容值合适、型号合适的电容就成为了提升PDN性能的关键，良好的PDN性能将是高速信号PCB(印制电路板)的EMC(电磁兼容)性能的关键指标。
随着汽车电子行业的快速发展，以及高速通讯数据、无线数据处理和高清大屏的大量使用，对ARM的要求越来越高。由于ARM有多达十几个的关键PDN，对于单个的PDN并联的去耦电容数量极为有限，选择数量合适、型号合适的电容，就十分有必要。
传统技术中，通常是通过增加电容数量来提升PDN的性能，这种方法的效果很差，既浪费电容，又占据了很大的PCB空间，而且需要长时间的调试。此外，多次的电容焊接还会引起安装电感的增加，增加了电路板的数据误差。
目前，ARM PDN的优化评估有以下几种方法：
(1)使用示波器测试电源的纹波。这是一种传统的评估方法。基于PCB的物理特性所做的测量，需要成品的PCB及相关物料。这种方法对于带有高频噪声的精度不够高，同时在测试结果出现问题的时候，需要重新改板、制作、测量。这对项目的开发成本及开发时间都是考验。
(2)使用网络分析仪测试电源平面阻抗Z11。这是一种比较新型的测试方法。基于PCB和过孔的物理特性，以及安装的电容和电感特性等的一种综合测试方法。这种方式对电源噪声在30MHz之内的PDN***来说，是有效的，有参考价值；但对于噪声大于30MHz的PDN***，受到测试点位置、测试线束及测试夹具等的限值，很难得到有参考价值的数据。
(3)仿真。使用Hyperlynx19.2版本仿真软件，可以仿真出当前状态组合的电容的电源平面阻抗，判断是否满足目标阻抗的要求，但无法自动配置电容的型号和数量。每次仿真都需要重新调整电容的数量或电容的型号，调整效果不佳。
SIWAVE软件是一款综合电磁场仿真、信号完整性仿真、电源完整性仿真、电子热仿真和芯片仿真的软件，通过提取2D、3D器件及PCB传输线等的S参数建立***和高精度的复杂仿真电路，获得更真实的数据。
ARM PDN是ARM芯片下方分布在PCB内部的电源分配网络***。一般情况ARM的重要电源至少有6个，而综合成本与性能因素一般PCB的层数会在6到8层，考虑到DDR3信号层的分布及其他重要信号线的分布和Ground参考层的分布，这些重要电源的平面分布就非常关键和重要，同时其网络的电容分布也非常关键。因此，如何分布合适电容对PDN是非常困难。
发明内容
本发明要解决的技术问题是提供一种能够按照目标阻抗，自动优化和配置电容的型号和数量，实现最佳的ARM PDN布局设计的方法。
为了解决上述技术问题，本发明的技术方案是提供一种基于SIWAVE软件的ARMPDN优化设计方法，包括如下步骤：
步骤S1：确定ARM的电源分配网络PDN的目标阻抗；
步骤S2：在SIWAVE软件的PI Advisor应用功能模块中，使用所述PDN的电容的指定S参数，编译所述PDN的Z参数；将所述Z参数与所述目标阻抗做比较：如果二者的差值在设定范围内，则转步骤S3；否则重新设置所述PDN布局或电容选择，重新编译计算，直至所述二者的差值在设定范围内，转步骤S3；
步骤S3：确定需要优化的电容；
步骤S4：为需要优化的电容指定多个型号的电容，设定每个型号的电容的数量；
步骤S5：通过SIWAVE仿真软件的PI Advisor应用功能模块设定仿真参数，重新编译计算，选择一个仿真配置方案；将所选择的仿真配置方案的仿真阻抗与目标阻抗相比较：如果仿真阻抗小于或等于目标阻抗，则转步骤S6；否则，重新设置电容选择，重新编译计算，直至仿真阻抗小于或等于目标阻抗，转步骤S6；
步骤S6：当仿真阻抗小于或等于目标阻抗时，SIWAVE仿真软件会自动去掉高环路电感的电容，得到最终的仿真结果；
步骤S7：根据最终的仿真结果，更改ARM PDN原理图，更新PDN布局设计，形成最终的ARM PDN设计。
优选地，所述步骤S1中，目标阻抗的计算方法为：工作电压与允许纹波电压的百分比的乘积，再除以最大瞬态电流的一半。
优选地，所述步骤S2中，如果Z参数在100kHz-50MHz间的值在目标阻抗130％内，则直接转步骤S3；
否则，优化所述PDN的Layout布局设计，或在有效位置增加电容数量，或在有效位置改变电容型号，并再次编译所述PDN的Z参数，直至Z参数在100kHz-50MHz间的值在目标阻抗130％内，转步骤S3。
优选地，所述步骤S3中，需要优化的电容为容值超过设定阈值的电容。
更优选地，所述设定阈值为10uF。
优选地，所述步骤S3中，需要优化的电容为分布在ARM和DDR3 BGA封装底层的电容。
优选地，所述步骤S4中，电容型号分布在当前电容的容值的上下3个容值范围内。
优选地，所述步骤S4中，电容型号选择符合汽车电子的应用等级。
优选地，所述步骤S5中，当仿真阻抗超过目标阻抗时，进行如下判断：
如果仿真阻抗最高值超过了目标阻抗的20％，则针对超过目标阻抗的频点，增加合适型号的电容；重新编译计算，直至仿真阻抗在目标阻抗内，转步骤S6；
如果仿真阻抗最高值在目标阻抗120％以内，则针对超过目标阻抗的频点，选择相对当前电容更低等效电感ESL的电容；重新编译计算，直至仿真阻抗在目标阻抗内，转步骤S6。
相比现有技术，本发明提供的基于SIWAVE软件的ARM PDN优化设计方法具有如下有益效果：
(1)通过基于SIWAVE软件的仿真，能够迅速得到ARM PDN电容设计的最优状态；
(2)在仿真过程中，可以快速找到设计偏差，再进一步进行优化设计；
(3)可以优化ARM电容的数量，通过去耦电容的环路电感筛选出多余的电容，减小无效去耦电容的应用，节省大量的电容，腾出PCB空间，为其他电源的优化创造条件；
(4)可以按照目标阻抗挑选出最合适的电容型号，实现最佳的ARM PDN布局设计，从而能降低ARM***级的电源噪声，还能够提高EMC一次通过率，节省项目开发成本。
附图说明
图1为本实施例提供的基于SIWAVE软件的ARM PDN优化设计方法的流程图；
图2为U13000芯片PAD焊盘分布图；
图3为底层DDR3整个网络电容分布图；
图4为仿真前原理图上DDR3端的部分电容示意图；
图5为仿真前原理图上DDR3端的另一部分电容示意图；
图6为仿真前PCB ARM端的电容分布图；
图7为SIWAVE仿真软件中C4100电容有6个候选电容示意图；
图8为SIWAVE仿真软件中Wizard Threshold模块设置示意图；
图9为优化前ARM端的阻抗示意图；其中，横坐标Frequency表示频率，纵坐标Z11表示阻抗；
图10为优化前DDR3端的阻抗示意图；其中，横坐标Frequency表示频率，纵坐标Z11表示阻抗；
图11为ARM端优化后的PCB分布图；
图12为优化后ARM端的阻抗示意图；其中，横坐标Frequency表示频率，纵坐标Z11表示阻抗；
图13为ARM端高环路电感的电容分布图；
图14为需要优化的电容示意图；
图15为最终ARM端的阻抗示意图；其中，横坐标Frequency表示频率，纵坐标Z11表示阻抗；
图16为最终DDR3端的阻抗示意图；其中，横坐标Frequency表示频率，纵坐标Z11表示阻抗。
具体实施方式
对于汽车电子智能网联产品，ARM有多达13个电源分配网络PDN，如SMPS、HMPS等，因此，要求在有限的空间放置最合适的电容，在目标成本下，数量、型号、封装的平衡难度很大。本实施例是通过一个新型的有效仿真方法来实现ARM PDN的优化设计。
本实施例提供的方法运用ANSYS公司的SIWAVE仿真软件的PI Advisor应用功能模块，图1为本实施例提供的基于SIWAVE软件的ARM PDN优化设计方法的流程图，所述的基于SIWAVE软件的ARM PDN优化设计方法包括如下步骤：
第一步，确定ARM的某电源分配网络PDN的目标阻抗。
一般情况下，目标阻抗定义为：工作电压与允许纹波电压的百分比的乘积，除以最大瞬态电流的一半的值，如下式所示：
其中，Ztarget为目标阻抗，Voltage Rail为工作电压，％Ripple为允许纹波电压的百分比，Imax transient为最大瞬态电流。
这里的目标阻抗为基本目标阻抗，绝大部分电源噪声都分布在100kHz-20MHz间，因此计算值频域应用在这个频段。由于当前的ARM电源是为高速信号提供电荷的，高速信号传输的速率很高，因此仅考虑100kHz到20MHz是不够的。按照经验，还需要设置20MHz到50MHz，这个频段的阻抗一般建议为基本目标阻抗的3倍左右。而高于50MHz的目标阻抗仅用来做参考，因为这个频段的阻抗主要取决于芯片本身。而低于100kHz阻抗主要取决于开关电源的动态输出能力，非PDN电容和平面阻抗设计。
第二步，在SIWAVE仿真软件的PI Advisor应用功能模块中，使用该电源分配网络PDN的电容的指定S参数，编译该电源分配网络PDN的Z参数，将该电源分配网络PDN的Z参数与目标阻抗做比较：
如果Z参数在100kHz-50MHz间的值在目标阻抗130％内(含目标阻抗130％)，则转第三步；
否则，即如果Z参数在100kHz-50MHz间的值超过目标阻抗的30％，则优化该电源分配网络PDN的Layout(布局)设计，或在有效位置增加电容数量，或在有效位置改变电容型号，并再次编译该电源分配网络PDN的Z参数，直至Z参数在100kHz-50MHz间的值在目标阻抗130％内，转第三步。
第三步，确定需要优化的电容。
需要优化的电容基本分两类：一类是大容值电容，一般为容值超过10uF的电容；第二类是分布在ARM和DDR3 BGA(焊球阵列封装)封装底层的电容。
第四步，为需要优化的电容指定多个型号的电容，设定每个型号的电容的数量。电容型号分布在当前电容的容值的上下3个容值范围内，型号选择符合汽车电子的应用等级。
第五步，通过SIWAVE仿真软件的PI Advisor应用功能模块设定仿真参数，然后重新编译计算，选择一个仿真配置方案；再判断所选择的仿真配置方案的仿真阻抗是否在目标阻抗内：
如果在目标阻抗内，即仿真阻抗小于或等于目标阻抗，则转第六步；
否则，仿真阻抗超过目标阻抗时，进行如下判断：如果仿真阻抗最高值超过了目标阻抗的20％，则针对超过目标阻抗的频点，增加合适型号的电容组合；如果仿真阻抗最高值在目标阻抗120％内(含目标阻抗120％)，则针对超过目标阻抗的频点，选择相对当前电容更低ESL(等效电感)的电容组合；重新编译计算，直至仿真阻抗在目标阻抗内，转第六步。该过程很难通过一次的调整就达到设计要求，一般需要多次优化才能得到满意的结果。
第六步，当仿真阻抗在目标阻抗内时，SIWAVE仿真软件会自动去掉高环路电感的电容。
第七步，根据仿真的结果，确定原理图的更改，更新Layout(PDN布局设计)，形成最佳的ARM PDN设计，达到成本降低和性能优化的双重效果。
下面以一个具体的应用实例，验证上述方法的优化效果。
本实施例中，控制器U13000是NXP公司型号为PIMX8UX ARM芯片，BGA封装，焊盘分布如图2所示。DRAM U14200是MICRO的MT41K128M16，电容分布在PCB底层，见图3。时钟频率是930MHz。首次使用PIMX8UX，NXP推荐使用数量众多的电容来改善电源的噪声与纹波。仿真前的PIMX8UX和DDR两端DDRIO电源的电容原理图见图4和图5，电容PCB分布状况见图6，且都是0402封装的220nF电容，型号为C1005X7R1C224KT0Y0F。
仿真软件采用ANSYS的SIWAVE的PI Advisor工具。PI Advisor中，首先根据最大瞬态工作电流1.35A，工作电压为1.35V，纹波要求1％，得到的基本目标阻抗为20毫欧(100kHz-20MHz频段),从20MHz到50MHz频段的目标阻抗确认为基本目标阻抗的2.5倍，为50毫欧；接着需要选择该电源网络上的所有电容；接着重点优化ARM封装底层的电容，可以选择不同供应商、不同封装、不同系列的电容型号，也可以同时选择多个型号的电容。如图7中，C4100电容有6个候选电容，SIWAVE会按照目标阻抗和Wizard Threshold见图8的设置(包括电容总成本的限制、电容总数量的限制、单一型号电容数量的限制和所有电容占据面积的限制)来选择最合适的电容，同时提供多种方案供选择。完成仿真，选择一个最优的方案来确定的电容最终型号和可以删掉的电容。
本实施例中，按照NXP公司对VDD_DDR电源网络阻抗的要求，设定了PCB的目标阻抗，在100kHz到20MHz的频段控制电源平面阻抗在20毫欧内；从20MHz到50MHz的频段控制在50毫欧内。经过PI Advisor的仿真结果如图9所示，IMX8DX端在100kHz附近频点的最高阻抗为50毫欧，而在8MHz附近频点的最高阻抗为35毫欧，都超过了目标阻抗值的30％，因此需要增加或变换对应的电容以及优化Layout。DDR3端的阻抗是符合要求的，见图10。且在10MHz附近频点的阻抗远小于目标阻抗，因此可以在DDR3端可以减小一些电容。
在优化前，DDRIO整个电源网络的电容有32个，且22uF的大电容有多达6个，如表1所示，非常浪费。
表1优化前电容的型号及数量
采用本发明方法优化后，C13058换为0603封装22uF，见图11。1MHz频点阻抗为23.8毫欧和10MHz的频点阻抗为23.5毫欧，超标了但在超标的20％内，见图12，因此，需要选择Low ESL的电容来优化高频的阻抗。由于IMX8DX端的电容数量有限，很难做到高低频率两段都兼顾。因此需要考虑DDR3芯片端一起优化。
核查所有DDRIO网络电容的环路电感，找到一些需要优化的电容，见图13，圆圈内的电容需要进一步优化。
针对这些需要优化的电容，可以在同一个电容选择多个型号，如图14，由***按照设定的目标阻抗自动判断。
通过PI Advisor的两次优化，最终电容的数量由32个减小到20个，见表3，BOM成本也降了不少。电容最终的方案选择见表4。
表3电容容值分布
表4电容型号和区域分布
最终，PIMX8UX的DDR端口的阻抗如图15所示，DDR3 MT的DDR端口的阻抗如图16所示，由图15和图16可见，无论是PIMX8UX的DDR端口，还是DDR3 MT的DDR端口，都在100kHz到100MHz都满足了NXP的目标阻抗的要求。并且可以大幅度地减小BOM成本。PI Advisor模块在确定好优化方案后，没有匹配电容型号的电容就是优化掉的电容，可以删除的电容。
以上所述，仅为本发明的较佳实施例，并非对本发明任何形式上和实质上的限制，应当指出，对于本技术领域的普通技术人员，在不脱离本发明方法的前提下，还将可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。凡熟悉本专业的技术人员，在不脱离本发明的精神和范围的情况下，当可利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时，凡依据本发明的实质技术对上述实施例所作的任何等同变化的更动、修饰与演变，均仍属于本发明的技术方案的范围内。
Claims (9)
1.一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于，包括如下步骤：
步骤S1：确定ARM 的电源分配网络PDN的目标阻抗；
步骤S2：在SIWAVE软件的PI Advisor应用功能模块中，使用所述PDN的电容的指定S参数，编译所述PDN的Z参数；将所述Z参数与所述目标阻抗做比较：如果二者的差值在设定范围内，则转步骤S3；否则重新设置所述PDN布局或电容选择，重新编译计算，直至所述二者的差值在设定范围内，转步骤S3；
步骤S3：确定需要优化的电容；
步骤S4：为需要优化的电容指定多个型号的电容，设定每个型号的电容的数量；
步骤S5：通过SIWAVE仿真软件的PI Advisor应用功能模块设定仿真参数，重新编译计算，选择一个仿真配置方案；将所选择的仿真配置方案的仿真阻抗与目标阻抗相比较：如果仿真阻抗小于或等于目标阻抗，则转步骤S6；否则，重新设置电容选择，重新编译计算，直至仿真阻抗小于或等于目标阻抗，转步骤S6；
步骤S6：当仿真阻抗小于或等于目标阻抗时，利用SIWAVE仿真软件去掉高环路电感的电容，得到最终的仿真结果；
步骤S7：根据最终的仿真结果，更改ARM PDN原理图，更新PDN布局设计，形成最终的ARMPDN设计。
2.如权利要求1所述的一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于：所述步骤S1中，目标阻抗的计算方法为：工作电压与允许纹波电压的百分比的乘积，再除以最大瞬态电流的一半。
3.如权利要求1所述的一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于：所述步骤S2中，如果Z参数在100kHz-50MHz间的值在目标阻抗130%内，则直接转步骤S3；
否则，优化所述PDN的Layout布局设计，或在有效位置增加电容数量，或在有效位置改变电容型号，并再次编译所述PDN的Z参数，直至Z参数在100kHz-50MHz间的值在目标阻抗130%内，转步骤S3。
4.如权利要求1所述的一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于：所述步骤S3中，需要优化的电容为容值超过设定阈值的电容。
5.如权利要求4所述的一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于：所述设定阈值为10uF。
6.如权利要求1所述的一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于：所述步骤S3中，需要优化的电容为分布在ARM和DDR3 BGA封装底层的电容。
7.如权利要求1所述的一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于：所述步骤S4中，电容型号分布在当前电容的容值的上下3个容值范围内。
8.如权利要求1或7所述的一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于：所述步骤S4中，电容型号选择符合汽车电子的应用等级。
9.如权利要求1所述的一种基于SIWAVE软件的ARM PDN优化设计方法，其特征在于：所述步骤S5中，当仿真阻抗超过目标阻抗时，进行如下判断：
如果仿真阻抗最高值超过了目标阻抗的20%，则针对超过目标阻抗的频点，增加合适型号的电容；重新编译计算，直至仿真阻抗在目标阻抗内，转步骤S6；
如果仿真阻抗最高值在目标阻抗120%以内，则针对超过目标阻抗的频点，选择相对当前电容更低等效电感ESL的电容；重新编译计算，直至仿真阻抗在目标阻抗内，转步骤S6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010104443.0A CN111400990B (zh) | 2020-02-20 | 2020-02-20 | 基于siwave软件的arm pdn优化设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010104443.0A CN111400990B (zh) | 2020-02-20 | 2020-02-20 | 基于siwave软件的arm pdn优化设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111400990A CN111400990A (zh) | 2020-07-10 |
| CN111400990B true CN111400990B (zh) | 2023-03-31 |
Family
ID=71430340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010104443.0A Active CN111400990B (zh) | 2020-02-20 | 2020-02-20 | 基于siwave软件的arm pdn优化设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111400990B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112241617B (zh) * | 2020-10-22 | 2023-07-14 | 浪潮商用机器有限公司 | 一种pcb电源完整性仿真方法及相关装置 |
| CN112668275B (zh) * | 2020-12-31 | 2023-12-19 | 芯和半导体科技（上海）股份有限公司 | 一种在给定电容集合中寻找最优替代目标电容的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102419790A (zh) * | 2012-01-04 | 2012-04-18 | 西安电子科技大学 | 基于快速电容器选择算法的电源分配网络设计方法 |
| US8166447B1 (en) * | 2009-02-04 | 2012-04-24 | Altera Corporation | Power delivery network calculator tool for printed circuit board capacitors |
| US8627261B1 (en) * | 2011-09-14 | 2014-01-07 | Altera Corporation | Method and apparatus for performing automatic decoupling capacitor selection for power distribution networks |
| JP2014074974A (ja) * | 2012-10-03 | 2014-04-24 | Renesas Electronics Corp | ターゲットインピーダンスの決定方法 |
| CN104112048A (zh) * | 2014-07-15 | 2014-10-22 | 西安电子科技大学 | 基于最大反谐振点的电源分配网络去耦电容器选择方法 |
| CN105451445A (zh) * | 2014-08-29 | 2016-03-30 | 展讯通信（上海）有限公司 | 一种印刷电路板供电网络的设计方法 |
-
2020
- 2020-02-20 CN CN202010104443.0A patent/CN111400990B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8166447B1 (en) * | 2009-02-04 | 2012-04-24 | Altera Corporation | Power delivery network calculator tool for printed circuit board capacitors |
| US8627261B1 (en) * | 2011-09-14 | 2014-01-07 | Altera Corporation | Method and apparatus for performing automatic decoupling capacitor selection for power distribution networks |
| CN102419790A (zh) * | 2012-01-04 | 2012-04-18 | 西安电子科技大学 | 基于快速电容器选择算法的电源分配网络设计方法 |
| JP2014074974A (ja) * | 2012-10-03 | 2014-04-24 | Renesas Electronics Corp | ターゲットインピーダンスの決定方法 |
| CN104112048A (zh) * | 2014-07-15 | 2014-10-22 | 西安电子科技大学 | 基于最大反谐振点的电源分配网络去耦电容器选择方法 |
| CN105451445A (zh) * | 2014-08-29 | 2016-03-30 | 展讯通信（上海）有限公司 | 一种印刷电路板供电网络的设计方法 |
Non-Patent Citations (2)
| Title |
|---|
| 双通道任意波形发生器信号间耦合问题的研究;卢炜等;《电子测量技术》;20160415(第04期);全文 * |
| 基于优化FDTI算法的多芯片去耦电容快速选择;姜丰;《电子科技》;20160615(第06期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111400990A (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1214785B1 (en) | A system and method for analyzing simultaneous switching noise | |
| US7120893B2 (en) | System and method for evaluation of electric characteristics of printed-circuit boards | |
| CN111400990B (zh) | 基于siwave软件的arm pdn优化设计方法 | |
| CN101546353B (zh) | 电子电路基板的关于电源噪声抑制的设计妥当性验证方法 | |
| CN101533426B (zh) | 电子电路基板的电源杂音解析方法、***以及程序 | |
| CN108694262B (zh) | 一种去耦电容优化方法和装置 | |
| de Paulis et al. | Genetic algorithm PDN optimization based on minimum number of decoupling capacitors applied to arbitrary target impedance | |
| US20200373959A1 (en) | Integrated circuit with physical layer interface circuit | |
| Fizesan et al. | Simulation for power integrity to design a PCB for an optimum cost | |
| US6822526B2 (en) | Voltage plane with high impedance link | |
| US7263682B2 (en) | System and method for calculating trace lengths of a PCB layout | |
| JP4966697B2 (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 | |
| CN101365331A (zh) | 可抑制电磁干扰的印刷电路板及其相关方法 | |
| US9831540B2 (en) | Systems and methods for improved chip device performance | |
| US7293250B2 (en) | Method of modeling physical layout of an electronic component in channel simulation | |
| US9430604B2 (en) | Integrated circuit package and method | |
| CN218587387U (zh) | 一种电磁兼容*** | |
| CN203761333U (zh) | 滤波电路、天线电路及移动终端 | |
| Benoit et al. | Simulation methodology for enhancement of power delivery network decoupling | |
| CN213990619U (zh) | 一种集成电感滤波器、及其免调试滤波模组、设备及*** | |
| CN108631583B (zh) | 一种多相dc-dc电源模块的布局方法及其电源模块 | |
| US20170076027A1 (en) | Information processing device, information processing method, and storage medium wherein information processing program is stored | |
| CN116562226A (zh) | 谐振频率的调整方法、调整装置和电子装置 | |
| Cheng et al. | A physics-based model of on-chip decoupling capacitor for accurate power integrity analysis | |
| CN201204757Y (zh) | 抑制杂讯干扰装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |