CN108694262B - 一种去耦电容优化方法和装置 - Google Patents
一种去耦电容优化方法和装置 Download PDFInfo
- Publication number
- CN108694262B CN108694262B CN201710232092.XA CN201710232092A CN108694262B CN 108694262 B CN108694262 B CN 108694262B CN 201710232092 A CN201710232092 A CN 201710232092A CN 108694262 B CN108694262 B CN 108694262B
- Authority
- CN
- China
- Prior art keywords
- power supply
- impedance
- pcb
- capacitor
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种去耦电容优化方法，确定PCB中第一路电源中最大环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。本发明实施例同时还提供一种去耦电容优化装置。
Description
技术领域
本发明涉及电子技术领域，尤其涉及一种去耦电容优化方法和装置。
背景技术
随着超大规模集成电路技术的发展，芯片沟道尺寸不可避免地进一步按比例缩小，集成电路的供电电压将会持续降低，导致芯片纹波噪声门限和设计裕量降低，更高的信号速率使得电源噪声对封装、印制电路板(PCB，Printed Circuit Board)走线、过孔等寄生参数更加敏感。因此，如何确保芯片在不同工艺、电压和温度条件下，以及在各种业务码型下正常工作，对于电源完整性设计都是巨大的挑战。电源完整性设计需要满足三大目标，分别是芯片层面，为芯片提供干净、稳定的电源；单板层面，为信号提供低阻抗、低噪声的参考回路，确保阻抗连续性和降低串扰；***层面，避免电磁干扰发射，电源噪声作为电磁干扰(EMI，Electromagnetic Interference)的重要组成部分，对其进行分析和抑制。
电源分配网络(PDN)是由电源地走线、平面以及去耦电容构成，由于存在寄生电阻、电感、电容等寄生参数，其阻抗并不为零，需要利用去耦电容的谐振特性，通过不同电容值的电容器的并联组合以获得最低的输入阻抗，低于目标阻抗，保证负载芯片有一个稳定、持续的电源供给。但是，现有技术在项目中，通常电源分配网络(PDN)上面的去耦电容的容值以及数量都是按照主芯片厂商参考进行设计，只要各个电源的交流阻抗以及直流阻抗仿真结果在标准值的范围内就算合格。现有项目中，芯片周围的耦合电容的容值和数量是参考芯片厂家的设计，有多少放多少，电源地走线按照耦合电容的布局面积最大化设计，但是这样的设计不但占用了单板的大量面积同时也增加了成本，采用目标阻抗法，只要仿真通过就算合格，不再考虑电容的优化，这么多的耦合电容，不仅占用了单板的大量空间，还增加了成本。
现有技术去耦电容的选择主要有big“V”、Decade Methods方法以及Flatresponse方法，但是，这些方法均存在一定的局限性，如big“V”方法在设计过程中需要很多这样相同容值的电容，冗余量大，增加单板的布局面积；Decade Methods方法和Flatresponse方法中使用电容个数和种类有限，不一定能够达到电源的目标阻抗的要求。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种去耦电容优化方法和装置，在保证阻抗的基础上，合理的安排电容的容值大小和数量，减少布局空间，节约成本。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供一种去耦电容优化方法，所述方法包括：
确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；
根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；
当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。
进一步地，在所述确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容之前，所述方法还包括：
获取所述PCB，将所述PCB导入仿真工具，通过所述仿真工具确定所述PCB中至少一路电源的耦合电容的环路电感。
进一步地，所述根据预设模型计算删除所述第一电容后的第一路电源的第一阻抗，包括：
通过仿真工具确定所述PCB的模型，根据所述PCB的模型获得预设频率范围内阻抗大小曲线，根据所述阻抗大小曲线确定删除所述第一电容后的第一路电源的第一阻抗。
进一步地，在所述当所述第一阻抗满足预设条件时，确定通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化之前，所述方法还包括：
将所述第一阻抗与所述第一路电源的目标阻抗进行对比；
当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件。
进一步地，在所述获取所述PCB之前，包括：
获取所述PCB的电源分配网络中每一路电源的目标阻抗。
进一步地，在所述当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容之后，所述方法还包括：
确定所述至少一路电源中每一路电源中的删除电容，通过删除所述每一路电源中的删除电容对所述PCB进行去耦电容优化。
本发明实施例提供一种去耦电容优化装置，所述装置包括：确定单元、处理单元，其中，
所述确定单元，用于确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；
所述处理单元，用于根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；
所述确定单元，还用于当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。
进一步地，所述装置还包括：获取单元，用于获取所述PCB，将所述PCB导入仿真工具；
所述确定单元，用于通过所述仿真工具确定所述PCB中至少一路电源的耦合电容的环路电感。
进一步地，所述确定单元，具体用于通过仿真工具确定所述PCB的模型，根据所述PCB的模型获得预设频率范围内阻抗大小曲线，根据所述阻抗大小曲线确定删除所述第一电容后的第一路电源的第一阻抗。
进一步地，所述处理单元，用于将所述第一阻抗与所述第一路电源的目标阻抗进行对比；
所述确定单元，用于当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件。
进一步地，所述获取单元，用于获取所述PCB的电源分配网络中每一路电源的目标阻抗。
进一步地，所述确定单元，用于确定所述至少一路电源中每一路电源中的删除电容，通过删除所述每一路电源中的删除电容对所述PCB进行去耦电容优化。
本发明实施例提供了一种去耦电容优化方法和装置，确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。本发明实施例提供的去耦电容优化方法和装置，在保证PCB的电源分配网络PDN的目标阻抗同时，去掉环路电感比较大以及布局位置离芯片对应的电源比较远的耦合电容，使得电源分配网络上面的整体的环路电感减少，减少PCB布局空间，节约成本。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本发明实施例提供的去耦电容优化方法流程示意图一；
图2为本发明实施例提供的等效电路示例图一；
图3为本发明实施例提供的等效电路示例图二；
图4为本发明实施例提供的去耦电容优化方法流程示意图二；
图5为本发明实施例提供的环路电感示例图；
图6为本发明实施例提供的阻抗曲线示例图；
图7为本发明实施例提供的去耦电容优化装置结构示意图一；
图8为本发明实施例提供的去耦电容优化装置结构示意图二。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明实施例提供一种去耦电容优化方法，如图1所示，所述方法包括：
步骤101、确定PCB中第一路电源中最大环路电感对应的第一电容。
其中，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源。
本发明实施例提供的去耦电容优化方法的执行主体为去耦电容优化装置，即去耦电容优化装置确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容。
其中，PCB(Printed Circuit Board)，中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。
进一步地，在确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容之前，所述方法还可以包括：
获取PCB的电源分配网络中每一路电源的目标阻抗。
其中，电源分配网络(PDN)是指从供电电源(VRM)到有源器件(IC)的路径或互连，它的阻抗包括有源本身内阻，PCB走线、去耦电容以及IC封装上的阻抗。
如图2所示，图2中右图为左图的简化等效电路图，AB是阻抗观测点，即目标IC上的电源和接地点，将AB两点之间的网络等效为一个电流源，Z为其输出阻抗，Z的大小决定了芯片的电源噪声的大小。对于一个稳定的供电***，不管AB两点间的负载瞬态电流如何变化，都需要保证AB两点间的电压变化范围很小，所以也就需要电源***的阻抗Z足够的低，PDN的阻抗设计需要去耦电容的谐振特性，通过电容器的并联组合以获得最低的输入阻抗。
根据图2可以得出：ΔV(ω)＝Z(ω)*ΔI(ω)
其中，ΔV(ω)为电压，Z为阻抗，ΔI为电流。
等效Z＝ESR+j2πf×ESL+1/(j2πf×C)
其中，ESR为等效电阻，ESL为等效电感，C为电容容值。
对于实际项目的PCB，目标阻抗公式很难在实际中引用，因为PCB板上面的电流和频率范围都难以确定，也没有和频率的明确对应关系，实际项目中，芯片厂家一般会明确给出IC芯片的PCB级的目标阻抗值，其中，目标阻抗的计算公式为：
在实际优化过程中，需要保证优化设计后的PCB通过仿真，得到的结果在目标阻抗的范围内。
电容是最重要的电源阻抗控制优化器件，去耦电容都是焊接在PCB板子上面，除了电容自身的等效电阻ESR和等效电感ESL，由于走线、过孔、焊盘、焊接等原因还会引入额外的寄生参数，这些寄生参数和电容自身的寄生参数一起，影响电容的谐振频率，从而影响着电容的作用范围。
如图3所示，图3中右图为左图的简化等效电路图，引入的额外寄生参数中最主要的就是寄生电感，可以等效为图中的有效的环路电感。有效的环路电感Lpcb1削弱了Cde-cap对Pwr和Gnd两点间的去耦效果，而有效环路电感(Lpcb+Lpcb1)削弱Cbulk对Pwr和Gnd两点间的去耦效果。由此可知，环路电感的大小直接影响着电容的去耦效果。
本发明的核心是控制去耦电容的环路电感，通过仿真确定去耦电容的环路电感，确定环路电感比较大的电容，去掉环路电感比较大以及布局位置离MSM芯片对应的电源PIN脚比较远的耦合电容，更改环路电感次之的电容的容值，使得电源分配网络上面的整体的环路电感减少，针对性的调整每路电源上电容的大小和数量，以达到节约成本，减少布局面积的目的。
步骤102、根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗。
具体的，通过仿真工具确定PCB的模型，根据所述PCB的模型获得预设频率范围内阻抗大小曲线，根据所述阻抗大小曲线确定删除所述第一电容后的第一路电源的第一阻抗。
步骤103、当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。
具体的，当第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件，确定所述第一电容为所述第一路电源中的删除电容。
可选的，在所述当所述第一阻抗满足预设条件时，确定通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化之前，所述方法还包括：
将所述第一阻抗与所述第一路电源的目标阻抗进行对比；
当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件。
可选的，在所述当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容之后，所述方法还包括：
确定所述至少一路电源中每一路电源中的删除电容，通过删除所述每一路电源中的删除电容对所述PCB进行去耦电容优化。
本发明实施例提供的去耦电容优化方法，在保证PCB的电源分配网络PDN的目标阻抗同时，去掉环路电感比较大以及布局位置离芯片对应的电源比较远的耦合电容，使得电源分配网络上面的整体的环路电感减少，减少PCB布局空间，节约成本。
本发明实施例提供一种去耦电容优化方法，如图4所示，所述方法包括：
步骤201、去耦电容优化装置获取PCB的电源分配网络中每一路电源的目标阻抗。
其中，电源分配网络(PDN)是通过频域分析将芯片厂家提供的电源分配网络的目标阻抗设定为参考标准，电源分配网络(PDN)的目标阻抗设计法要求从IC的角度看输入阻抗在关注的频率范围内都小于目标阻抗，即呈现低阻抗特性，利用去耦电容的反谐振点阻抗最小的特点来降低PDN的输入阻抗。
具体的，PCB的电源分配网络包括多路电源，根据PCB主芯片厂家提供的资料，确定电源分配网络(PDN)中每路电源的目标阻抗，这个作为比较参考标准。
步骤202、去耦电容优化装置获取所述PCB，将所述PCB导入仿真工具，通过所述仿真工具确定所述PCB中至少一路电源的耦合电容的环路电感。
步骤203、去耦电容优化装置确定PCB中第一路电源中最大环路电感对应的第一电容。
其中，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源。
具体的，设计好PCB后，导入仿真工具，按照设计要求设置好PCB的叠层，电容模型等，计算出原始的各路电源的耦合电容的环路电感，如下表1所示的数据，通过仿真工具，可以清楚直观的查看电源上面每个耦合电容的大小，如图5所示，条形柱上面表明了耦合电容的大小值，根据仿真工具的仿真可以看出环路电感大的耦合电容在PCB上面的分布，看到环路电感与负载的摆放位置与距离，结合两部分，按照去耦电容值越小，需要放置在环路电感越小的位置，作用的频率越高，相反，容值越大，可以放置在距离负载越远的地方，作用的频率越低，将环路电感大并且远离负载的耦合电容删除，同时修改距离负载近，但是环路电感稍微大的耦合电容的电容值。
表1
| 电容 | 到主芯片的环路电感(nH) |
| C1101 | 0.41 |
| C1102 | 0.14 |
| C1103 | 0.29 |
| C1104 | 0.3 |
| C1105 | 0.38 |
| C1106 | 0.17 |
| C1107 | 0.33 |
| C1108 | 0.31 |
| C1109 | 0.45 |
| C1110 | 0.31 |
| C1112 | 0.19 |
| C1113 | 0.38 |
| C1114 | 0.33 |
| C1140 | 0.22 |
| C1141 | 0.25 |
| C2313 | 0.37 |
步骤204、去耦电容优化装置根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗。
步骤205、去耦电容优化装置将所述第一阻抗与所述第一路电源的目标阻抗进行对比。
步骤206、当所述第一阻抗小于所述第一路电源的目标阻抗时，去耦电容优化装置确定所述第一阻抗满足预设条件，确定所述第一电容为所述第一路电源中的删除电容。
具体的，通过仿真工具提出PCB的.snp模型，计算阻抗大小，得出在一定频率范围内的阻抗大小曲线，如图6所示的阻抗曲线，找到对应频段的阻抗大小，与对应频率下面的目标阻抗进行对比，在范围内，看是否有足够的冗余量，足够的话，采用修改后措施。
步骤207、去耦电容优化装置确定所述至少一路电源中每一路电源中的删除电容，通过删除所述每一路电源中的删除电容对所述PCB进行去耦电容优化。
具体的，去耦电容优化装置依次对其他的电源采取相对应的优化方法，最终确定去耦电容的数值和数量，达到优化去耦电容的目的，优化曲线对比。
本发明实施例提供的去耦电容优化方法，在保证PCB的电源分配网络PDN的目标阻抗同时，去掉环路电感比较大以及布局位置离芯片对应的电源比较远的耦合电容，使得电源分配网络上面的整体的环路电感减少，减少PCB布局空间，节约成本。
本发明实施例提供一种去耦电容优化装置30，如图7所示，所述装置包括：确定单元301、处理单元302，其中，
所述确定单元301，用于确定印制电路板PCB中第一路电源中最大环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；
所述处理单元302，用于根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；
所述确定单元301，还用于当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。
可选的，如图8所示，所述装置还包括：获取单元303，用于获取所述PCB，将所述PCB导入仿真工具；
所述确定单元301，用于通过所述仿真工具确定所述PCB中至少一路电源的耦合电容的环路电感。
可选的，所述确定单元301，具体用于通过仿真工具确定所述PCB的模型，根据所述PCB的模型获得预设频率范围内阻抗大小曲线，根据所述阻抗大小曲线确定删除所述第一电容后的第一路电源的第一阻抗。
可选的，所述处理单元302，用于将所述第一阻抗与所述第一路电源的目标阻抗进行对比；
所述确定单元301，用于当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件。
可选的，所述获取单元303，用于获取所述PCB的电源分配网络中每一路电源的目标阻抗。
可选的，所述确定单元301，用于确定所述至少一路电源中每一路电源中的删除电容，通过删除所述每一路电源中的删除电容对所述PCB进行去耦电容优化。
具体的，本发明实施例提供的去耦电容优化装置的理解可以参考上述去耦电容优化方法实施例的说明，本发明实施例在此不再赘述。
本发明实施例提供的去耦电容优化装置，在保证PCB的电源分配网络PDN的目标阻抗同时，去掉环路电感比较大以及布局位置离芯片对应的电源比较远的耦合电容，使得电源分配网络上面的整体的环路电感减少，减少PCB布局空间，节约成本。
本领域内的技术人员应明白，本发明的实施例可提供为方法、***、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (12)
1.一种去耦电容优化方法，其特征在于，所述方法包括：
确定印制电路板PCB中第一路电源中最大的环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；
根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；
当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。
2.根据权利要求1所述的方法，其特征在于，在所述确定印制电路板PCB中第一路电源中最大的环路电感对应的第一电容之前，所述方法还包括：
获取所述PCB，将所述PCB导入仿真工具，通过所述仿真工具确定所述PCB中至少一路电源的耦合电容的环路电感。
3.根据权利要求1所述的方法，其特征在于，所述根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗，包括：
通过仿真工具确定所述PCB的模型，根据所述PCB的模型获得预设频率范围内阻抗大小曲线，根据所述阻抗大小曲线确定删除所述第一电容后的第一路电源的第一阻抗。
4.根据权利要求1至3任一项所述的方法，其特征在于，在所述当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件，确定通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化之前，所述方法还包括：
将所述第一阻抗与所述第一路电源的目标阻抗进行对比；
当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件。
5.根据权利要求2所述的方法，其特征在于，在所述获取所述PCB之前，包括：
获取所述PCB的电源分配网络中每一路电源的目标阻抗。
6.根据权利要求1所述的方法，其特征在于，在所述当所述第一阻抗满足预设条件时，确定所述第一电容为所述第一路电源中的删除电容之后，所述方法还包括：
确定所述至少一路电源中每一路电源中的删除电容，通过删除所述每一路电源中的删除电容对所述PCB进行去耦电容优化。
7.一种去耦电容优化装置，其特征在于，所述装置包括：确定单元、处理单元，其中，
所述确定单元，用于确定印制电路板PCB中第一路电源中最大的环路电感对应的第一电容，所述PCB包括至少一路电源，所述第一路电源为所述至少一路电源中的任意一路电源；
所述处理单元，用于根据PCB的模型计算删除所述第一电容后的第一路电源的第一阻抗；
所述确定单元，还用于当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件，确定所述第一电容为所述第一路电源中的删除电容，以使得通过删除所述第一路电源中的所述第一电容对所述第一路电源进行去耦电容优化。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：获取单元，用于获取所述PCB，将所述PCB导入仿真工具；
所述确定单元，用于通过所述仿真工具确定所述PCB中至少一路电源的耦合电容的环路电感。
9.根据权利要求7所述的装置，其特征在于，所述确定单元，具体用于通过仿真工具确定所述PCB的模型，根据所述PCB的模型获得预设频率范围内阻抗大小曲线，根据所述阻抗大小曲线确定删除所述第一电容后的第一路电源的第一阻抗。
10.根据权利要求7至9任一项所述的装置，其特征在于，
所述处理单元，用于将所述第一阻抗与所述第一路电源的目标阻抗进行对比；
所述确定单元，用于当所述第一阻抗小于所述第一路电源的目标阻抗时，确定所述第一阻抗满足预设条件。
11.根据权利要求8所述的装置，其特征在于，所述获取单元，用于获取所述PCB的电源分配网络中每一路电源的目标阻抗。
12.根据权利要求7所述的装置，其特征在于，所述确定单元，用于确定所述至少一路电源中每一路电源中的删除电容，通过删除所述每一路电源中的删除电容对所述PCB进行去耦电容优化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710232092.XA CN108694262B (zh) | 2017-04-11 | 2017-04-11 | 一种去耦电容优化方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710232092.XA CN108694262B (zh) | 2017-04-11 | 2017-04-11 | 一种去耦电容优化方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108694262A CN108694262A (zh) | 2018-10-23 |
| CN108694262B true CN108694262B (zh) | 2023-09-29 |
Family
ID=63842407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710232092.XA Active CN108694262B (zh) | 2017-04-11 | 2017-04-11 | 一种去耦电容优化方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108694262B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109526194B (zh) * | 2018-11-29 | 2020-10-09 | 安徽江淮汽车集团股份有限公司 | 一种降低车载仪表电磁骚扰方法 |
| CN112231866B (zh) * | 2019-06-28 | 2024-02-02 | 浙江宇视科技有限公司 | 电源分配网络的电容选择方法、装置、服务器和介质 |
| CN111563356B (zh) * | 2020-04-21 | 2022-07-01 | 英业达股份有限公司 | 一种pdn阻抗平坦化仿真方法、装置、设备和介质 |
| CN112668275B (zh) * | 2020-12-31 | 2023-12-19 | 芯和半导体科技（上海）股份有限公司 | 一种在给定电容集合中寻找最优替代目标电容的方法 |
| CN114580340B (zh) * | 2022-03-01 | 2023-11-28 | 格兰菲智能科技有限公司 | 芯片电源去耦仿真优化方法和装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294365A (zh) * | 1999-10-28 | 2001-05-09 | 日本电气株式会社 | 电源去耦电路设计方法 |
| JP2001167139A (ja) * | 1999-12-06 | 2001-06-22 | Nec Corp | 電源デカップリング設計方法及び設計支援システム |
| CN1858751A (zh) * | 2005-11-08 | 2006-11-08 | 华为技术有限公司 | 印刷电路板电源完整性仿真的方法 |
| CN101872377A (zh) * | 2010-06-12 | 2010-10-27 | 清华大学 | 使用去耦合电容抑制集成电路供电网络噪声的方法 |
| CN102419790A (zh) * | 2012-01-04 | 2012-04-18 | 西安电子科技大学 | 基于快速电容器选择算法的电源分配网络设计方法 |
| US8166447B1 (en) * | 2009-02-04 | 2012-04-24 | Altera Corporation | Power delivery network calculator tool for printed circuit board capacitors |
| CN103049586A (zh) * | 2011-10-12 | 2013-04-17 | 无锡江南计算技术研究所 | 电源分配***的仿真方法及目标阻抗的获取方法 |
| CN104112048A (zh) * | 2014-07-15 | 2014-10-22 | 西安电子科技大学 | 基于最大反谐振点的电源分配网络去耦电容器选择方法 |
| CN106156396A (zh) * | 2015-04-24 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 一种检测晶体振荡器电路是否起振的方法和电路结构 |
| CN106484946A (zh) * | 2016-09-08 | 2017-03-08 | 西安电子科技大学 | 基于无损谐振腔电源地平面建模的pdn电容优化方法 |
-
2017
- 2017-04-11 CN CN201710232092.XA patent/CN108694262B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294365A (zh) * | 1999-10-28 | 2001-05-09 | 日本电气株式会社 | 电源去耦电路设计方法 |
| JP2001167139A (ja) * | 1999-12-06 | 2001-06-22 | Nec Corp | 電源デカップリング設計方法及び設計支援システム |
| CN1858751A (zh) * | 2005-11-08 | 2006-11-08 | 华为技术有限公司 | 印刷电路板电源完整性仿真的方法 |
| US8166447B1 (en) * | 2009-02-04 | 2012-04-24 | Altera Corporation | Power delivery network calculator tool for printed circuit board capacitors |
| CN101872377A (zh) * | 2010-06-12 | 2010-10-27 | 清华大学 | 使用去耦合电容抑制集成电路供电网络噪声的方法 |
| CN103049586A (zh) * | 2011-10-12 | 2013-04-17 | 无锡江南计算技术研究所 | 电源分配***的仿真方法及目标阻抗的获取方法 |
| CN102419790A (zh) * | 2012-01-04 | 2012-04-18 | 西安电子科技大学 | 基于快速电容器选择算法的电源分配网络设计方法 |
| CN104112048A (zh) * | 2014-07-15 | 2014-10-22 | 西安电子科技大学 | 基于最大反谐振点的电源分配网络去耦电容器选择方法 |
| CN106156396A (zh) * | 2015-04-24 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 一种检测晶体振荡器电路是否起振的方法和电路结构 |
| CN106484946A (zh) * | 2016-09-08 | 2017-03-08 | 西安电子科技大学 | 基于无损谐振腔电源地平面建模的pdn电容优化方法 |
Non-Patent Citations (5)
| Title |
|---|
| 汪泉弟 ; 王赢聪 ; 高锋 ; .电源分配网络阻抗分析及去耦电容优化.重庆大学学报.2016,第39卷(第06期),全文. * |
| 沙斐.多层印制电路板电源去耦的研究.铁道学报.1996,第18卷(第06期),全文. * |
| 王腾飞.基于电源完整性的去耦网络设计方法研究.《中国优秀硕士学位论文全文数据库 信息科技辑》.2013,全文. * |
| 韦素芬 ; 梁宇 ; .深亚微米SOC设计的去耦电容优化方法学.大众科技.2010,(第01期),全文. * |
| 龚纯,陈伟,黄秋元.去耦电容在高速电路EM C设计中的研究与应用.武汉理工大学学报(信息与管理工程版).2005,第27卷(第05期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108694262A (zh) | 2018-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108694262B (zh) | 一种去耦电容优化方法和装置 | |
| US6564355B1 (en) | System and method for analyzing simultaneous switching noise | |
| JP5320101B2 (ja) | プリント基板の設計方法及びプリント基板の設計支援装置 | |
| US8166447B1 (en) | Power delivery network calculator tool for printed circuit board capacitors | |
| CN117321601A (zh) | 一种集成电路的版图生成方法及装置 | |
| CN104112031A (zh) | 检测电路板上芯片电源引脚布线的方法和装置 | |
| US9507906B2 (en) | Metal interconnect modeling | |
| CN110348039B (zh) | 一种用于印制电路板的去耦电容设计方法 | |
| CN112231866B (zh) | 电源分配网络的电容选择方法、装置、服务器和介质 | |
| CN111400990B (zh) | 基于siwave软件的arm pdn优化设计方法 | |
| CN100489867C (zh) | 零件限高区域设定***及方法 | |
| Chan et al. | Signal/power integrity co-simulation of DDR3 memory module | |
| JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
| Wu et al. | Noise coupling analysis for high speed differential trace crossing switching voltage regulator area | |
| Belloumi et al. | Impact of layout on the conducted emissions of a DC-DC converter using numerical approach | |
| CN114757143A (zh) | 一种去耦电容选择方法、装置、服务器及可读存储介质 | |
| US20050262455A1 (en) | System and method for verifying a layout of circuit traces on a motherboard | |
| CN110705202B (zh) | 一种面向封装与印制板的***级电源完整性设计方法 | |
| CN110377978B (zh) | 一种pcb设计中bga封装下放置0402阻容件的方法和*** | |
| CN103025049A (zh) | 印刷电路板 | |
| JP4966697B2 (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 | |
| Fizeşan et al. | Pre-layout power integrity analysis in the design flow of a PCB | |
| CN108631583B (zh) | 一种多相dc-dc电源模块的布局方法及其电源模块 | |
| Ren et al. | VR noise analysis and reduction in printed circuit board designs | |
| Pan et al. | Diagnosis and optimization of a power distribution network by extracting its parasitic inductances and building a lumped circuit model |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |