CN111384023A - 包括反熔丝的半导体器件及其制造方法 - Google Patents
包括反熔丝的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN111384023A CN111384023A CN201911257642.9A CN201911257642A CN111384023A CN 111384023 A CN111384023 A CN 111384023A CN 201911257642 A CN201911257642 A CN 201911257642A CN 111384023 A CN111384023 A CN 111384023A
- Authority
- CN
- China
- Prior art keywords
- impurity region
- trench
- antifuse
- contact
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title abstract description 41
- 239000003989 dielectric material Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims description 236
- 239000010410 layer Substances 0.000 claims description 106
- 125000006850 spacer group Chemical group 0.000 claims description 94
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 44
- 239000011229 interlayer Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 36
- 230000008569 process Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 8
- 101100215778 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ptr-1 gene Proteins 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 101100445488 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ptr-2 gene Proteins 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本公开涉及一种包括反熔丝的半导体器件及其制造方法。反熔丝包括：沟槽，所述沟槽形成在衬底中；有源区，所述有源区通过所述沟槽而在所述衬底中被限定；基于沟槽的电介质材料，所述基于沟槽的电介质材料形成在所述沟槽中，并且包括与所述有源区的边缘接触的断裂部分；第一导电插塞，所述第一导电插塞形成在所述基于沟槽的电介质材料上以接触所述断裂部分；以及栅极结构，所述栅极结构包括形成在所述有源区上的栅极电介质层和形成在所述栅极电介质层上的栅电极。
Description
相关申请的交叉引用
本申请要求于2018年12月28日提交的第10-2018-0171738号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用合并于此。
技术领域
本发明一般涉及一种半导体器件技术，并且更具体地涉及一种改进的反熔丝、采用该反熔丝的半导体器件、以及用于制造该反熔丝和该半导体器件的方法。
背景技术
电可编程熔丝(下文简称为“电熔丝”)在半导体集成电路器件中用于执行存储或修复特定信息的功能。电熔丝可以包括栅极电介质断裂熔丝元件。栅极电介质断裂熔丝元件可以被称为“反熔丝”。
近来，主要使用阵列断裂电熔丝(ARE)电路。ARE可以包括以阵列形式布置的反熔丝。每个反熔丝可以包括选择晶体管和编程晶体管。反熔丝的编程操作可以通过使编程晶体管的栅极电介质层断裂来实现。
发明内容
本发明的各个实施例可以包括：减小尺寸的反熔丝、包括所述反熔丝的半导体器件、以及制造所述反熔丝和所述半导体器件的方法。
根据一个实施例，一种反熔丝包括：形成于衬底中的沟槽；通过沟槽而在衬底中被限定的有源区；形成于沟槽中的基于沟槽的电介质材料，其包括与有源区的边缘接触的断裂部分；形成在基于沟槽的电介质材料上以接触断裂部分的第一导电插塞；以及栅极结构，包括形成于有源区上的栅极电介质层和形成在栅极电介质层上的栅电极。
根据一个实施例，一种用于制造反熔丝的方法包括：在衬底中形成沟槽以限定有源区；用电介质材料填充沟槽；在有源区上形成栅极结构，所述栅极结构包括依次层叠在其中的栅极电介质层和栅电极；在栅极结构的两个侧壁上形成间隔件；刻蚀电介质材料的一部分以与间隔件的侧壁自对准，以形成与有源区的边缘接触的断裂部分；形成接触断裂部分的导电插塞。
根据一个实施例，一种反熔丝包括：衬底；形成于衬底中的沟槽；通过沟槽在衬底中被限定的有源区；形成于沟槽中的电介质材料，其包括与有源区的边缘接触的断裂部分；形成在电介质材料上以接触断裂部分的导电插塞；在衬底上的选择晶体管，并且选择晶体管耦接至断裂部分。
附图说明
图1是示出根据本发明实施例的半导体器件的剖面图。
图2是示出沿图1所示的A-A'线截取的半导体器件的平面图。
图3A是示出根据本发明实施例的半导体器件的剖面图。
图3B是示出沿图3A所示的B-B'线截取的半导体器件的平面图。
图4是根据本发明实施例的半导体器件的操作方法的流程图。
图5是用于描述根据比较例的基于2-T的反熔丝阵列的图。
图6是示出根据本发明实施例的反熔丝的剖面图。
图7是示出根据本发明实施例的反熔丝的剖面图。
图8A至图8H是用于描述根据本发明实施例的制造半导体器件的方法的示例的平面图。
图9A至图9H是示出沿图8A至8H所示的C-C'线截取的半导体器件的剖面图。
图10A至图10E是用于描述根据本发明实施例的制造半导体器件的方法的示例的图。
图11A至图11D是用于描述根据本发明实施例的制造半导体器件的方法的示例的图。
具体实施方式
在下文中，以下参考附图更详细地描述本发明的各个实施例，以便于本发明所属领域的技术人员容易地实施本发明的技术思想。
将参考附图更详细地描述本发明的各个实施例。附图是各个实施例(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差导致的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文示出的特定配置和形状，而是在不脱离所附权利要求书所限定的本发明的精神和范围的情况下可以包括在配置和形状上的差异。
本文参考本发明的理想化实施例的剖面图和/或平面图描述了本发明。然而，本发明的实施例不应被解释为限制发明构思。尽管将示出和描述本发明的一些实施例，但是本领域普通技术人员将理解，可以在不脱离本发明的原理和精神的情况下对这些实施例进行改变。
将进一步理解的是，当一个元件被称为“连接至”或“耦接至”另一元件时，它可以是直接在其它元件上，或直接地连接至或耦接至其它元件，或者可以存在一个或多个介于中间的元件。此外，连接/耦接可以不限于物理连接，还可以包括非物理连接，例如无线连接。
另外，还将理解的是，当一个元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个介于中间的元件。
如本文所使用，单数形式也意图包括复数形式，除非上下文另外明确指出。在本申请和所附权利要求书中使用的冠词“一个”和“一种”通常应被解释为意指“一个或多个”或“一种或多种”，除非另外说明或从上下文清楚地理解为单数形式。
将进一步理解的是，当在本说明书中使用时，术语“包括”和“包含”指明存在所述元件，并且不排除存在或增加一个或多个其他元件。如本文所使用，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。
应理解的是，附图是所述器件的简化示意图，并且可能不包括众所周知的细节，以避免使本发明的特征模糊。
还应注意的是，在不脱离本发明的范围的情况下，一个实施例中存在的特征可以与另一实施例的一个或多个特征一起使用。
还应注意的是，在各个附图中，相同的附图标记表示相同的元件。
栅极电介质层的断裂或击穿是用于反熔丝的主流技术。通常，常规的反熔丝需要两个晶体管(2-T)，即，选择晶体管和编程晶体管。当要对编程晶体管进行编程时，反熔丝可以使用选择晶体管来选择和访问编程晶体管，并且可以使编程晶体管的栅极电介质层断裂，以对所选择的编程晶体管进行编程。与前述常规的反熔丝不同，根据以下描述的实施例，提供了单晶体管反熔丝(1-T反熔丝)。在一个实施例中，1-T反熔丝可以包括一个选择晶体管、基于沟槽的电介质材料、和导电插塞。基于沟槽的电介质材料可以由电介质材料制成。可以使用任何合适的电介质材料。基于沟槽的电介质材料可以通过经由导电插塞施加的电压而破裂。可以通过浅沟槽隔离(STI)工艺来形成基于沟槽的电介质材料。
根据本发明的各个实施例的反熔丝可以使基于沟槽的电介质材料断裂而作为编程机制。根据本发明的各个实施例的反熔丝利用浅沟槽隔离(STI)断裂作为编程机制，并且不需要额外的编程晶体管用于断裂。根据本发明的各个实施例的反熔丝可以使用导电插塞用于断裂。
可以使用标准CMOS工艺来制造根据本发明的各个实施例的反熔丝。例如，制造反熔丝的工艺可以包括制造反熔丝的选择晶体管和基于沟槽的电介质材料，以及在浅沟槽电介质材料上铺设导电插塞。使用基于沟槽的电介质材料用于断裂来代替编程晶体管的栅极电介质层可以显著减小反熔丝的尺寸，从而也改善了采用该反熔丝的半导体器件的集成密度。
图1是示出根据本发明实施例的半导体器件100的剖面图。图2是沿图1的A-A'线截取的平面图。图3A是示出根据本发明实施例的半导体器件200的剖面图。图3B是沿图3A的B-B'线截取的平面图。图4是根据本发明实施例的半导体器件的操作方法的流程图。图1和图2所示的半导体器件100可以包括反熔丝1100，图3A和3B所示的半导体器件200可以包括反熔丝阵列1200。反熔丝阵列1200可以具有两个如图1和图2所示的反熔丝1100，并且反熔丝阵列1200的各个反熔丝可以具有相同的结构。
图1和图2所示的半导体器件100可以包括反熔丝1100。半导体器件100可以包括衬底101、形成在衬底101上的栅极结构110、和形成于衬底101中并包括被断裂的电介质材料的断裂结构120。断裂结构120可以包括：形成于衬底101中的沟槽121；填充沟槽121的基于沟槽的电介质材料122；形成在基于沟槽的电介质材料122上的第一接触插塞123；以及形成在第一接触插塞123上的第一金属布线124。在一些实施例中，可以省略第一金属布线124，因此，在那些实施例中，除了第一金属布线124之外，可以形成至此为止描述的图1的所有特征。
基于沟槽的电介质材料122可以包括间隙填充部分GP和断裂部分RP。间隙填充部分GP可以填充沟槽121的下部，并且断裂部分RP可以覆盖沟槽121的上侧壁。断裂部分RP的高度可以小于间隙填充部分GP的高度。断裂部分RP的宽度可以小于间隙填充部分GP的宽度。断裂部分RP可以被定义为基于沟槽的电介质材料122的边缘(在下文中简称为“电介质材料边缘122E”)。
基于沟槽的电介质材料122可以优选地包括氧化物、氮化物或其组合。基于沟槽的电介质材料122可以例如包括氧化硅、氮化硅或其组合。基于沟槽的电介质材料122可以包括高密度等离子体(HDP)氧化物。基于沟槽的电介质材料122可以是通过STI工艺形成的隔离层。通过STI工艺形成的隔离层的一部分可以被定义为断裂部分RP。
第一接触插塞123和第一金属布线124可以由任何合适的导电材料制成。第一接触插塞123可以是导电插塞，并且可以向其施加断裂编程电压。第一接触插塞123和第一金属布线124可以由相同材料或不同材料制成。第一接触插塞123可以例如包括多晶硅、掺杂的多晶硅、金属、金属氮化物、金属碳化物、金属硅化物或其任何组合。第一金属布线124可以例如包括金属、金属氮化物、金属碳化物、金属硅化物或其任何组合。第一接触插塞123的下部可以延伸到基于沟槽的电介质材料122中。第一接触插塞123的下部可以与基于沟槽的电介质材料122的断裂部分RP直接接触。第一接触插塞123的宽度可以比沟槽121的宽度更小。第一接触插塞123可以具有这样的细长形状，其纵向轴线在与衬底101的平面相垂直的方向(在本文中也称为垂直方向)上延伸。第一接触插塞123可以形成在基于沟槽的电介质材料122上，第一接触插塞123的下部延伸到基于沟槽的电介质材料122的上部之内。第一金属布线124可以具有这样的细长形状，其纵向轴线与衬底101的平面相平行地延伸。第一金属布线124的纵向轴线可以垂直于第一接触插塞123延伸。第一金属布线124可以直接接触第一接触插塞123。第一金属布线124可以位于第一接触插塞123的上方。如在图1所示的实施例中可以看出，第一接触插塞123的延伸到衬底101中的一部分可以与基于沟槽的电介质材料122的断裂部分RP在垂直方向上是共同延伸的。
有源区102可以通过沟槽121而在衬底101中被限定。有源区102可以具有岛状。
栅极结构110可以形成在有源区102的上方。栅极结构110可以形成在有源区102的上方以与有源区102的一部分重叠。栅极结构110可以包括栅极电介质层111和栅电极112，栅极电介质层111形成在衬底101的有源区102上方，栅电极112形成在栅极电介质层111上方。栅极结构110可以包括形成在衬底101的有源区102上的栅极电介质层111和位于栅极电介质层111上的栅电极112。栅极电介质层111可以例如包括氧化硅。在一些实施例中，栅极电介质层111可以包括高k电介质材料，或至少一层氧化硅与高k电介质材料层的层叠体，其中k代表介电常数。合适的高k电介质材料的实例可以包括二氧化钛、五氧化钽、二氧化铈、氧化铝等。栅电极112可以由任何合适的导电材料制成，包括例如多晶硅、掺杂的多晶硅、金属、金属氮化物、金属碳化物、金属硅化物或其任何组合。栅电极112可以形成为单层或彼此层叠的多层。例如，在一个实施例中，栅电极112可以具有这样的结构，其中，掺杂的多晶硅、氮化钛(TiN)和钨(W)依次层叠。
半导体器件100还可以包括形成在栅极结构110的侧壁上的第一和第二间隔件130。每个间隔件130可以完全覆盖栅极结构110的相应侧壁。每个间隔件130可以延伸不超过栅极结构110的顶表面。间隔件130可以由任何合适的电介质材料制成。间隔件130可以例如包括氧化硅、氮化硅或其组合。第一间隔件130可以位于第一接触插塞123与栅极结构110之间。第二间隔件130可以位于栅极结构110与第二接触插塞141之间。第一间隔件130的一侧可以直接接触第一接触插塞123，并且第一间隔件130的另一侧可以直接接触栅极结构110的侧壁，即栅电极112的侧壁和栅极电介质层111的侧壁。第二间隔件130的一侧可以直接接触第二接触插塞141，并且第二间隔件130的另一侧可以直接接触栅极结构110的侧壁，即栅电极112的侧壁和栅极电介质层111的侧壁。第一和第二间隔件130可以具有这样的细长形状，即它们各自的纵向轴线与第一接触插塞123的纵向轴线平行地延伸。第一和第二间隔件130的顶表面可以是弯曲的。第一间隔件130的顶表面可以位于比第一接触插塞123的顶表面更低的水平。第二间隔件130的顶表面可以位于比第二接触插塞141的顶表面更低的水平。
在所示的实施例中，第一和第二间隔件130中的每一个的第一侧(其与栅极结构110接触)可以具有垂直轮廓，而第一和第二间隔件130中的每一个的第二侧可以具有这样的复合轮廓，其包括下部垂直轮廓部分和上部弯曲部分。为了简单起见，此复合轮廓在下文中可以称为圆化轮廓。因此，第一间隔件130的上部弯曲部分可以不接触第一接触插塞123，或者以另外的方式来说明，第一间隔件130的具有圆化轮廓的第二侧可以仅部分地接触第一接触插塞123。类似地，第二间隔件130的上部弯曲部分可以不接触第二接触插塞141，或者以另外的方式来说明，第二间隔件130的具有圆化轮廓的第二侧可以仅部分地接触第二接触插塞141。
第一间隔件130的底表面可以接触基于沟槽的电介质材料122的断裂部分RP。间隔件130的底表面的第一部分可以与基于沟槽的电介质材料122的断裂部分RP完全重叠。第一间隔件130的底表面的第二部分可以接触有源区102的边缘，所述有源区102的边缘是杂质区103，并且在下面更详细地描述。第一和第二间隔件可以具有相同的形状和尺寸，并且可以各自覆盖栅极结构110的相应侧壁。第一和第二间隔件130中的每一个的宽度可以与第一接触插塞123的宽度相同，或优选地小于第一接触插塞123的宽度。如图1所示，第一和第二间隔件130中的每一个的宽度可以基本上小于第一接触插塞123的宽度。第一和第二间隔件130中的每一个的高度可以与栅极结构110的高度相同。第一和第二间隔件130以及栅极结构110可以在垂直方向上是共同延伸的。
第一接触插塞123可以与第一间隔件130的一个侧壁自对准。因此，第一接触插塞123与栅极结构110之间的间隙可以保持恒定。
另外，由于第一接触插塞123与第一间隔件130自对准，第一接触插塞123与有源区102之间的间隙可以保持恒定。因此，反熔丝1100可以稳定地操作。
如所指出的，半导体器件100还可以包括第二接触插塞141。可以在第二接触插塞141上形成第二金属布线142。第二接触插塞141和第二金属布线142可以由任何合适的导电材料制成。第二接触插塞141和第二金属布线142可以由相同材料或不同材料制成。第二接触插塞141可以例如包括多晶硅、掺杂的多晶硅、金属、金属氮化物、金属碳化物、金属硅化物或其任何组合。第二金属布线142可以例如包括金属、金属氮化物、金属碳化物、金属硅化物或其任何组合。第二接触插塞141的下部可以延伸到有源区102中。第二接触插塞141的下部可以与断裂部分RP间隔开。第二接触插塞141可以接触
第二间隔件130。第二接触插塞141的顶表面可以与第一接触插塞123的顶表面处于同一水平。第二接触插塞141的底表面可以位于比第一接触插塞123的底表面更高的水平。如在图1所示的实施例中可以看出，第二接触插塞141的延伸到衬底101中的下部的长度可以小于第一接触插塞123的延伸到衬底101中的下部的长度，从而第二接触插塞141的底表面可以在垂直方向上位于比第一接触插塞的底表面更高的水平。栅极结构110可以位于第一接触插塞123与第二接触插塞141的中央，一对第一和第二间隔件130将相应的第一和第二接触插塞与栅极结构110间隔开。第一接触插塞123和第二接触插塞141通常可以具有相同的形状，但是第二接触插塞141可以在垂直方向上小于第一接触插塞123。第二金属布线142可以具有与第一金属布线124相同的形状，并且可以位于与第一金属布线124相同的水平，同时接触第二接触插塞141的顶表面。
半导体器件100还可以包括第一杂质区103和第二杂质区104，所述第一杂质区103和第二杂质区104形成于衬底101的有源区102中。第一杂质区103和第二杂质区104可以在水平方向上彼此间隔开，两者之间设置有沟道区105。第一杂质区103可以与基于沟槽的电介质材料122的断裂部分RP直接接触。第二杂质区104可以接触第二接触插塞141。第二杂质区104可以形成在第二接触插塞141的延伸到衬底101中的下部的周围和下方。第一杂质区103和第二杂质区104可以包括相同导电类型的杂质。第一杂质区103和第二杂质区104可以例如包括诸如磷和砷的N型杂质。第一杂质区103和第二杂质区104可以例如包括诸如硼和铟的P型杂质。第一杂质区103和第二杂质区104可以具有不同的深度和/或宽度。因此，第一杂质区103和第二杂质区104可以是非对称的。例如，第一杂质区103的宽度可以小于第二杂质区104的宽度。第一杂质区103的深度可以小于第二杂质区104的深度。第一杂质区103和第二杂质区104可以被称作为源极区和漏极区。第二杂质区104可以包括浅杂质区104E和深杂质区104D。浅杂质区104E可以具有与第一杂质区103相同的深度。浅杂质区104E可以形成在第二接触插塞141的下部的周围和下方。深杂质区104D可以形成在浅杂质区104E的下方，并且深杂质区104D的宽度可以小于浅杂质区104E的宽度。第二杂质区104可以围绕一垂直延伸的对称轴而对称地形成在衬底101内部，该对称轴与第二接触插塞141的垂直对称轴共线。浅杂质区104E和第一杂质区103可以被称为轻掺杂漏极(LDD)或源/漏极延伸区(SDE)。
第一杂质区103可以具有第一深度Dl。第二杂质区104的浅杂质区104E可以具有与第一杂质区103相同的第一深度D1。断裂部分RP可以具有第二深度D2，所述第二深度D2大于第一杂质区103的第一深度D1(D2>D1)。第二杂质区104的深杂质区104D可以具有第三深度D3，所述第三深度D3大于第一杂质区103的第一深度D1(D3>D1)。第二杂质区104的深杂质区104D的第三深度D3可以大于断裂部分RP的第二深度D2(D3>D2)。在一些实施例中，第一杂质区103和断裂部分RP可以具有相同的深度。
断裂部分RP的宽度(参考标记“W1”)可以等于第一杂质区103的宽度(参考标记“W2”)。因此，例如，如在图1的实施例中所示，断裂部分RP的宽度W1可以等于第一杂质区103的宽度(W2)。栅极电介质层111和断裂部分RP可以具有相同或不同的厚度。栅极电介质层111和断裂部分RP可以具有不同的厚度。优选地，栅极电介质层111的厚度H可以大于断裂部分RP的厚度。
优选地，栅极电介质层111的厚度H可以大于断裂部分RP的宽度W1(H>W1)。断裂部分RP可以形成为具有足够小的宽度(在图1中沿水平方向测量为W1)，使得其可以容易地断裂。栅极电介质层111可以形成为具有足够的厚度(在图1中测量为高度“H”)，以防止晶体管特性劣化。例如，在一个实施例中，断裂部分RP的宽度W1可以为
到
并且栅极电介质层111的厚度H可以为
到
第一杂质区103可以形成在有源区102的边缘(以下简称为“有源区边缘102E”)上。有源区边缘102E可以与断裂部分RP和间隔件130直接接触。间隔件130可以具有比有源区边缘102E更大的宽度。
第一杂质区103、第二杂质区104和栅极结构110可以构成晶体管Tr。晶体管Tr可以被称为选择晶体管。
第一杂质区103和第二杂质区104中的每一个可以包括N型杂质。在一个实施例中，第一杂质区103和第二杂质区104中的每一个可以包括例如砷。第一接触插塞123可以包括掺杂有N型杂质的多晶硅。在一个实施例中，第一接触插塞123可以包括掺杂有N型杂质(例如，砷)的多晶硅。栅电极112可以例如包括掺杂有磷的多晶硅。在一个实施例中，沟道区105和衬底101可以掺杂有硼。
断裂部分RP和第一接触插塞123可以用作编程晶体管。例如，第一接触插塞123可以被驱动为用于使断裂部分RP断裂的编程栅极，并且栅极结构110可以被驱动为选择栅极。
下面描述图3A、3B和4中所示的反熔丝阵列1200的操作。
当通过第一金属布线124将第一电压，即编程电压施加到第一接触插塞123时，可以使断裂部分RP断裂(参考标记“122R”)以执行编程操作。随后，当将第二电压施加到栅极结构110的栅电极112时，在第一杂质区103和第二杂质区104之间形成沟道区105。通过沟道区105形成电流路径(参考标记“I”)并且其被转移到第二接触插塞141。此时，将第三电压施加到未被选择的另一栅极结构110B。第一电压可以高于第二电压和第三电压，并且第二电压可以高于第三电压。在一个实施例中，第三电压可以是0V，并且第一电压可以等于或高于4.5V。
如上所述，根据本发明实施例的半导体器件100可以具有单晶体管1-T反熔丝结构。因此，“1-T”是指单晶体管Tr反熔丝，而2-T反熔丝(也称为基于2-T的反熔丝阵列)是指使用两个晶体管的反熔丝。
图5是用于描述根据比较例的基于2-T的反熔丝阵列300的图。
参考图5，根据比较例的基于2-T的反熔丝阵列300可以由编程晶体管PTr1和PTr2以及选择晶体管STr1和STr2构成。
例如，一个反熔丝可以由两个晶体管，即，编程晶体管PTr1和选择晶体管STr1构成。编程晶体管PTr1的栅极电介质层必须形成为薄的以便容易地击穿或断裂，并且为了可靠性，选择晶体管STr1的栅极电介质层必须形成为不小于预定厚度。因此，在编程晶体管PTr1和选择晶体管STr1之间需要空间。因此，由于编程晶体管PTr1而不可避免地增加了反熔丝阵列300的占用面积300R。
相比之下，由于根据本实施例的反熔丝1100仅包括一个选择晶体管Tr，因此反熔丝1100的占用面积可以显著减小。此外，本发明的第一接触插塞123的尺寸小于基于2-T的反熔丝阵列300的编程晶体管PTr1，因此反熔丝1100的占用面积可以进一步减小。而且，由于第一接触插塞123位于基于沟槽的电介质材料122上，因此不必分配用于形成第一接触插塞123的额外空间。此外，根据本实施例的反熔丝阵列1200的占用面积(参考标记“200R”)可以小于根据比较例的反熔丝阵列300的占用面积(参考标记“300R”)。
由于断裂部分RP和栅极电介质层111是通过不同的工艺形成的，因此可以将断裂部分RP形成得很薄以便容易地击穿，并且可以将栅极电介质层111形成得很厚以改善选择晶体管的可靠性。
由于断裂部分RP是使用通过STI工艺所形成的隔离层而形成的，也就是说，不需要单独进行编程晶体管制造过程，因此可以简化工艺。
由于可以省略在其中要铺设第一接触插塞123的有源区，因此可以减小有源区102的尺寸。
图6是示出根据本发明的实施例的反熔丝的剖面图。
参考图6，半导体器件400可以包括反熔丝1300。反熔丝1300可以包括断裂结构120和栅极结构110。除了断裂结构120的基于沟槽的电介质材料122'之外，半导体器件400的其他组件可以参考上述图1至图4进行理解。
参考图6，基于沟槽的电介质材料122'可以包括填充沟槽121的间隙填充部分GP'和在间隙填充部分GP'上的断裂部分RP'。断裂部分RP'可以覆盖沟槽121的上侧壁。断裂部分RP'可以与晶体管Tr的第一杂质区103和第一接触插塞123接触。断裂部分RP'可以覆盖第一接触插塞123的延伸到衬底101中的下部的侧壁与沟槽121的相邻于晶体管Tr的杂质区103的上侧壁之间的空间。断裂部分RP'可以与间隙填充部分GP'是不连续的。换句话说，在间隙填充部分GP'与断裂部分RP'之间可以存在界面。间隙填充部分GP'和断裂部分RP'可以分别通过不同的工艺形成。间隙填充部分GP'和断裂部分RP'可以由不同的材料或相同的材料形成。基于沟槽的电介质材料122'还可以包括非断裂部分NRP。非断裂部分NRP可以接触第一接触插塞123的延伸到衬底101中的下部的不与断裂部分RP'接触的另一侧壁。非断裂部分NRP和断裂部分RP'可以由相同的材料制成。非断裂部分NRP可以比断裂部分RP'更宽。
图7是示出根据本发明的实施例的反熔丝的剖面图。
参考图7，半导体器件500可以包括反熔丝1400，并且反熔丝1400可以包括断裂结构120和栅极结构110。除了断裂结构120的基于沟槽的电介质材料122″之外，半导体器件500的其它组件可以参考上述图1至图4进行理解。
参考图7，基于沟槽的电介质材料122″可以包括内衬部分RPL和间隙填充部分GP″，其中内衬部分RPL形成在沟槽121的内表面上，并且间隙填充部分GP″形成在内衬部分RPL上以填充沟槽121。更具体地，内衬部分RPL可以覆盖沟槽121的底表面和至少一个侧壁。沟槽121的被内衬部分RPL覆盖的至少一个侧壁可以是与晶体管Tr的杂质区103相邻的侧壁。尽管未在图7中示出，但是内衬部分RPL可以覆盖沟槽121的底表面和两个侧壁。间隙填充部分GP″和内衬部分RPL可以由不同的材料或相同的材料制成。内衬部分RPL的一部分可以被定义为断裂部分RP″。断裂部分RP″可以是内衬部分RPL的与第一杂质区103接触的一部分。断裂部分RP″可以具有比栅极电介质层111更小的厚度。断裂部分RP″可以具有与第一杂质区103相同的宽度W1(W1＝W2)。断裂部分RP″可以具有比第一杂质区103更大的深度(D2＞D1)。断裂部分RP″可以与第一接触插塞123的延伸到衬底101中的下部在垂直方向上是共同延伸的。在一些实施例中，断裂部分RP″和第一杂质区103可以具有相同的深度。
图8A至图8H是用于描述根据本发明实施例的制造半导体器件的方法的示例的平面图。图9A至图9H是沿图8A至图8H的C-C'线截取的剖面图。图8A至图9H示出了用于制造图1所示的半导体器件的方法的示例。
参考图8A和9A，隔离层12可以形成于衬底11中。隔离层12可以通过STI工艺来形成。例如，可以刻蚀衬底11的一部分以形成沟槽13，并且可以用电介质材料填充沟槽13以形成隔离层12。隔离层12可以在衬底11中限定有源区14。有源区14可以包括与隔离层12接触的有源区边缘14E。隔离层12可以包括与有源区边缘14E接触的任何合适的电介质材料边缘12E。
参考图8B和图9B，可以在衬底11的表面上形成栅极结构11G。栅极结构11G可以具有栅极电介质层15和栅电极16依次层叠的结构。栅极结构11G可以形成在衬底11的有源区14上。栅极结构11G可以不与隔离层12重叠。栅极结构11G可以与有源区边缘14E仅部分地重叠。
参考图8C和图9C，可以使用栅极结构11G作为阻挡层来执行杂质掺杂工艺。可以通过杂质掺杂工艺来形成第一杂质区17和浅杂质区18E。第一杂质区17和浅杂质区18E可以包括相同导电类型的杂质。第一杂质区17和浅杂质区18E可以具有相同的深度。第一杂质区17和浅杂质区18E可以为具有不同宽度的非对称形状。第一杂质区17可以形成于有源区边缘14E中。第一杂质区17可以接触电介质材料边缘12E。第一杂质区17可以具有与有源区边缘14E的宽度相等的宽度。浅杂质区18E可以具有比第一杂质区17的宽度更大的宽度。参考图8D和图9D，可以在栅极结构11G的两个侧壁上形成间隔件19。间隔件19可以包括第一和第二间隔件19，每个间隔件形成在栅极结构11G的两个侧壁之一上。在将间隔件材料沉积在栅极结构11G上之后，可以执行回刻蚀工艺以形成第一和第二间隔件19。间隔件19可以例如包括氧化硅、氮化硅或其组合。第一间隔件19的底表面可以与有源区边缘14E的第一杂质区17和电介质材料边缘12E接触。第二间隔件19的底表面可以接触浅杂质区18E。
参考图8E和9E，可以使用栅极结构11G和间隔件19作为阻挡层来执行杂质掺杂工艺以形成深杂质区18D。深杂质区18D与浅杂质区18E可以包括相同导电类型的杂质。深杂质区18D可以比第一杂质区17和浅杂质区18E更深。深杂质区18D可以与电介质材料边缘12E和有源区边缘14E间隔开。
深杂质区18D和浅杂质区18E可以构成第二杂质区18。第一杂质区17和第二杂质区18可以为具有不同宽度的非对称形状。第一杂质区17和第二杂质区18可以为具有不同深度的非对称形状。
参考图8F和图9F，可以在间隔件19和栅极结构11G上形成层间电介质层20。层间电介质层20可以由任何合适的电介质材料形成。层间电介质层20可以例如包括氧化硅。
随后，可以在层间电介质层20上形成接触掩模层(未示出)。可以使用接触掩模层作为刻蚀阻挡层来刻蚀层间电介质层20以形成接触孔21和22。接触孔21和22下方的隔离层12和第二杂质区18可以被部分地刻蚀以使接触孔21和22向下延伸。
接触孔21和22可以被称为第一接触孔21和第二接触孔22。第一接触孔21可以到达隔离层12的表面上，第二接触孔22可以到达第二杂质区18的表面上。第一接触孔21和第二接触孔22可以与间隔件19自对准。第一接触孔21可以凹陷，使得其底部位于衬底11的表面下方。因此，第一接触孔21的底部可以延伸到隔离层12中。第一接触孔21可以不穿透隔离层12。第二接触孔22的底部可以位于衬底11的的表面下方。第二接触孔22的底部可以延伸到第二杂质区18中。第二接触孔22可以不穿透第二杂质区18。在形成第一接触孔21期间，隔离层12的表面可以凹陷(R1)，并且在形成第二接触孔22期间，第二杂质区18的表面可以凹陷(R2)。第一接触孔21的底部可以位于比第二接触孔22的底部更深的水平。在一些实施例中(未示出)，第一接触孔21的底部可以被设置在与第二接触孔22的底部相同的水平处。
基于沟槽的电介质材料12A可以通过第一接触孔21而形成，并且基于沟槽的电介质材料12A可以包括间隙填充部分GP和断裂部分RP。断裂部分RP可以设置在电介质材料边缘12E中。断裂部分RP可以接触有源区边缘14E。断裂部分RP可以接触第一杂质区17。断裂部分RP和第一杂质区17可以具有相同的宽度和/或深度。断裂部分RP和第一杂质区17可以具有不同的宽度和/或深度。基于沟槽的电介质材料12A可以用作隔离层。
参考图8G和9G，第一接触插塞23可以形成于第一接触孔21中。在形成第一接触插塞23时，可以在第二接触孔22中形成第二接触插塞24。
第一接触插塞23可以接触基于沟槽的电介质材料12A。第一接触插塞23可以接触断裂部分RP，并且第二接触插塞24可以接触第二杂质区18。第一接触插塞23可以接触第一间隔件19并且与第一间隔件19的侧壁自对准。第二接触插塞24可以接触第二间隔件19并且与第二间隔件19的侧壁自对准。
参考图8H和图9H，第一金属布线25可以形成在第一接触插塞23上。第二金属布线26可以形成在第二接触插塞24上。可以使用许多众所周知的步骤中的任一种来形成第一金属布线25和第二金属布线26。例如，可以在层间电介质层20以及所形成的第一接触插塞23和第二接触插塞24上形成金属布线层，然后可以使用掩模对金属布线层进行刻蚀以形成第一金属布线25和第二金属布线26。
图10A至图10E是用于描述根据本发明实施例的制造半导体器件的方法的示例的图。图10A至图10E示出了用于制造图6中所示的半导体器件的方法的示例。
参考图10A，下部间隙填充材料12G可以形成在衬底11中。下部间隙填充材料12G可以通过STI工艺形成。例如，在通过刻蚀衬底11的一部分形成沟槽13之后，可以通过用电介质材料填充沟槽13来形成下部间隙填充材料12G。下部间隙填充材料12G和沟槽13可以在衬底11中限定有源区14。下部间隙填充材料12G可以设置在电介质材料边缘12E上，并且接触有源区边缘14E。
随后，下部间隙填充材料12G可以被凹陷在处于比有源区14的顶表面更低的水平，以在沟槽13的位于下部间隙填充材料12G上方的上部形成空间或间隙12R。可以执行回刻蚀工艺以使下部间隙填充材料12G凹陷。
参考图10B，可以形成上部间隙填充材料12U。上部间隙填充材料12U可以形成在下部间隙填充材料12G上。为了形成上部间隙填充材料12U，可以用电介质材料填充空间12R，然后将其平坦化。
隔离层12'可以包括下部间隙填充材料12G和上部间隙填充材料12U。上部间隙填充材料12U可以优选地包括氧化物、氮化物或其组合。下部间隙填充材料12G可以优选地包括氧化物。下部间隙填充材料12G可以填充沟槽13的下部，上部间隙填充材料12U可以填充沟槽13的在下部间隙填充材料12G上的上部。上部间隙填充材料12U可以具有与衬底11的顶表面处于相同水平的顶表面。
参考图10C，栅极结构11G可以形成在衬底11的表面上。栅极结构11G可以具有这样的结构，其中栅极电介质层15和栅电极16依次层叠。
可以使用栅极结构11G作为阻挡层来执行杂质掺杂工艺，以形成第一杂质区17和浅杂质区18E。第一杂质区17和浅杂质区18E可以包括相同导电类型的杂质。第一杂质区17和浅杂质区18E可以具有相同的深度。第一杂质区17和浅杂质区18E可以为具有不同宽度的非对称形状。第一杂质区17可以形成在有源区边缘14E中。第一杂质区17可以接触电介质材料边缘12E。第一杂质区17可以接触上部间隙填充材料12U。
包括第一和第二间隔件19的间隔件19可以形成在栅极结构11G的两个侧壁上。在将间隔件材料沉积在栅极结构11G上之后，可以执行回刻蚀工艺以形成间隔件19。间隔件19可以例如包括氧化硅、氮化硅或其组合。第一间隔件19的底表面可以与有源区边缘14E和电介质材料边缘12E接触。第一间隔件19的底部可以接触上部间隙填充材料12U。第二间隔件19的底表面可以接触浅杂质区18E。
可以使用栅极结构11G和间隔件19作为阻挡层来执行杂质掺杂工艺以形成深杂质区18D。深杂质区18D可以包括与浅杂质区18E相同的导电类型的杂质。深杂质区18D可以比第一杂质区17和浅杂质区18E更深。深杂质区18D可以与电介质材料边缘12E和有源区边缘14E间隔开。
深杂质区18D和浅杂质区18E可以构成第二杂质区18。第一杂质区17和第二杂质区18可以为具有不同宽度的非对称形状。第一杂质区17和第二杂质区18可以为具有不同深度的非对称形状。
参考图10D，可以在间隔件19和栅极结构11G上形成层间电介质层20。层间电介质层20可以例如包括氧化硅。
随后，可以在层间电介质层20上形成接触掩模层(未示出)，并且可以使用该接触掩模层作为刻蚀阻挡层来刻蚀层间电介质层20以形成接触孔21和22。接触孔22下方的第二杂质区18可以被部分地刻蚀以使接触孔22向下延伸。同样，接触孔21下方的隔离层12'可以被部分地刻蚀以使接触孔21向下延伸。
接触孔21和22可以被称为第一接触孔21和第二接触孔22。第一接触孔21可以到达于隔离层12'的表面上，第二接触孔22可以到达于第二杂质区18的表面上。第一接触孔21和第二接触孔22可以与间隔件19自对准。第一接触孔21可以凹陷，使得其底部位于衬底11的表面下方。因此，第一接触孔21的底部可以延伸到隔离层12'中。第一接触孔21可以不穿透隔离层12'。第二接触孔22的底部可以位于衬底11的表面下方。第二接触孔22的底部可以延伸到第二杂质区18中。第二接触孔22可以不穿透第二杂质区18。隔离层12'的表面可以在第一接触孔21的形成期间被凹陷，第二杂质区18的表面可以在第二接触孔22的形成期间被凹陷。第一接触孔21的底部可以位于比第二接触孔22的底部更深的水平。在一些实施例中，第一接触孔21的底部可以与第二接触孔22的底部位于同一水平。
基于沟槽的电介质材料12B可以通过第一接触孔21而形成，并且包括间隙填充部分GP'和断裂部分RP'。断裂部分RP'可以设置在电介质材料边缘12E中。断裂部分RP'可以接触有源区边缘14E。断裂部分RP'可以接触第一杂质区17。断裂部分RP'和第一杂质区17可以具有相同的宽度和/或深度。断裂部分RP'和第一杂质区17可以具有不同的宽度和/或深度。
可以通过刻蚀上部间隙填充材料12U来形成断裂部分RP'。间隙填充部分GP'可以由下部间隙填充材料12G来限定。基于沟槽的电介质材料12B可以用作隔离层。基于沟槽的电介质材料12B还可以包括非断裂部分NRP。
参考图10E，第一接触插塞23可以形成于第一接触孔21中。在形成第一接触插塞23时，可以在第二接触孔22中形成第二接触插塞24。
第一接触插塞23可以接触基于沟槽的电介质材料12B。第一接触插塞23可以接触断裂部分RP'。第二接触插塞24可以接触第二杂质区18。第一接触插塞23可以接触第一间隔件19，并且与第一间隔件19的侧壁自对准。第二接触插塞24可以接触第二间隔件19，并且与第二间隔件19的侧壁自对准。
可以在第一接触插塞23上形成第一金属布线25。可以在第二接触插塞24上形成第二金属布线26。
图11A至图11D是用于描述根据本发明实施例的制造半导体器件的方法的示例的图。图11A至图11D示出了用于制造图7所示的半导体器件的方法的示例。
参考图11A，可以在衬底11中形成隔离层12″。可以通过STI工艺形成隔离层12″。例如，在通过刻蚀衬底11的一部分而形成沟槽13之后，可以通过用电介质材料填充沟槽13来形成隔离层12″。隔离层12″可以在衬底11中限定有源区14。
隔离层12″可以包括间隙填充材料12G和内衬12L。内衬12L可以优选地包括氧化物、氮化物或其组合。间隙填充材料12G可以优选地包括氧化物。内衬12L可以设置在电介质材料边缘12E上，并且接触有源区边缘14E。
参考图11B，可以在衬底11的表面上形成栅极结构11G。栅极结构11G可以具有这样的结构，其中栅极电介质层15和栅电极16依次层叠。
可以使用栅极结构11G作为阻挡层来执行杂质掺杂工艺以形成第一杂质区17和浅杂质区18E。第一杂质区17和浅杂质区18E可以包括相同导电类型的杂质。第一杂质区17和浅杂质区18E可以具有相同的深度。第一杂质区17和浅杂质区18E可以为具有不同宽度的非对称形状。第一杂质区17可以形成于有源区边缘14E中。第一杂质区17可以接触电介质材料边缘12E。
包括第一和第二间隔件的间隔件19可以形成在栅极结构11G的两个侧壁上。在将间隔件材料沉积在栅极结构11G上之后，可以执行回刻蚀工艺以形成间隔件19。间隔件19可以例如包括氧化硅、氮化硅或其组合。第一间隔件19的底表面可以接触有源区边缘14E和电介质材料边缘12E。第一间隔件19的下部可以接触内衬12L。第二间隔件19的底表面可以接触浅杂质区18。可以使用栅极结构11G和间隔件19作为阻挡层来执行杂质掺杂工艺以形成深杂质区18D。深杂质区18D可以包括与浅杂质区18E相同的导电类型的杂质。深杂质区18D可以比第一杂质区17和浅杂质区18E更深。深杂质区18D可以与电介质材料边缘12E和有源区边缘14E间隔开。
深杂质区18D和浅杂质区18E可以构成第二杂质区18。第一杂质区17和第二杂质区18可以为具有不同宽度的非对称形状。第一杂质区17和第二杂质区18可以为具有不同深度的非对称形状。
参考图11C，可以在间隔件19和栅极结构11G上形成层间电介质层20。层间电介质层20可以例如包括氧化硅。
随后，可以在层间电介质层20上形成接触掩模层(未示出)，并且可以使用该接触掩模层作为刻蚀阻挡层来刻蚀层间电介质层20以形成接触孔21和22。接触孔21和22下方的隔离层12″和第二杂质区18可以被部分地刻蚀，以使接触孔21和22向下延伸。
接触孔21和22可以被称为第一接触孔21和第二接触孔22。第一接触孔21可以到达在隔离层12″的表面上，第二接触孔22可以到达于第二杂质区18的表面上。第一接触孔21和第二接触孔22可以与间隔件19自对准。第一接触孔21可以凹陷，使得其底部位于衬底11的表面下方。因此，第一接触孔21的底部可以延伸到隔离层12″中。第一接触孔21可以不穿透隔离层12″。第二接触孔22的底部可以位于衬底11的表面下方。第二接触孔22的底部可以延伸到第二杂质区18中。第二接触孔22可以不穿透第二杂质区18。隔离层12″的表面可以在第一接触孔21的形成期间被凹陷，并且第二杂质区18的表面可以在第二接触孔22的形成期间被凹陷。第一接触孔21的底部可以位于比第二接触孔22的底部更深的水平。在一些实施例中，第一接触孔21的底部可以与第二接触孔22的底部位于同一水平。
基于沟槽的电介质材料12C可以通过第一接触孔21而形成，并且包括内衬12L、间隙填充部分GP″和断裂部分RP″。断裂部分RP″可以设置在电介质材料边缘12E中。断裂部分RP″可以接触有源区边缘14E。断裂部分RP″可以接触第一杂质区17。断裂部分RP″和第一杂质区17可以具有相同的宽度和/或深度。断裂部分RP″和第一杂质区17可以具有不同的宽度和/或深度。
断裂部分RP″可以是内衬12L的一部分。间隙填充部分GP″可以是通过使间隙填充材料12G凹陷而形成的。基于沟槽的电介质材料12C可以用作隔离层。
参考图11D，可以在第一接触孔21中形成第一接触插塞23。在形成第一接触插塞23时，可以在第二接触孔22中形成第二接触插塞24。
第一接触插塞23可以接触基于沟槽的电介质材料12C。第一接触插塞23可以接触断裂部分RP″，并且第二接触插塞24可以接触第二杂质区18。第一接触插塞23可以接触第一间隔件19，并且与间隔件19的侧壁自对准。第二接触插塞24可以接触第二间隔件19，并且与间隔件19的侧壁自对准。
可以在第一接触插塞23上形成第一金属布线25。可以在第二接触插塞24上形成第二金属布线26。
根据本发明实施例，由于半导体器件包括一个选择晶体管，所述选择晶体管具有设置在隔离层中的断裂部分，因此可以减小反熔丝占据的面积。
根据本发明实施例，由于基于沟槽的电介质材料的断裂部分是通过接触插塞而被断裂，因此反熔丝可以稳定地工作。
上述本发明的实施例不仅通过器件和方法来实施，而且可以通过实现与根据实施例的配置相对应的功能的程序、或者在其上记录有该程序的记录媒介来实施。通过上述实施例的描述，本领域技术人员可以容易地实施实施例。
尽管已经针对具体实施例描述了本发明，但是应当注意的是，这些实施例是用于描述而不是限制本发明。此外，应当注意，在不脱离由所附权利要求所限定的本发明的范围的情况下，本领域技术人员可以通过替代、改变和修改而以各种方式实现本发明。
Claims (32)
1.一种反熔丝，包括：
沟槽，所述沟槽形成在衬底中；
有源区，所述有源区通过所述沟槽而在所述衬底中被限定；
基于沟槽的电介质材料，所述基于沟槽的电介质材料形成在所述沟槽中，并且包括与所述有源区的边缘接触的断裂部分；
第一导电插塞，所述第一导电插塞形成在所述基于沟槽的电介质材料上以接触所述断裂部分；以及
栅极结构，所述栅极结构包括形成在所述有源区上的栅极电介质层和形成在所述栅极电介质层上的栅电极。
2.根据权利要求1所述的反熔丝，其中，所述基于沟槽的电介质材料的所述断裂部分的宽度小于所述栅极电介质层的厚度。
3.根据权利要求1所述的反熔丝，其中，所述基于沟槽的电介质材料还包括间隙填充材料，所述间隙填充材料填充所述沟槽的下部，并且所述断裂部分具有从所述间隙填充材料垂直向上的形状。
4.根据权利要求1所述的反熔丝，
其中，所述基于沟槽的电介质材料包括：
内衬，所述内衬形成在所述沟槽上方；以及
间隙填充材料，所述间隙填充材料在所述内衬上方填充所述沟槽，
其中，所述断裂部分形成在所述内衬的与所述第一导电插塞接触的一部分处。
5.根据权利要求1所述的反熔丝，其中，所述基于沟槽的电介质材料的所述断裂部分包括氧化硅、氮化硅或其组合。
6.根据权利要求1所述的反熔丝，还包括第一间隔件和第二间隔件，所述第一间隔和所述第二间隔件形成在所述栅极结构的相应侧壁上，
其中，所述第一导电插塞与所述第一间隔件的侧壁自对准。
7.根据权利要求6所述的反熔丝，其中，所述第一间隔件的底表面与所述断裂部分的顶表面和所述有源区的所述边缘直接接触。
8.根据权利要求1所述的反熔丝，还包括：
第一杂质区，所述第一杂质区形成在所述有源区的所述边缘中以接触所述断裂部分；
第二杂质区，所述第二杂质区形成在所述有源区中以与所述第一杂质区间隔开；以及
沟道区，所述沟道区限定在所述第一杂质区与所述第二杂质区之间，
其中，所述栅极结构设置在所述沟道区上。
9.根据权利要求8所述的反熔丝，其中，所述第一杂质区和所述第二杂质区为具有不同深度的非对称形状。
10.根据权利要求8所述的反熔丝，其中，所述第一杂质区和所述第二杂质区为具有不同宽度的非对称形状。
11.根据权利要求8所述的反熔丝，其中，所述第一杂质区包括第一浅杂质区，并且所述第二杂质区包括第二浅杂质区和深杂质区，所述第二浅杂质区的深度与所述第一浅杂质区的深度相同，所述深杂质区的深度比所述第一浅杂质区和所述第二浅杂质区的深度更大。
12.根据权利要求11所述的反熔丝，其中，所述第一浅杂质区和所述第二浅杂质区中的每一个包含低浓度杂质，并且所述深杂质区包含高浓度杂质，所述高浓度杂质的浓度比所述低浓度杂质的浓度更高，
其中，所述低浓度杂质和所述高浓度杂质具有相同的导电类型。
13.根据权利要求8所述的反熔丝，其中，所述断裂部分和所述第一杂质区具有相同的深度。
14.根据权利要求8所述的反熔丝，还包括第二导电插塞，所述第二导电插塞与所述第二杂质区接触。
15.根据权利要求1所述的反熔丝，其中，所述有源区包括沟道，当所述断裂部分断裂时，所述沟道形成在所述栅极电介质层下方的所述有源区中。
16.根据权利要求1所述的反熔丝，其中，所述第一导电插塞被驱动为用于使所述断裂部分断裂的编程栅极，并且所述栅极结构被驱动为选择栅极。
17.根据权利要求1所述的反熔丝，其中，所述第一导电插塞包括基于硅的材料、基于金属的材料或其组合。
18.根据权利要求1所述的反熔丝，其中，所述栅极结构的栅电极包括多晶硅、金属、金属氮化物、金属碳化物、金属硅化物或其组合。
19.根据权利要求1所述的反熔丝，其中，所述栅极结构的栅极电介质层包括氧化硅、氮化硅、高k电介质材料或其组合。
20.根据权利要求1所述的反熔丝，其中，所述第一导电插塞的宽度小于所述沟槽的宽度，并且所述第一导电插塞设置在所述基于沟槽的电介质材料上。
21.一种用于制造反熔丝的方法，包括：
形成沟槽以在衬底中限定有源区；
用电介质材料填充所述沟槽；
在所述有源区上形成栅极结构，所述栅极结构包括依次层叠在其中的栅极电介质层和栅电极；
在所述栅极结构的两个侧壁上形成间隔件；
刻蚀所述电介质材料的一部分以与所述间隔件的侧壁自对准，以形成与所述有源区的边缘接触的断裂部分；以及
形成与所述断裂部分接触的导电插塞。
22.根据权利要求21所述的方法，其中，所述有源区包括不与所述栅极结构重叠的有源区边缘，并且所述电介质材料包括与所述有源区边缘接触的电介质材料边缘。
23.根据权利要求22所述的方法，其中，所述间隔件形成为与所述有源区边缘和所述电介质材料边缘重叠。
24.根据权利要求21所述的方法，其中，刻蚀所述电介质材料的一部分以与所述间隔件的侧壁自对准包括：
在形成有所述间隔件和所述栅极结构的所述衬底的表面上方形成层间电介质层；
通过刻蚀所述层间电介质层来形成接触孔，以与所述间隔件的侧壁自对准；以及
通过刻蚀所述接触孔下方的所述电介质材料的一部分来形成凹陷，所述凹陷用于形成所述断裂部分。
25.根据权利要求21所述的方法，其中，所述断裂部分形成为具有比所述栅极电介质层更小的厚度。
26.根据权利要求21所述的方法，其中，所述断裂部分形成为具有比所述间隔件更小的宽度。
27.根据权利要求21所述的方法，还包括：在形成所述栅极结构之后，形成与所述断裂部分接触的第一杂质区和与所述第一杂质区间隔开的第二杂质区，
其中，所述第一杂质区和所述第二杂质区形成在所述有源区中，并且所述栅极结构在所述第一杂质区与所述第二杂质区之间设置在所述有源区上。
28.根据权利要求27所述的方法，其中，所述第一杂质区和所述断裂部分形成为具有不同的深度或相同的深度。
29.根据权利要求27所述的方法，其中，所述第一杂质区和所述第二杂质区形成为具有不同宽度和深度的非对称形状。
30.根据权利要求27所述的方法，其中，形成所述第二杂质区包括：
形成浅杂质区，所述浅杂质区具有与所述第一杂质区相同的深度；以及
形成深杂质区，所述深杂质区具有比所述浅杂质区更大的深度。
31.根据权利要求30所述的方法，还包括：在形成所述深杂质区之后，形成与所述第二杂质区接触的另一导电插塞。
32.根据权利要求21所述的方法，其中，用电介质材料填充所述沟槽包括：
在所述沟槽的表面上形成内衬；
在所述内衬上形成填充所述沟槽的间隙填充材料；以及
使所述间隙填充材料平坦化，
其中，所述内衬的一部分成为所述断裂部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2018-0171738 | 2018-12-28 | ||
| KR1020180171738A KR102606814B1 (ko) | 2018-12-28 | 2018-12-28 | 안티 퓨즈를 구비한 반도체장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111384023A true CN111384023A (zh) | 2020-07-07 |
| CN111384023B CN111384023B (zh) | 2024-03-26 |
Family
ID=71123182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911257642.9A Active CN111384023B (zh) | 2018-12-28 | 2019-12-10 | 包括反熔丝的半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11227868B2 (zh) |
| KR (1) | KR102606814B1 (zh) |
| CN (1) | CN111384023B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023178739A1 (zh) * | 2022-03-22 | 2023-09-28 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903217B2 (en) * | 2019-01-18 | 2021-01-26 | Globalfoundries Singapore Pte. Ltd. | Anti-fuse memory cell and a method for forming the anti-fuse memory cell |
| US11605639B2 (en) * | 2020-06-15 | 2023-03-14 | Taiwan Semiconductor Manufacturing Company Limited | One-time-programmable memory device including an antifuse structure and methods of forming the same |
| KR20220125870A (ko) | 2021-03-04 | 2022-09-15 | 삼성디스플레이 주식회사 | 표시장치 |
Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050121789A1 (en) * | 2003-12-04 | 2005-06-09 | Madurawe Raminda U. | Programmable structured arrays |
| US20060292754A1 (en) * | 2005-06-28 | 2006-12-28 | Min Won G | Antifuse element and method of manufacture |
| TW200828324A (en) * | 2006-12-29 | 2008-07-01 | Sidense Corp | High speed OTP sensing scheme |
| CA2646220A1 (en) * | 2008-04-03 | 2009-03-10 | Sidense Corp. | Test circuit for an unprogrammed otp memory array |
| CA2646367A1 (en) * | 2008-04-04 | 2009-03-11 | Sidense Corp. | Low threshold voltage anti-fuse device |
| US20090206381A1 (en) * | 2008-02-20 | 2009-08-20 | Magnachip Semiconductor, Ltd. | Anti-fuse and method for forming the same, unit cell of nonvolatile memory device with the same |
| US20100230781A1 (en) * | 2009-03-10 | 2010-09-16 | International Business Machines Corporation | Trench anti-fuse structures for a programmable integrated circuit |
| US20120153404A1 (en) * | 2010-12-20 | 2012-06-21 | Woo-Song Ahn | Anti-fuse device and semiconductor device and system including the same |
| US20140027844A1 (en) * | 2012-07-30 | 2014-01-30 | SK Hynix Inc. | Semiconductor device and method of fabricating the same |
| US20140054712A1 (en) * | 2012-08-22 | 2014-02-27 | SK Hynix Inc. | Semiconductor device and fabrication method |
| US20140124864A1 (en) * | 2012-11-06 | 2014-05-08 | SK Hynix Inc. | Antifuse of semiconductor device and method of fabricating the same |
| US20140183689A1 (en) * | 2012-12-28 | 2014-07-03 | SK Hynix Inc. | Anti-fuse array of semiconductor device and method for forming the same |
| US20150062996A1 (en) * | 2013-09-04 | 2015-03-05 | Globalfoundries Inc. | Embedded selector-less one-time programmable non-volatile memory |
| US20150123209A1 (en) * | 2013-11-04 | 2015-05-07 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN104810390A (zh) * | 2014-01-29 | 2015-07-29 | 爱思开海力士有限公司 | 具有双功函数掩埋栅电极的晶体管及其制造方法 |
| US20150255393A1 (en) * | 2014-03-04 | 2015-09-10 | International Business Machines Corporation | Electrical fuse with bottom contacts |
| US20150294979A1 (en) * | 2014-04-10 | 2015-10-15 | Hyun-Min CHOI | Semiconductor device having fin-type active patterns and gate nodes |
| US20160284695A1 (en) * | 2015-03-24 | 2016-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, semiconductor device layout, and method of manufacturing semiconductor device |
| US20160293612A1 (en) * | 2015-04-06 | 2016-10-06 | SK Hynix Inc. | Antifuse memory cells and arrays thereof |
| US20180061844A1 (en) * | 2016-08-25 | 2018-03-01 | International Business Machines Corporation | Vertical field effect transistor including integrated antifuse |
| JP2018098445A (ja) * | 2016-12-16 | 2018-06-21 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN108231777A (zh) * | 2016-12-09 | 2018-06-29 | 三星电子株式会社 | 反熔丝器件和包括该反熔丝器件的存储器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101498170B1 (ko) * | 2008-11-04 | 2015-03-05 | 삼성전자주식회사 | 반도체 기억 장치 및 그의 제조 방법 |
| US8049299B2 (en) | 2009-02-25 | 2011-11-01 | Freescale Semiconductor, Inc. | Antifuses with curved breakdown regions |
| JP2012060088A (ja) * | 2010-09-13 | 2012-03-22 | Sony Corp | 半導体装置 |
| US8742457B2 (en) | 2011-12-16 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Anti-fuses on semiconductor fins |
| US9165936B2 (en) * | 2014-01-14 | 2015-10-20 | Broadcom Corporation | Dummy end-gate based anti-fuse device for finFET technologies |
| KR20160125114A (ko) * | 2015-04-21 | 2016-10-31 | 에스케이하이닉스 주식회사 | 이-퓨즈를 구비하는 반도체장치 및 그 제조 방법 |
| US9659943B1 (en) | 2016-03-08 | 2017-05-23 | Globalfoundries Singapore Pte. Ltd. | Programmable integrated circuits and methods of forming the same |
-
2018
- 2018-12-28 KR KR1020180171738A patent/KR102606814B1/ko active IP Right Grant
-
2019
- 2019-12-10 CN CN201911257642.9A patent/CN111384023B/zh active Active
- 2019-12-13 US US16/713,391 patent/US11227868B2/en active Active
Patent Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050121789A1 (en) * | 2003-12-04 | 2005-06-09 | Madurawe Raminda U. | Programmable structured arrays |
| US20060292754A1 (en) * | 2005-06-28 | 2006-12-28 | Min Won G | Antifuse element and method of manufacture |
| TW200828324A (en) * | 2006-12-29 | 2008-07-01 | Sidense Corp | High speed OTP sensing scheme |
| US20090206381A1 (en) * | 2008-02-20 | 2009-08-20 | Magnachip Semiconductor, Ltd. | Anti-fuse and method for forming the same, unit cell of nonvolatile memory device with the same |
| CA2646220A1 (en) * | 2008-04-03 | 2009-03-10 | Sidense Corp. | Test circuit for an unprogrammed otp memory array |
| CA2646367A1 (en) * | 2008-04-04 | 2009-03-11 | Sidense Corp. | Low threshold voltage anti-fuse device |
| US20100230781A1 (en) * | 2009-03-10 | 2010-09-16 | International Business Machines Corporation | Trench anti-fuse structures for a programmable integrated circuit |
| US20120153404A1 (en) * | 2010-12-20 | 2012-06-21 | Woo-Song Ahn | Anti-fuse device and semiconductor device and system including the same |
| US20140027844A1 (en) * | 2012-07-30 | 2014-01-30 | SK Hynix Inc. | Semiconductor device and method of fabricating the same |
| US20140054712A1 (en) * | 2012-08-22 | 2014-02-27 | SK Hynix Inc. | Semiconductor device and fabrication method |
| US20140124864A1 (en) * | 2012-11-06 | 2014-05-08 | SK Hynix Inc. | Antifuse of semiconductor device and method of fabricating the same |
| US20140183689A1 (en) * | 2012-12-28 | 2014-07-03 | SK Hynix Inc. | Anti-fuse array of semiconductor device and method for forming the same |
| US20150062996A1 (en) * | 2013-09-04 | 2015-03-05 | Globalfoundries Inc. | Embedded selector-less one-time programmable non-volatile memory |
| US20150123209A1 (en) * | 2013-11-04 | 2015-05-07 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN104810390A (zh) * | 2014-01-29 | 2015-07-29 | 爱思开海力士有限公司 | 具有双功函数掩埋栅电极的晶体管及其制造方法 |
| US20150255393A1 (en) * | 2014-03-04 | 2015-09-10 | International Business Machines Corporation | Electrical fuse with bottom contacts |
| US20150294979A1 (en) * | 2014-04-10 | 2015-10-15 | Hyun-Min CHOI | Semiconductor device having fin-type active patterns and gate nodes |
| US9627390B2 (en) * | 2014-04-10 | 2017-04-18 | Samsung Electronics Co., Ltd. | Semiconductor device having fin-type active patterns and gate nodes |
| US20160284695A1 (en) * | 2015-03-24 | 2016-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, semiconductor device layout, and method of manufacturing semiconductor device |
| US20160293612A1 (en) * | 2015-04-06 | 2016-10-06 | SK Hynix Inc. | Antifuse memory cells and arrays thereof |
| US20180061844A1 (en) * | 2016-08-25 | 2018-03-01 | International Business Machines Corporation | Vertical field effect transistor including integrated antifuse |
| CN108231777A (zh) * | 2016-12-09 | 2018-06-29 | 三星电子株式会社 | 反熔丝器件和包括该反熔丝器件的存储器件 |
| JP2018098445A (ja) * | 2016-12-16 | 2018-06-21 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023178739A1 (zh) * | 2022-03-22 | 2023-09-28 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200081825A (ko) | 2020-07-08 |
| US20200212054A1 (en) | 2020-07-02 |
| US11227868B2 (en) | 2022-01-18 |
| CN111384023B (zh) | 2024-03-26 |
| KR102606814B1 (ko) | 2023-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11942515B2 (en) | Semiconductor device having asymmetrical source/drain | |
| USRE49963E1 (en) | Semiconductor device and method of fabricating the same | |
| KR102318560B1 (ko) | 반도체 소자 | |
| CN106803505B (zh) | 半导体装置 | |
| CN111384023B (zh) | 包括反熔丝的半导体器件及其制造方法 | |
| CN110620110B (zh) | 包括鳍型场效应晶体管的半导体器件 | |
| KR102476142B1 (ko) | 반도체 장치 | |
| CN112086455B (zh) | 半导体器件及其制造方法 | |
| KR102574323B1 (ko) | 반도체 장치 | |
| KR102406663B1 (ko) | 집적회로 소자의 제조 방법 | |
| TW201843735A (zh) | 具有單擴散中斷的鰭式場效應電晶體及方法 | |
| CN112117276A (zh) | 半导体装置 | |
| CN111834458A (zh) | 半导体器件 | |
| US20220044993A1 (en) | Semiconductor device | |
| CN111415991A (zh) | 半导体器件 | |
| US10109634B2 (en) | Semiconductor device having air gap and method for manufacturing the same, memory cell having the same and electronic device having the same | |
| US20220336661A1 (en) | Semiconductor device | |
| CN110752212A (zh) | 半导体器件 | |
| US11575009B2 (en) | Semiconductor device having high voltage transistors | |
| US20240079467A1 (en) | Semiconductor device including gate structure and separation structure | |
| TW202414787A (zh) | 半導體元件 | |
| KR20230125135A (ko) | 반도체 장치 | |
| CN117082853A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |