CN111367838B - 用于检测数据存储***的方法、设备和数据存储*** - Google Patents
用于检测数据存储***的方法、设备和数据存储*** Download PDFInfo
- Publication number
- CN111367838B CN111367838B CN201811593165.9A CN201811593165A CN111367838B CN 111367838 B CN111367838 B CN 111367838B CN 201811593165 A CN201811593165 A CN 201811593165A CN 111367838 B CN111367838 B CN 111367838B
- Authority
- CN
- China
- Prior art keywords
- switch
- downstream port
- error
- storage device
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
本公开的实施例涉及一种用于检测数据存储***的方法、设备和数据存储***。该方法包括:通过数据存储***的第一交换机的第一下行端口,从数据存储***的第二交换机处获取表示存储设备阵列的错误的信息,第一交换机和第二交换机均连接至存储设备阵列,第一下行端口连接到第二交换机的第二下行端口;基于所获取的错误的信息,执行旨在解决错误的实际动作;以及响应于所执行的实际动作与对于错误的预期动作不匹配,发出未能处理该错误的报警提示。
Description
技术领域
本公开的实施例涉及故障检测领域,更具体地,涉及一种用于检测数据存储***的方法和设备。
背景技术
随着数据存储技术的发展,存储服务器通常需要管理包含大量磁盘的存储***,而在存储服务器与磁盘之间通常借助于总线彼此连接以传输信息。在通过总线互联的存储架构中,如果磁盘发生错误,往往需要针对错误执行相应的错误应对机制。因此,如何能够确保当错误发生时做出相应应对成为值得研究的课题。
发明内容
本公开的实施例提供了用于检测数据存储***的方法、电子设备和数据存储***。
在本公开的第一方面,提供了一种用于检测数据存储***的方法。该方法包括:通过数据存储***的第一交换机的第一下行端口,从数据存储***的第二交换机处获取表示存储设备阵列的错误的信息,第一交换机和第二交换机均连接至存储设备阵列,第一下行端口连接到第二交换机的第二下行端口;基于所获取的错误的信息,执行旨在解决该错误的实际动作;以及响应于所执行的实际动作与对于该错误的预期动作不匹配,发出未能处理该错误的报警提示。
在一些实施例中,所获取的表述存储设备阵列的错误的信息在第二交换机的第二下行端口处被输入,并且通过第一下行端口被传输至第一交换机。
在一些实施例中,交换机是PCIe交换机。
在本公开的第二方面,提供了一种电子设备。该电子设备包括处理器和交换机,其中该处理器被配置为适于执行根据本公开的第一方面的方法。
在本公开的第三方面,提供了一种数据存储***。该数据存储***包括:第一交换机,包括第一下行端口;第二交换机,包括第二下行端口,第二下行端口连接第一下行端口;第一处理器,经由第一交换机的上行端口连接第一交换机;第二处理器,经由第二交换机的上行端口连接第二交换机;存储设备阵列,第一交换机和第二交换机均连接至存储设备阵列;其中第一交换机被配置为能够通过第一下行端口获取在第二下行端口处***的表示存储设备阵列的错误的信息。
在一些实施例中,第一交换机被配置为可以执行根据本公开的第一方面的方法。
在一些实施例中,第一交换机的第三下行端口被配置为连接第二交换机的第四下行端口,第一交换机的第一下行端口组被配置为将来自所连接的存储设备的信息经由第一交换机的上行端口发送至第一处理器,第一交换机的第二下行端口组被配置为将来自所连接的存储设备的信息经由第三下行端口和第四下行端口发送至第二处理器,第二交换机的第三下行端口组被配置为将来自所连接的存储设备的信息经由第二交换机的上行端口发送至第二处理器,第二交换机的第四下行端口组被配置为将来自所连接的存储设备的信息经由第一下行端口和第二下行端口发送至第一处理器。
在一些实施例中,第一交换机包括:第一上行端口,被配置为连接第一下行端口组,和第二上行端口,被配置为经由第一下行端口和第二下行端口而连接第四下行端口组;而第二交换机包括:第三上行端口,被配置为连接第三下行端口组,和第四上行端口,被配置为经由第三下行端口和第四下行端口而连接第二下行端口组。
在一些实施例中,第一下行端口组、第二下行端口组、第三下行端口组以及第四下行端口组中的下行端口的数目被配置为是相同的。
提供发明内容部分是为了以简化的形式来介绍对概念的选择,它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或必要特征,也无意限制本公开的范围。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述,本公开的上述以及其它目的、特征和优势将变得更加明显,其中,在本公开示例性实施例中,相同的参考标号通常代表相同部件。
图1示出了根据本公开的实施例的数据存储***的架构的示意图;
图2示意性示出了根据本公开的实施例的数据存储***的交换机在正常工作时的连接示意图;
图3示意性示出了根据本公开的实施例的数据存储***的交换机在进行检测时的连接示意图;
图4示出了根据本公开的实施例的用于检测数据存储***的方法的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例,然而应该理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了使本公开更加透彻和完整,并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括,即“包括但不限于”。除非特别申明,术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
图1示出了根据本公开的实施例的数据存储***100的架构的示意图。应当理解,仅出于示例性的目的描述数据存储***100的结构和功能,而不暗示对本公开的范围的任何限制。本公开的实施例还可以被应用到具有不同的结构和/或功能的数据存储***100中。
如图1所示,在数据存储***100中部署了用于非易失性存储数据的存储设备阵列130。存储设备阵列130可以包括多个存储设备单元131-138。应当理解,图1中示出的存储设备单元的数量仅仅是示例性的,不旨在限制本申请的范围。存储设备阵列130可以经由控制设备110服务于用户对于数据的访问请求。
为了将多个存储设备单元131-138与控制设备110进行互联,从而进行数据访问,通常需要用到总线的交换机114。例如当总线为PCIe总线时,可以采用相应的PCIe交换机。
交换机114包括连接到处理器112的上行端口116,以及连接到存储设备阵列130的下行端口118。当控制设备110接收到来自用户的数据访问请求时,可以利用处理器112配置交换机114的上行端口116与下行端口118之间的链路,使得用户的数据访问请求能够到达存储设备阵列130中相应的存储设备单元131-138。应当理解,图1中示出的交换机的上行端口和下行端口的数量仅仅是示例性的,不旨在限制本申请的范围。
在图1中,数据存储***100还包括另一个控制设备120,其可以与控制设备110并行地服务于来自用户的数据访问请求。控制设备120也包括处理器122和交换机124,并且具有与控制设备110相似的功能和架构,在此不再赘述。
存储设备阵列130中的每个存储设备单元131-138都分别连接交换机114和124的下行端口,使得两个控制设备110和120都可以访问每个存储设备单元131-138中的数据。
为清楚起见,以下将控制设备110也称为第一控制设备110,将另一个控制设备120也称为第二控制设备120,将第一控制设备110的处理器112和交换机114分别称为第一处理器112和第一交换机114,将第二控制设备120的处理器122和交换机124分别称为第二处理器122和第二交换机124。第一控制设备120和第二控制设备150例如可以是存储处理器。
在图1所示的实施例中,当存储设备130中的某个存储单元发生错误时,会生成包含该错误的信息,例如是数据包。该信息应当经由控制设备110、120的交换机114、124被传输至处理器112、122,使得处理器112、122能够针对该错误做出相应的应对措施。因此,确保包含错误的信息能够到达处理器并确保控制设备的处理器做出符合预期的应对措施是极其必要的。
然而,存储设备单元131-138发生错误是一种小概率事件,而且错误的类型是不可控的。存储设备单元的制造商通常不提供在存储设备单元处人为***错误的方法,使得对数据存储***的错误应对机制的检测存在困难。
为此,发明人认识到,可以通过适当配置交换机中的上行端口与下行端口之间的链路关系,使得可以借助在交换机处***特定错误的信息来模拟存储设备单元的错误。在此,***的错误例如可以涉及PCIe和NVMe错误。通过查看对错误的处理,可以检验整个数据存储***的错误处理机制。
应当理解,在本公开中为了便于描述,而将交换机中与处理器连接的端口称为上行端口,将交换机中与存储设备连接的端口称为下行端口。表述“上行端口”和“下行端口”不旨在限定数据的传输方向。
图2示意性示出了根据本公开的实施例的数据存储***100的交换机114和124在正常工作时的连接示意图。以下主要以第一交换机114侧为例进行说明。第一交换机114的下行端口1181、1182或下行端口组1183、1184分别与存储设备阵列130中的存储设备单元131-138连接,从而使得下行端口与存储设备单元之间存在特定的对应关系。当用户的数据访问请求到达第一交换机114的上行端口1161、1162时,第一交换机114会根据用户要访问的数据所在的存储设备单元而建立上行端口与下行端口之间的链路。因此,第一交换机114的下行端口分别与第一交换机114的上行端口链接,以进行数据传递。应当理解,图2中示出的第一交换机112的上行端口和下行端口的数量仅仅是示例性的,不旨在限制本申请的范围。此外,下行端口组1183和1184可以包括一个或多个下行端口,在此不作限定。
图2中还示出了第二交换机124侧的示意图。在此,第二交换机124具有与第一交换机114相同的构造,其下行端口或下行端口组也分别与存储设备阵列130中的存储设备单元131-138连接。换言之,存储设备阵列130中的每个存储设备单元131-138都分别与第一交换机114的一个下行端口和第二交换机124的一个下行端口连接,使得第二控制设备120可以被视为第一控制设备110的一个对等节点。
当第一交换机114和第二交换机124处于图2所示的工作状态中时,如果例如存储设备单元134上发生错误,则包含该错误的信息(例如数据包)将经过第一交换机114的下行端口1181和上行端口1161所在的链路而被传输到第一处理器112。第一处理器112在接收到该信息后,会针对该错误做出相应的响应,例如重启存储设备单元134,并将该响应沿相同链路传输回存储设备单元134。
同时,发生在存储设备单元134上的错误也会以例如数据包的形式经由第二交换机124的下行端口1281和上行端口1262所在的链路而被传输到第二处理器122。第二处理器122在接收到该信息后,也会针对该错误做出相应的响应。
然而,如上所述,发生在存储设备单元134上的错误是低概率且不可控的。因此需要一种故障检测方法及***,其能够模拟发生在存储设备单元134上的错误,从而检测处理器对于该错误的响应是否符合预期。
图3示意性示出了根据本公开的实施例的数据存储***100的交换机114和124在进行检测时的连接示意图。如图3所示,第一交换机114的第一下行端口1181与第二交换机124的第二下行端口1281连接。这例如可以通过将存储设备阵列130处的存储设备单元134移除,并且将插槽接口中相应的输入输出线短接实现。
通过这种方式,使得第一交换机114可以通过第一下行端口1181和第二下行端口1281之间的连接而获取来自第二交换机124的信息。当在第二交换机124的第二下行端口1281处人为***表示存储设备单元的错误的信息时,该信息能够被传输至第一交换机114,进而传输到第一处理器112,以检测第一控制设备110对该错误的应当措施。
例如当在第二下行端口1281处***表示错误的信息后,第一控制设备110未做出任何响应,则可以确定该信息没有到达第一控制设备110的第一处理器112,从而确定从存储设备单元134到第一处理器112的通信路径上存在故障。
进一步地,在第一处理器112成功获取该信息并基于所获取的关于该错误的信息而执行解决错误的实际动作后,可以检测所执行的实际动作是否与对于该错误的预期动作是否匹配。如果不匹配,则也可以确定从存储设备单元134到第一处理器112的通信路径上存在故障。第一处理器112还可以基于该检测结果而发出存在故障的报警指示。
在某些实施例中,为了在第二交换机124中***错误之前,使得第一处理器112和第二处理器114仍能处于正常工作状态,将第一交换机114的下行端口/下行端口组配置为:第一交换机114的第三下行端口1182连接第二交换机124的第四下行端口1282(例如通过将存储设备阵列130处的存储设备单元135移除,并且将插槽接口中相应的输入输出线短接实现);第一交换机114的第一下行端口组1183将来自所连接的存储设备单元130A的信息经由第一交换机的第一上行端口1161发送至第一处理器112;第一交换机114的第二下行端口组1184将来自所连接的存储设备单元130B的信息经由第三下行端口1182和第四下行端口1282发送至第二处理器122;第二交换机124的第三下行端口组1283将来自所连接的存储设备单元130A的信息经由第二交换机124的第一上行端口1261发送至第二处理器122;并且第二交换机的第四下行端口组1284将来自所连接的存储设备单元130B的信息经由第二下行端口1281和第一下行端口1181而发送至第一处理器112。
在此,可以将存储设备阵列130中的存储设备单元131-138分成两种类型:
第一类型:存储设备单元与控制设备(第一控制设备110或第二控制设备120)的交换机的下行端口连接,同时与该控制设备的处理器通信,例如是图3中的存储设备单元130A;
第二类型:存储设备单元与控制设备(第一控制设备110或第二控制设备120)的交换机的下行端口连接,同时与另一个控制设备的处理器通信,例如是图3中的存储设备单元130B。
通过这种方式,使得第一控制设备110和第二控制设备120分别连接相同数目的存储设备单元131-138。因此,在***表示错误的信息之前,第一控制设备110和第二控制设备120都会默认数据存储***100仍处于正常工作状态,从而为接下来进行的检查建立了所需的工作环境。在这种情况下,当在第二交换机124的第二下行端口1281处***表示存储设备阵列的错误的信息时,可以模拟存储设备阵列从正常工作到发生故障的整个过程,增加了检测的可靠性。
在某些实施例中,第一交换机可以包括第一上行端口1161,被配置为连接第一下行端口组1183,和第二上行端口1162,被配置为经由第一下行端口1181和第二下行端口1281而连接第四下行端口组1284;而第二交换机包括第三上行端口1261,被配置为连接第三下行端口组1283,和第四上行端口1262,被配置为经由第三下行端口1282和第四下行端口1182而连接第二下行端口组1184。
通过这种方式,使得上述第一类型的存储设备单元130A和第二类型的存储设备单元130B分别通过单独的上行端口而与处理器进行通信,从而便于处理器确定表示存储设备阵列的错误的信息的来源。
在某些实施例中,第一下行端口组1183、第二下行端口组1184、第三下行端口组1283以及第四下行端口组1284的下行端口的数目被配置为是相同的。
通过这种方式,使得存储设备阵列130中属于第一类型的存储设备单元130A和属于第二类型的存储设备单元130B的数目相同。因此,存储设备单元被对称地分别与第一交换机114中的第一上行端口1161和第二上行端口1162连接,同时对称地分别与第二交换机124中的第三上行端口1261和第四上行端口1262连接,从而优化了存储设备单元的连接分配。
图4示出了根据本公开的实施例的用于检测数据存储***的方法400的流程图。该方法400可以在图1中的第一控制设备110和第二控制设备120中实现。
在框410,通过数据存储***的第一交换机的第一下行端口,从数据存储***的第二交换机处获取表示存储设备阵列的错误的信息,第一交换机和第二交换机均连接至存储设备阵列,第一下行端口连接到第二交换机的第二下行端口。
在框420,基于所获取的错误的信息,执行旨在解决该错误的实际动作。
在框430,判断所执行的实际动作是否与对于该错误的预期动作匹配。如果否,则在框440,发出未能处理该错误的报警提示。
本公开的实施例通过改变交换机的链路连接,借助于在交换机处***测试信号来模拟存储设备处可能潜在发生的错误,从而可以检测控制设备对该错误的应对措施是否符合预期。因此,提高了整个数据存储***的安全性和可靠性。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (9)
1.一种用于检测数据存储***的方法,包括:
通过所述数据存储***的第一交换机的第一下行端口,从所述数据存储***的第二交换机处获取表示存储设备阵列的错误的信息,所述第一交换机和所述第二交换机均连接至所述存储设备阵列,所述第一下行端口连接到所述第二交换机的第二下行端口;
基于所获取的错误的信息,执行旨在解决所述错误的实际动作;以及
响应于所执行的实际动作与对于所述错误的预期动作不匹配,发出未能处理所述错误的报警提示。
2.根据权利要求1所述的方法,其中
所获取的表示存储设备阵列的错误的信息在所述第二交换机的第二下行端口处被输入,并且通过所述第一下行端口被传输至所述第一交换机。
3.根据权利要求1所述的方法,其中
所述交换机是PCIe交换机。
4.一种电子设备,包括处理器和交换机,其中所述处理器被配置为适于执行根据权利要求1至3中任一项所述的方法。
5.一种数据存储***,包括:
第一交换机,包括第一下行端口;
第二交换机,包括第二下行端口,所述第二下行端口连接所述第一下行端口;
第一处理器,经由所述第一交换机的上行端口连接所述第一交换机;
第二处理器,经由所述第二交换机的上行端口连接所述第二交换机;
存储设备阵列,所述第一交换机和所述第二交换机均连接至所述存储设备阵列;
其中所述第一交换机被配置为:
通过所述第一下行端口,从所述第二交换机处获取表示所述存储设备阵列的错误的信息;
基于所获取的错误的信息,执行旨在解决所述错误的实际动作;以及
响应于所执行的实际动作与对于所述错误的预期动作不匹配,发出未能处理所述错误的报警提示。
6.根据权利要求5所述的数据存储***,其中所获取的表示所述存储设备阵列的错误的信息在所述第二交换机的所述第二下行端口处被输入,并且通过所述第一下行端口被传输至所述第一交换机。
7.根据权利要求5所述的数据存储***,其中
所述第一交换机的第一下行端口被配置为连接所述第二交换机的第二下行端口;
所述第一交换机的第三下行端口被配置为连接所述第二交换机的第四下行端口;
所述第一交换机的第一下行端口组被配置为将来自所连接的存储设备的信息经由所述第一交换机的上行端口发送至所述第一处理器;
所述第一交换机的第二下行端口组被配置为将来自所连接的存储设备的信息经由所述第三下行端口和所述第四下行端口发送至所述第二处理器;
所述第二交换机的第三下行端口组被配置为将来自所连接的存储设备的信息经由所述第二交换机的上行端口发送至所述第二处理器;
所述第二交换机的第四下行端口组被配置为将来自所连接的存储设备的信息经由所述第一下行端口和所述第二下行端口发送至所述第一处理器。
8.根据权利要求7所述的数据存储***,其中
所述第一交换机包括:
第一上行端口,被配置为连接所述第一下行端口组,和
第二上行端口,被配置为经由所述第一下行端口和所述第二下行端口而连接所述第四下行端口组;
所述第二交换机包括:
第三上行端口,被配置为连接所述第三下行端口组,和
第四上行端口,被配置为经由所述第三下行端口和所述第四下行端口而连接所述第二下行端口组。
9.根据权利要求7或8所述的数据存储***,其中所述第一下行端口组、所述第二下行端口组、所述第三下行端口组以及所述第四下行端口组中的下行端口的数目被配置为是相同的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811593165.9A CN111367838B (zh) | 2018-12-25 | 2018-12-25 | 用于检测数据存储***的方法、设备和数据存储*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811593165.9A CN111367838B (zh) | 2018-12-25 | 2018-12-25 | 用于检测数据存储***的方法、设备和数据存储*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111367838A CN111367838A (zh) | 2020-07-03 |
CN111367838B true CN111367838B (zh) | 2023-08-29 |
Family
ID=71208119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811593165.9A Active CN111367838B (zh) | 2018-12-25 | 2018-12-25 | 用于检测数据存储***的方法、设备和数据存储*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111367838B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11500717B2 (en) | 2020-07-23 | 2022-11-15 | EMC IP Holding Company LLC | Method for detecting data storage system, device and data storage system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7409586B1 (en) * | 2004-12-09 | 2008-08-05 | Symantec Operating Corporation | System and method for handling a storage resource error condition based on priority information |
CN102209000B (zh) * | 2011-07-05 | 2013-04-03 | 北京航空航天大学 | 一种带分层错误注入和错误分析的afdx网络终端***模拟器 |
CN105743731B (zh) * | 2014-12-11 | 2019-03-29 | 国际商业机器公司 | 用于存储***中的故障检测的方法和装置 |
US10284232B2 (en) * | 2015-10-28 | 2019-05-07 | Pure Storage, Inc. | Dynamic error processing in a storage device |
CN106059791B (zh) * | 2016-05-13 | 2020-04-14 | 华为技术有限公司 | 一种存储***中业务的链路切换方法和存储设备 |
-
2018
- 2018-12-25 CN CN201811593165.9A patent/CN111367838B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111367838A (zh) | 2020-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7502992B2 (en) | Method and apparatus for detecting presence of errors in data transmitted between components in a data storage system using an I2C protocol | |
US4692918A (en) | Reliable local data network arrangement | |
US7058844B2 (en) | System and method for rapid fault isolation in a storage area network | |
US9143416B2 (en) | Expander device | |
US11748218B2 (en) | Methods, electronic devices, storage systems, and computer program products for error detection | |
US8484396B2 (en) | Method and system for conditional interrupts | |
CN112527705B (zh) | 一种PCIe DMA数据通路的验证方法、装置及设备 | |
JPH0746322B2 (ja) | 障害装置特定システム | |
US20080313426A1 (en) | Information Processing Apparatus and Information Processing Method | |
US11157378B2 (en) | Method, device, data storage system, and computer product for error injection | |
CN111367838B (zh) | 用于检测数据存储***的方法、设备和数据存储*** | |
US7853824B2 (en) | Dual computer for system backup and being fault-tolerant | |
US7266730B2 (en) | Information system | |
US8108736B2 (en) | Multi-partition computer system, failure handling method and program therefor | |
US8522075B2 (en) | Storage system having storage devices for storing data and control devices for controlling the storage devices | |
US7168029B2 (en) | Method for testing a universal serial bus host controller | |
US6990609B2 (en) | System and method for isolating faults in a network | |
JP6134720B2 (ja) | 接続方法 | |
US11500717B2 (en) | Method for detecting data storage system, device and data storage system | |
US9898380B1 (en) | Automatic vehicle wiring and configuration verification | |
JP2012235335A (ja) | 装置間ケーブルの誤接続検出方法及び装置 | |
JP2004110801A (ja) | 再初期化したチャネル間接続の妥当性を検査するための技法 | |
CN113806273A (zh) | 快速周边组件互连数据传输控制*** | |
CN113711209A (zh) | 电子控制装置 | |
WO2024087676A1 (zh) | 端口故障诊断方法、通信设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |