CN111343801A - 一种电路板过孔的阻抗优化方法及电路板 - Google Patents

一种电路板过孔的阻抗优化方法及电路板 Download PDF

Info

Publication number
CN111343801A
CN111343801A CN202010244846.5A CN202010244846A CN111343801A CN 111343801 A CN111343801 A CN 111343801A CN 202010244846 A CN202010244846 A CN 202010244846A CN 111343801 A CN111343801 A CN 111343801A
Authority
CN
China
Prior art keywords
circuit board
impedance
routing
via hole
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010244846.5A
Other languages
English (en)
Other versions
CN111343801B (zh
Inventor
田民政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010244846.5A priority Critical patent/CN111343801B/zh
Publication of CN111343801A publication Critical patent/CN111343801A/zh
Priority to PCT/CN2021/071240 priority patent/WO2021196828A1/zh
Application granted granted Critical
Publication of CN111343801B publication Critical patent/CN111343801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种电路板过孔的阻抗优化方法，根据电路板设计需求设计电路板上的走线；根据走线的走线路径确定存在过孔设计的目标走线；将目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理，以使目标走线过孔处的阻抗满足于走线阻抗要求。可见，本申请通过改变走线过孔处的反焊盘形状来优化过孔处的阻抗连续性，从而在不增加工艺成本的情况下满足传输信号的完整性要求；而且，本申请改变的是走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘形状，在优化过孔处阻抗的同时不会影响走线的阻抗。本发明还公开了一种电路板，与上述阻抗优化方法具有相同的有益效果。

Description

一种电路板过孔的阻抗优化方法及电路板
技术领域
本发明涉及电路板设计领域，特别是涉及一种电路板过孔的阻抗优化方法及电路板。
背景技术
根据传输线理论，阻抗不连续的点会影响传输信号的完整性。而在电路板走线设计中，走线过孔处存在残桩，导致过孔处的阻抗呈现容性，即过孔处的阻抗较低，从而导致过孔处的阻抗不连续，制约着传输信号的完整性，尤其对于信号传输速率较高的走线，过孔阻抗的连续性影响更为突出。现有技术中，通常采用背钻或深微孔工艺去除过孔残桩，优化过孔处的阻抗。但是，背钻工艺不能完全去除过孔残桩，仍存留约12mil以内的残桩，影响传输信号的完整性；深微孔工艺虽然可以完全去除过孔残桩，但工艺成本较高。
因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种电路板过孔的阻抗优化方法及电路板，通过改变走线过孔处的反焊盘形状来优化过孔处的阻抗连续性，从而在不增加工艺成本的情况下满足传输信号的完整性要求；而且，本申请改变的是走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘形状，在优化过孔处阻抗的同时不会影响走线的阻抗。
为解决上述技术问题，本发明提供了一种电路板过孔的阻抗优化方法，包括：
根据电路板设计需求设计所述电路板上的走线；
根据所述走线的走线路径确定存在过孔设计的目标走线；
将所述目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理，以使所述目标走线过孔处的阻抗满足于走线阻抗要求。
优选地，所述目标走线为差分信号线；所述目标走线过孔处的原反焊盘形状为椭圆形；
相应的，所述将所述目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理的过程，包括：
在所述GND层上过孔处的原反焊盘结构上增加由M形结构、倒梯形结构及矩形结构依次拼接而成的结构。
优选地，所述由M形结构、倒梯形结构及矩形结构依次拼接而成的结构关于所述原反焊盘结构的中轴线对称。
优选地，所述差分信号线包括第一信号线和第二信号线，所述M形结构的轮廓包括内V形轮廓和由撇形轮廓和捺形轮廓构成的外八形轮廓；其中：
所述撇形轮廓与以所述第一信号线在所述GND层上的过孔中心为圆心、以半径大于过孔反焊盘最低要求半径值的圆重合；所述捺形轮廓与以所述第二信号线在所述GND层上的过孔中心为圆心、以半径大于过孔反焊盘最低要求半径值的圆重合。
优选地，所述撇形轮廓/捺形轮廓的两端直线距离接近于3倍的走线宽度设置。
优选地，所述目标走线与其对应的过孔以45度角相交。
为解决上述技术问题，本发明还提供了一种电路板，所述电路板采用上述任一种电路板过孔的阻抗优化方法进行电路板过孔设计。
优选地，所述电路板上设有贯穿所述电路板的GND过孔。
本发明提供了一种电路板过孔的阻抗优化方法，根据电路板设计需求设计电路板上的走线；根据走线的走线路径确定存在过孔设计的目标走线；将目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理，以使目标走线过孔处的阻抗满足于走线阻抗要求。可见，本申请通过改变走线过孔处的反焊盘形状来优化过孔处的阻抗连续性，从而在不增加工艺成本的情况下满足传输信号的完整性要求；而且，本申请改变的是走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘形状，在优化过孔处阻抗的同时不会影响走线的阻抗。
本发明还提供了一种电路板，与上述阻抗优化方法具有相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电路板过孔的阻抗优化方法的结构示意图；
图2为本发明实施例提供的一种过孔处的阻抗曲线图；
图3为本发明实施例提供的一种过孔3D模型图；
图4为本发明实施例提供的一种过孔3D模型剖面图；
图5为本发明实施例提供的一种过孔优化前的过孔模型顶视图；
图6为本发明实施例提供的一种过孔优化后的过孔模型顶视图；
图7为本发明实施例提供的一种反焊盘形状的增加结构图；
图8为本发明实施例提供的一种带状线横截面电场的分布云图；
图9为本发明实施例提供的一种随参考面宽度变化的带状线阻抗曲线图；
图10为本发明实施例提供的一种过孔3D模型侧视图；
图11为本发明实施例提供的一种过孔优化前的过孔模型顶视尺寸图；
图12为本发明实施例提供的一种过孔优化前d_void从30mil到55mil变化时的阻抗曲线图；
图13为本发明实施例提供的一种过孔优化前d_void从30mil到55mil变化时差分信号的回损曲线图；
图14为本发明实施例提供的一种过孔优化后d_void从30mil到55mil变化时的阻抗曲线图；
图15为本发明实施例提供的一种过孔优化后d_void从30mil到55mil变化时差分信号的回损曲线图。
具体实施方式
本发明的核心是提供一种电路板过孔的阻抗优化方法及电路板，通过改变走线过孔处的反焊盘形状来优化过孔处的阻抗连续性，从而在不增加工艺成本的情况下满足传输信号的完整性要求；而且，本申请改变的是走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘形状，在优化过孔处阻抗的同时不会影响走线的阻抗。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明实施例提供的一种电路板过孔的阻抗优化方法的结构示意图。
该电路板过孔的阻抗优化方法包括：
步骤S1：根据电路板设计需求设计电路板上的走线。
具体地，电路板上根据应用功能需求设有多个元器件，元器件之间通过铺设于电路板上的走线连接。需要说明的是，元器件的走线设计有如下情况：1)走线从元器件出发，遇到其它过孔阻挡时，走线需绕开，若走线绕不开，可以以过孔为中心、焊盘大小为基准在走线上挖个空洞，以将走线与过孔隔开；2)走线从元器件出发，遇到其它元器件时需绕开或打过孔换层走线；3)走线从元器件出发，遇到其它走线时需打过孔换层走线。
步骤S2：根据走线的走线路径确定存在过孔设计的目标走线。
具体地，考虑到在电路板走线设计中，走线过孔处存在残桩，导致过孔处的阻抗呈现容性，即过孔处的阻抗较低，从而导致过孔处的阻抗不连续，制约着传输信号的完整性，所以本申请需优化过孔处的阻抗连续性，以满足传输信号的完整性要求。
基于此，本申请需先根据电路板上的走线的走线路径，从电路板上的走线中确定出存在过孔设计的走线(称为目标走线)，以为后续优化过孔处的阻抗连续性。
步骤S3：将目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理，以使目标走线过孔处的阻抗满足于走线阻抗要求。
具体地，为了优化过孔处的阻抗连续性，本申请采用的技术手段是：增加目标走线过孔处的反焊盘尺寸，可提高过孔处的阻抗，使其接近满足走线阻抗要求的目标阻抗。
此外，请参照图2，图2为本发明实施例提供的一种过孔处的阻抗曲线图。图2中，A区域和C区域反应的是铺设在反焊盘区域的引线的阻抗，由于此部分走线没有了参考层，走线阻抗会升高；B区域反应的是过孔部分的阻抗，由于过孔部分有残桩的存在，过孔部分的阻抗较低。基于此，考虑到若增加铺设有走线的反焊盘区域的尺寸，虽然可提高过孔处(B区域)的阻抗，使其接近满足走线阻抗要求的目标阻抗，但同时也会提高引线区域(A区域、C区域)的阻抗，使其远离满足走线阻抗要求的目标阻抗，所以本申请将目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理，以在优化过孔处阻抗的同时不会影响引线区域的阻抗。
本发明提供了一种电路板过孔的阻抗优化方法，根据电路板设计需求设计电路板上的走线；根据走线的走线路径确定存在过孔设计的目标走线；将目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理，以使目标走线过孔处的阻抗满足于走线阻抗要求。可见，本申请通过改变走线过孔处的反焊盘形状来优化过孔处的阻抗连续性，从而在不增加工艺成本的情况下满足传输信号的完整性要求；而且，本申请改变的是走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘形状，在优化过孔处阻抗的同时不会影响走线的阻抗。
在上述实施例的基础上：
作为一种可选的实施例，目标走线为差分信号线；目标走线过孔处的原反焊盘形状为椭圆形；
相应的，将目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理的过程，包括：
在GND层上过孔处的原反焊盘结构上增加由M形结构、倒梯形结构及矩形结构依次拼接而成的结构。
具体地，当目标走线为差分信号线时，差分信号线在过孔优化之前过孔处的原反焊盘形状为椭圆形，如图3和图4所示，中间两个过孔是差分信号线的过孔，差分信号线的过孔处的反焊盘形状为椭圆形(顶视图如图5所示)，input(输入)和output(输出)指的是传输信号的流向，stub1和stub2分别指的是上下残桩的长度。
在椭圆形的原反焊盘结构的基础上，本申请增加由M形结构、倒梯形结构及矩形结构依次拼接而成的反焊盘结构，如图6和图7所示的D图形，从而增大反焊盘的尺寸。
作为一种可选的实施例，由M形结构、倒梯形结构及矩形结构依次拼接而成的结构关于原反焊盘结构的中轴线对称。
具体地，如图6所示，本申请增加的反焊盘结构关于原反焊盘结构的中轴线对称，从而较好地优化过孔处的阻抗连续性。
作为一种可选的实施例，差分信号线包括第一信号线和第二信号线，M形结构的轮廓包括内V形轮廓和由撇形轮廓和捺形轮廓构成的外八形轮廓；其中：
撇形轮廓与以第一信号线在GND层上的过孔中心为圆心、以半径大于过孔反焊盘最低要求半径值的圆重合；捺形轮廓与以第二信号线在GND层上的过孔中心为圆心、以半径大于过孔反焊盘最低要求半径值的圆重合。
具体地，差分信号线是指有两根信号线进行信号传输，这两根信号线上的传输信号振幅相同、相位相反，差分信号是两根信号线的电压差，即差分信号线包括第一信号线和第二信号线。
本申请增加的反焊盘结构中的M形结构的轮廓包括内V形轮廓和外八形轮廓，外八形结构又分成撇形轮廓和捺形轮廓。更具体地，撇形轮廓与以第一信号线在GND层上的过孔中心为圆心、以半径大于过孔反焊盘最低要求半径值的圆重合；同样地，捺形轮廓与以第二信号线在GND层上的过孔中心为圆心、以半径大于过孔反焊盘最低要求半径值的圆重合。比如，一般的工艺要求差分信号线过孔的反焊盘直径(即在GND层避让信号孔的尺寸)至少为30mil，如图6所示，捺形轮廓与以第二信号线在GND层上的过孔中心为圆心、以直径d＝30mil的圆重合。
作为一种可选的实施例，撇形轮廓/捺形轮廓的两端直线距离接近于3倍的走线宽度设置。
具体地，如图7所示，撇形轮廓/捺形轮廓的两端直线距离为W1，针对参考面宽度W1的选取，虽然理想情况下参考面在一定宽度范围内，参考面越宽，传输线阻抗越接近目标阻抗，但参考面超过此宽度范围反而又使传输线阻抗远离目标阻抗，进一步分析如下：
利用三维场分析工具HFSS(High Frequency Structure Simulator，高频结构仿真)解析带状线横截面电场的分布情况，得到如图8所示的带状线横截面电场的分布云图。从分析结果可知，电场(0～20dB)主要集中在3W宽度范围内(W指带状线的宽度)，所以可以推知，当参考面接近3W时，走线阻抗可以认为接近目标阻抗。同样地，利用HFSS进行阻抗仿真以验证以上推论，如对目标阻抗为42.5ohm的带状线进行解析，扫描其阻抗曲线随着参考面宽度变化的结果如图9所示，可见，当参考面接近3W时，走线阻抗值已经能比较平稳的收敛在42.5ohm附近。
基于此，撇形轮廓/捺形轮廓的两端直线距离W1接近于3倍的走线宽度设置，可取W1＝3*目标走线的宽度W。
作为一种可选的实施例，目标走线与其对应的过孔以45度角相交。
具体地，本申请的目标走线与其对应的过孔以45度角相交，如图6所示，能够使走线上的传输信号较快耦合。
此外，本申请的电路板上还设有贯穿电路板的GND过孔，如图3所示，便于线路就近回流。
结合上述技术方案，以图10和图11的电路板为例，详细描述本发明的基本实施方案：
如图11，差分信号线过孔处的原反焊盘形状为椭圆形，L1和L2决定了椭圆形反焊盘的尺寸。如图10，经过背钻，信号孔上下各有12mil长的残桩(背钻可保证残桩长度不超过12mil)。过孔钻孔直径为d_hole＝12mil，差分信号线的线宽为w＝4.4mil，间距s＝7mil，阻抗为Z0≈85ohm，中间两信号孔的中心距为pitch＝40mil。
已知过孔有残桩时呈现容性，本申请通过增大过孔处的反焊盘尺寸来优化过孔阻抗。请参照图12和图13，图12为本发明实施例提供的一种过孔优化前d_void从30mil到55mil变化时的阻抗曲线图，图13为本发明实施例提供的一种过孔优化前d_void从30mil到55mil变化时差分信号的回损曲线图。在L4、L6、L9、L11四层各增加如图7所示的“D”图形，其中W1＝3*W＝13.2mil，重新对d_void从30mil到55mil进行扫描，结果如图14和图15所示。
对比阻抗曲线，图12中最优的阻抗范围为80～93ohm(d_void＝42mil)，而图14中最优的阻抗范围为80～90ohm(d_void＝55mil)，阻抗优化明显，且明显可以看到增加“D”区域后，引线区域的阻抗没有明显增加。再对比回损曲线，图15中回损曲线普遍优于图13中的回损曲线。
通常情况下，高速过孔的回损曲线最好满足在1.5倍基频时小于-20dB，如25G bps高速信号的基频为12.5GHz，则1.5倍基频为18.75GHz，图15中d_void＝55mil时能够满足在18.75GHz时小于-20dB。
本申请还提供了一种电路板，电路板采用上述任一种电路板过孔的阻抗优化方法进行电路板过孔设计。
作为一种可选的实施例，电路板上设有贯穿电路板的GND过孔。
本申请提供的电路板的介绍请参考上述阻抗优化方法的实施例，本申请在此不再赘述。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种电路板过孔的阻抗优化方法，其特征在于，包括：
根据电路板设计需求设计所述电路板上的走线；
根据所述走线的走线路径确定存在过孔设计的目标走线；
将所述目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理，以使所述目标走线过孔处的阻抗满足于走线阻抗要求。
2.如权利要求1所述的电路板过孔的阻抗优化方法，其特征在于，所述目标走线为差分信号线；所述目标走线过孔处的原反焊盘形状为椭圆形；
相应的，所述将所述目标走线的输入信号层和输出信号层各自相邻的GND层上过孔处的反焊盘进行尺寸增大处理的过程，包括：
在所述GND层上过孔处的原反焊盘结构上增加由M形结构、倒梯形结构及矩形结构依次拼接而成的结构。
3.如权利要求2所述的电路板过孔的阻抗优化方法，其特征在于，所述由M形结构、倒梯形结构及矩形结构依次拼接而成的结构关于所述原反焊盘结构的中轴线对称。
4.如权利要求3所述的电路板过孔的阻抗优化方法，其特征在于，所述差分信号线包括第一信号线和第二信号线，所述M形结构的轮廓包括内V形轮廓和由撇形轮廓和捺形轮廓构成的外八形轮廓；其中：
所述撇形轮廓与以所述第一信号线在所述GND层上的过孔中心为圆心、以半径大于过孔反焊盘最低要求半径值的圆重合；所述捺形轮廓与以所述第二信号线在所述GND层上的过孔中心为圆心、以半径大于过孔反焊盘最低要求半径值的圆重合。
5.如权利要求4所述的电路板过孔的阻抗优化方法，其特征在于，所述撇形轮廓/捺形轮廓的两端直线距离接近于3倍的走线宽度设置。
6.如权利要求1所述的电路板过孔的阻抗优化方法，其特征在于，所述目标走线与其对应的过孔以45度角相交。
7.一种电路板，其特征在于，所述电路板采用如权利要求1-6任一项所述的电路板过孔的阻抗优化方法进行电路板过孔设计。
8.如权利要求7所述的电路板，其特征在于，所述电路板上设有贯穿所述电路板的GND过孔。
CN202010244846.5A 2020-03-31 2020-03-31 一种电路板过孔的阻抗优化方法及电路板 Active CN111343801B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010244846.5A CN111343801B (zh) 2020-03-31 2020-03-31 一种电路板过孔的阻抗优化方法及电路板
PCT/CN2021/071240 WO2021196828A1 (zh) 2020-03-31 2021-01-12 一种电路板过孔的阻抗优化方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010244846.5A CN111343801B (zh) 2020-03-31 2020-03-31 一种电路板过孔的阻抗优化方法及电路板

Publications (2)

Publication Number Publication Date
CN111343801A true CN111343801A (zh) 2020-06-26
CN111343801B CN111343801B (zh) 2021-10-22

Family

ID=71187645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010244846.5A Active CN111343801B (zh) 2020-03-31 2020-03-31 一种电路板过孔的阻抗优化方法及电路板

Country Status (2)

Country Link
CN (1) CN111343801B (zh)
WO (1) WO2021196828A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112888155A (zh) * 2021-01-14 2021-06-01 合肥移瑞通信技术有限公司 电路板，电路板过孔优化方法，电子设备及存储介质
WO2021196828A1 (zh) * 2020-03-31 2021-10-07 苏州浪潮智能科技有限公司 一种电路板过孔的阻抗优化方法及电路板
CN113709962A (zh) * 2021-07-14 2021-11-26 浪潮商用机器有限公司 一种差分信号传输多层pcb板结构
CN114423184A (zh) * 2021-12-29 2022-04-29 浪潮(山东)计算机科技有限公司 一种异形反焊盘制作方法、装置、电子设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114143961B (zh) * 2021-11-29 2023-07-21 中汽创智科技有限公司 一种电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0415345D0 (en) * 2003-07-17 2004-08-11 Hewlett Packard Development Co Alternating voided areas of anti-pads
CN1972556A (zh) * 2005-10-20 2007-05-30 圣米纳-Sci公司 过孔短截线的端接结构及其制造方法
JP2008205099A (ja) * 2007-02-19 2008-09-04 Nec Corp 多層配線基板
CN104838733A (zh) * 2012-12-28 2015-08-12 富加宜（亚洲）私人有限公司 用于改进连接器覆盖区性能的几何构型
CN109379835A (zh) * 2018-10-16 2019-02-22 郑州云海信息技术有限公司 一种pcb板高速信号过孔设计方法、过孔结构和一种pcb板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107729280A (zh) * 2017-11-15 2018-02-23 无锡军安电子科技有限公司 一种高速差分信号端口阻抗与传输线阻抗一致性控制方法
CN108770239A (zh) * 2018-08-09 2018-11-06 郑州云海信息技术有限公司 一种pcb过孔反焊盘设置方法
CN111343801B (zh) * 2020-03-31 2021-10-22 苏州浪潮智能科技有限公司 一种电路板过孔的阻抗优化方法及电路板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0415345D0 (en) * 2003-07-17 2004-08-11 Hewlett Packard Development Co Alternating voided areas of anti-pads
CN1972556A (zh) * 2005-10-20 2007-05-30 圣米纳-Sci公司 过孔短截线的端接结构及其制造方法
JP2008205099A (ja) * 2007-02-19 2008-09-04 Nec Corp 多層配線基板
CN104838733A (zh) * 2012-12-28 2015-08-12 富加宜（亚洲）私人有限公司 用于改进连接器覆盖区性能的几何构型
CN109379835A (zh) * 2018-10-16 2019-02-22 郑州云海信息技术有限公司 一种pcb板高速信号过孔设计方法、过孔结构和一种pcb板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
罗会容: "反焊盘设计及其对差分过孔高频特性影响分析", 《江汉大学学报》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021196828A1 (zh) * 2020-03-31 2021-10-07 苏州浪潮智能科技有限公司 一种电路板过孔的阻抗优化方法及电路板
CN112888155A (zh) * 2021-01-14 2021-06-01 合肥移瑞通信技术有限公司 电路板，电路板过孔优化方法，电子设备及存储介质
CN112888155B (zh) * 2021-01-14 2022-04-01 合肥移瑞通信技术有限公司 电路板，电路板过孔优化方法，电子设备及存储介质
CN113709962A (zh) * 2021-07-14 2021-11-26 浪潮商用机器有限公司 一种差分信号传输多层pcb板结构
CN113709962B (zh) * 2021-07-14 2023-05-02 浪潮商用机器有限公司 一种差分信号传输多层pcb板结构
CN114423184A (zh) * 2021-12-29 2022-04-29 浪潮(山东)计算机科技有限公司 一种异形反焊盘制作方法、装置、电子设备及存储介质
CN114423184B (zh) * 2021-12-29 2024-05-10 浪潮(山东)计算机科技有限公司 一种异形反焊盘制作方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
WO2021196828A1 (zh) 2021-10-07
CN111343801B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN111343801B (zh) 一种电路板过孔的阻抗优化方法及电路板
US8013685B2 (en) Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate
US8516695B2 (en) Method for forming a circuit board via structure for high speed signaling
US7249337B2 (en) Method for optimizing high frequency performance of via structures
US6624729B2 (en) Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
KR100731544B1 (ko) 다층배선 코플래너 웨이브가이드
KR100283508B1 (ko) 양방향 임피던스가 제어된 비고형 기준면
US8476537B2 (en) Multi-layer substrate
US20080047744A1 (en) Multi-layer wiring board
JP2006245291A (ja) 伝送線路及び配線形成方法
US20150014044A1 (en) High speed via
CN113163624B (zh) 一种关于差分过孔的反焊盘设计方法、印制电路板
US10129974B2 (en) Multi-layer circuit structure
EP1568099B1 (en) A circuit that taps a differential signal
JP2006526883A (ja) バイア構造の高周波性能を最適化する方法
CN215499727U (zh) 一种电路板
CN113709962B (zh) 一种差分信号传输多层pcb板结构
CN114364142B (zh) 一种增大表层阻抗的pcb设计方法、装置、pcb板
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
CN107222970B (zh) 多层线路结构
CN221381273U (zh) 电路板及电子设备
TWM553914U (zh) 用於高速傳輸之印刷電路板
JPH0613181U (ja) 高速信号伝送用回路基板
CN108990258B (zh) 一种pcb板及一种电子设备
CN220653612U (zh) 一种电路板及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant