CN111342818A - 滤波器及其操作方法 - Google Patents

滤波器及其操作方法 Download PDF

Info

Publication number
CN111342818A
CN111342818A CN201811557626.7A CN201811557626A CN111342818A CN 111342818 A CN111342818 A CN 111342818A CN 201811557626 A CN201811557626 A CN 201811557626A CN 111342818 A CN111342818 A CN 111342818A
Authority
CN
China
Prior art keywords
voltage
transistor
circuit
filter
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811557626.7A
Other languages
English (en)
Other versions
CN111342818B (zh
Inventor
黄朝忠
郭国仁
詹义贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UPI Semiconductor Corp
Original Assignee
UPI Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UPI Semiconductor Corp filed Critical UPI Semiconductor Corp
Priority to CN201811557626.7A priority Critical patent/CN111342818B/zh
Priority to US16/591,642 priority patent/US10715114B1/en
Publication of CN111342818A publication Critical patent/CN111342818A/zh
Application granted granted Critical
Publication of CN111342818B publication Critical patent/CN111342818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/54—Modifications of networks to reduce influence of variations of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H03H11/1282—Modifications to reduce influence of variations of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明提出一种滤波器及其操作方法。滤波器包括逻辑电路、电源电路以及滤波电路。逻辑电路提供切换控制信号。电源电路耦接逻辑电路。滤波电路耦接电源电路以及逻辑电路。滤波电路包括放大器、第一电容以及第一晶体管。放大器的输出端耦接逻辑电路，并提供输出信号。第一电容耦接于放大器的输入端以及输出端之间。第一晶体管并联第一电容。第一晶体管的控制端耦接电源电路。逻辑电路根据输出信号提供切换控制信号至电源电路。电源电路根据切换控制信号提供控制电压至第一晶体管。因此，本发明的滤波器及其操作方法可提供精确的滤波信号输出功能。

Description

滤波器及其操作方法
技术领域
本发明涉及一种电路单元，尤其涉及一种滤波器及其操作方法。
背景技术
在现有滤波器的电路架构中，通常会利用晶体管的特定工作特性作为虚拟电阻(pseudo-resistor)应用在滤波器的电路架构当中。然而，由于晶体管的临界电压(Threshold voltage,Vth)会随着温度或制程变化，而造成流经晶体管的电流也对应地改变，因此导致晶体管的等效电阻值容易随着温度变化而产生很大的偏移量。有鉴于此，如何减少制程及温度所造成虚拟电阻的等效电阻值变异，以提高输出的精确度，为业界致力解决的问题。
发明内容
本发明提供一种滤波器及其操作方法，可有效减少虚拟电阻(pseudo-resistor)因制程及温度所造成的变异，以提供精确的滤波信号输出功能。
本发明的滤波器包括逻辑电路、电源电路以及滤波电路。逻辑电路提供切换控制信号。电源电路耦接逻辑电路。滤波电路耦接电源电路以及逻辑电路。滤波电路包括放大器、第一电容以及第一晶体管。放大器具有输入端及输出端。输出端耦接逻辑电路，并提供输出信号。第一电容耦接于放大器的输入端以及输出端之间。第一晶体管并联第一电容。第一晶体管的控制端耦接电源电路。逻辑电路根据输出信号提供切换控制信号至电源电路。电源电路根据切换控制信号提供的控制电压至第一晶体管。
在本发明的一实施例中，当控制电压为具温度补偿的第一电压时，第一晶体管操作于截止区。当控制电压为固定的第二电压时，第一晶体管操作于饱和区。
在本发明的一实施例中，上述的电源电路包括电压源、固定电流源、第二晶体管以及切换单元。电压源提供第二电压。第二晶体管与第一晶体管匹配，并耦接固定电流源以产生第一电压。切换单元耦接逻辑电路，并根据切换控制信号切换控制电压为第一电压或第二电压。
在本发明的一实施例中，上述的逻辑电路包括比较单元。比较单元耦接放大器的第一输出端，并判断输出信号是否高于第一预设值或低于第二预设值，以输出比较信号。
在本发明的一实施例中，上述的逻辑电路还包括延迟电路。延迟电路耦接比较单元以及电源电路，并将比较信号延迟预设时间。
在本发明的一实施例中，上述的滤波电路还包括第二电容以及第三晶体管。第二电容耦接放大器的另一输入端以及另一输出端之间。第三晶体管并联第二电容，且第三晶体管的控制端耦接电源电路。电源电路根据切换控制信号提供控制电压至第三晶体管。
在本发明的一实施例中，输入信号包括多个子输入信号，并且根据外部切换控制信号切换所述多个子输入信号。逻辑电路根据外部切换控制信号及输出信号产生切换控制信号。
本发明的操作方法适用于滤波器。滤波器包括放大器及第一晶体管。第一晶体管耦接于放大器的输出端与输入端之间。所述操作方法包括以下步骤：提供切换控制信号至第一晶体管的控制端；以及根据放大器的输出端的输出信号切换控制电压为第一电压或第二电压。
在本发明的一实施例中，当控制电压为具温度补偿的第一电压时，第一晶体管操作于截止区。当控制电压为固定的第二电压时，第一晶体管操作于饱和区。
在本发明的一实施例中，上述的操作方法还包括根据与所述第一晶体管匹配的第二晶体管以及固定电流源产生所述第一电压。
基于上述，本发明的滤波器及其操作方法可通过提供具有温度补偿的控制电压至滤波电路中作为虚拟电阻的晶体管，以使滤波电路可稳定地运作。并且，当滤波电路发生饱和输出时，可对应地操作晶体管导通，以有效地重置滤波器。因此，本发明的滤波器及其操作方法可提供稳定且精确的滤波信号输出功能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的滤波器的电路示意图；
图2是依照本发明的图1实施例的信号波形图；
图3是依照本发明的一实施例应用于差动输入滤波器的电路示意图；
图4是依照本发明的另一实施例的滤波器的电路示意图；
图5是依照本发明的图4实施例的信号波形图；
图6A至图6C是依照本发明的滤波电路的另多种实施方式的电路示意图；
图7是依照本发明的一实施例的滤波器的操作方法的流程图。
附图标记说明
100、300、400：滤波器；
110、310、410：电源电路；
120、320、420、610、620、630：滤波电路；
121、321、421、611、621、631：放大器；
122、322、324、326、327、422、612、622、625、632、634：电容；
123、312、323、325、423、613、623、633：晶体管；
130、330、430：逻辑电路；
311：固定电流源；
312：晶体管；
313：切换单元；
331、333：比较单元；
331_1、331_2、333_1、333_2：比较器；
335：延迟电路；
335_1、432：或闸；
335_2：延迟单元；
431：子逻辑电路；
Sw、Sw1、Sw2、Sw3：切换控制信号；
Sc：比较信号；
Vg：控制电压；
Vin、Vin’、Vin1、Vin2：输入信号；
Vout、Vout1、Vout2：输出信号；
V1：第一电压；
V2：第二电压；
t0、t1、t2：时间点；
VS：电压源；
VCM、VA、VB：共模电压；
Vhi、Vlo：参考电压；
S710、S720：步骤。
具体实施方式
为了使本发明的内容可以被更容易明了，以下特举实施例作为本发明确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤，代表相同或类似部件。
图1是依照本发明的一实施例的滤波器的电路示意图。参考图1，滤波器100包括电源电路110、滤波电路120以及逻辑电路130。滤波电路120包括放大器121、电容122以及晶体管123。放大器121的输出端耦接逻辑电路130。晶体管123的第一端耦接放大器121的输出端，并且晶体管123的第二端耦接放大器121的输入端。电容122的第一端耦接放大器121的输出端，并且电容122的第二端耦接放大器121的输入端。电容122与晶体管123并联，并且晶体管123的控制端耦接电源电路110。在本实施例中，当晶体管123操作于截止区(cut-offregion)时，晶体管123等效为电阻，以使滤波电路120对输入信号Vin稳定地进行滤波。然而，当晶体管123操作于饱和区(saturation region)时，晶体管123导通，以使电容122放电，并且滤波电路120被重置。
具体而言，滤波电路120经由放大器121的输入端接收输入信号Vin，并且经由放大器121的输出端输出经滤波后的输出信号Vout。逻辑电路130根据输出信号Vout来提供切换控制信号Sw至电源电路110，以使电源电路110根据切换控制信号Sw来输出控制电压Vg至晶体管123的控制端。在本实施例中，逻辑电路130用以判断输出信号Vout是否发生饱和输出的情况。当滤波电路120正常工作时，电源电路110通过提供具有温度补偿的控制电压Vg来使晶体管123操作于截止区，以使晶体管123等效为电阻。当输入信号Vin电压过大使电容122饱和，导致滤波电路120无法正常进行滤波时，电源电路110通过改变控制电压Vg来使晶体管123操作于饱和区而导通，以使电容122放电而重置滤波电路120。此外，晶体管123可为N型晶体管或P型晶体管，本发明并不限制晶体管123的类型。在一实施例中，晶体管123可例如是N型金氧半导体(n-type Metal Oxide Semiconductor,NMOS)晶体管或P型金氧半导体(p-type Metal Oxide Semiconductor,PMOS)晶体管。
图2是依照本发明的图1实施例的信号波形图。同时参考图1以及图2，在本实施例中，输入信号Vin可为一种弦波信号，并且可例如是心电图(Electrocardiogram,ECG)信号，但本发明并不限于此。如图2所示，在时间点t0之前，滤波电路120正常进行滤波，并且切换控制信号Sw提供的逻辑值为“0”。电源电路110响应于切换控制信号Sw而将控制电压Vg维持在具有温度补偿的第一电压V1，以使晶体管123稳定地操作于截止区，而等效为电阻。
接着，在时间点t0，当滤波电路120接收到输入信号Vin的突波时，滤波电路120对应地输出电压较高的输出信号Vout，而发生饱和输出的情况。对此，逻辑电路130根据输出信号Vout的电压变化即时地转换切换控制信号Sw的逻辑值为“1”。电源电路110响应于切换控制信号Sw而将控制电压Vg转换为第二电压V2，以使晶体管123工作于饱和区。此时，晶体管123操作于导通状态，以使电容122放电而重置滤波电路120。也就是说，在时间点t0至时间点t1之间，晶体管123保持在导通状态，以将电容122完全放电。在本实施例中，晶体管123为N型晶体管，第二电压V2的电压值高于第一电压V1。若晶体管123采用P型晶体管，则第一电压V1的电压值高于第二电压V2。
在时间点t1之后，滤波电路120接收到输入信号Vin重新为正常的弦波信号，以使逻辑电路130对应地转换切换控制信号Sw的逻辑值为“0”。并且，电源电路110响应于切换控制信号Sw而将控制电压Vg转换为第一电压V1，以使晶体管123重新操作于截止区。由于电容122被完全放电，输出信号Vout可重新地由对应的电压位准开始产生。因此，本实施例的滤波器100可有效地避免放大器121因饱和输出而导致在时间点t1之后的输出信号Vout误差。然而，本发明的各信号的逻辑值不限于本实施例，并且其各信号的逻辑值可依据不同的逻辑电路设计来决定。
图3是依照本发明的一实施例应用于差动输入滤波器的电路示意图。参考图3，滤波器300包括电源电路310、滤波电路320以及逻辑电路330。电源电路310包括电压源VS、固定电流源311、晶体管312以及切换单元313。电压源VS耦接固定电流源311的一端，并且电流源311的另一端耦接晶体管312的第一端，以产生第一电压V1。晶体管312的第二端耦接共模电压VCM，并且晶体管312的控制端耦接晶体管312的第一端。切换单元313的一端耦接电压源VS，并且另一端耦接晶体管312的第一端。切换单元313可例如是多工器(multiplexer)，但本发明并不限于此。切换单元313接收切换控制信号Sw，并且根据切换控制信号Sw的逻辑值来决定输出的控制电压Vg为第一电压V1或第二电压V2。
滤波电路320包括放大器321、电容322、324以及晶体管323、325。晶体管323、325的第一端分别耦接放大器321的反相输出端以及正相输出端，并且晶体管323、325的第二端分别耦接放大器321的正相输入端以及反相输入端。放大器321的反相输出端以及正相输出端耦接逻辑电路330。电容322、324的第一端分别耦接放大器321的反相输出端以及正相输出端，并且电容322、324的第二端分别耦接放大器321的正相输入端以及反相输入端。晶体管323并联电容322，并且晶体管325并联电容324。晶体管323、325的控制端分别耦接电源电路310，以接收控制电压Vg。在本实施例中，放大器321的正相输入端经由电容326接收输入信号Vin1，并且放大器321的反相输入端经由电容327接收输入信号Vin2。输入信号Vin1与输入信号Vin2为差动信号。放大器321根据输入信号Vin1、Vin2来经由反相输出端以及正相输出端提供输出信号Vout1、Vout2。
值得注意的是，晶体管323、325为完全相同的晶体管，并且晶体管312与晶体管323、325匹配。晶体管323、325的第二端分别具有共模电压VA、VB，并且共模电压VA、VB、VCM为相同电压值。换言之，晶体管312、323、325在相同温度下会产生相同的临界电压(Threshold voltage,Vth)变化。并且，由于通过晶体管312的固定电流I不会随着温度变化，通过晶体管323、325的电流也同样不会随着温度变化。因此，本实施例的滤波电路320可有效降低因制程或温度造成虚拟电阻(pseudo-resistor)的阻值变异，进而减少放大器321截止频率(cut-off frequency)的漂移情形，提高输出的精确度。
逻辑电路330包括比较单元331、333以及延迟电路335。比较单元331、333的输出端耦接延迟电路335，并且比较单元331、333的输入端分别耦接放大器321的反相输出端以及正相输出端。延迟电路335的输出端耦接电源电路310的切换电路313，以提供切换控制信号Sw。比较单元331包括比较器331_1、331_2。比较器331_1的正相输入端耦接放大器321的反相输出端，并且比较器331_1的反相输入端耦接参考电压Vhi。比较器331_2的正相输入端耦接参考电压Vlo，并且比较器331_1的反相输入端耦接放大器321的反相输出端。比较单元333包括比较器333_1、333_2。比较器333_1的正相输入端耦接放大器321的正相输出端，并且比较器333_1的反相输入端耦接参考电压Vhi。比较器333_2的正相输入端耦接参考电压Vlo，并且比较器333_1的反相输入端耦接放大器321的正相输出端。参考电压Vhi高于参考电压Vlo。
延迟电路335包括或闸335_1以及延迟单元335_2。或闸335_1的输入端耦接比较器331_1、331_2、333_1、333_2的输出端，并且或闸335_1的输出端耦接延迟单元335_2，以输出比较信号Sc。延迟单元335_2将比较信号Sc延迟一预设时间，以输出切换控制信号Sw至电源电路310的切换单元313。
具体而言，滤波电路320经由放大器321的正相输入端以及反相输入端接收输入信号Vin1、Vin2，并且经由放大器321的反相输出端以及正相输出端提供经滤波后的输出信号Vout1、Vout2。比较器331_1、311_2、311_3、311_4分别依据输出信号Vout1、Vout2以及参考电压Vhi、Vlo来输出子比较信号至或闸335_1。
换言之，若放大器321所分别输出为正负弦波信号的输出信号Vout1、Vout2的任一个未高于或低于预设的参考电压Vhi、Vlo，则比较器331_1、331_2、333_1、333_2的任一个输出的子比较信号的逻辑值为“0”，或闸335_1输出的比较信号Sc的逻辑值为“0”。在本实施例中，当延迟单元335_2接收到的比较信号Sc的逻辑值为“0”时，延迟单元335_2将逻辑值为“0”的切换控制信号Sw输出至电源电路310的切换单元313。因此，切换单元313可提供为具有温度补偿的第一电压V1的控制电压Vg至晶体管323、325，以使晶体管323、325可稳定地操作于截止区。晶体管323、325等效为电阻。
若放大器321所分别输出为正负弦波信号的输出信号Vout1、Vout2的至少其中之一高于或低于预设的参考电压Vhi、Vlo，表示滤波电路320输出饱和而无法正常进行滤波，则比较器331_1、331_2、333_1、333_2的至少其中之一输出的子比较信号的逻辑值为“1”，并且闸335_1输出的比较信号Sc的逻辑值为“1”。在本实施例中，当延迟单元335_2接收到的比较信号Sc的逻辑值为“1”时，延迟单元335_2将比较信号Sc延迟一预设时间，以使逻辑值为“1”的切换控制信号Sw持续输出所述预设时间至电源电路310的切换单元313。因此，切换单元313可持续所述预设时间来提供为固定电压的第二电压V2的控制电压Vg至晶体管323、325，以使晶体管323、325操作于饱和区。并且，在所述预设时间中，由于晶体管323、325的导通，电容322、324将完全放电。
本实施例的晶体管312、323、325可为N型晶体管或P型晶体管，本发明并不加以限制晶体管312、323、325的类型。在一实施例中，晶体管123可例如是NMOS晶体管或PMOS晶体管。并且，本发明的各信号的逻辑值不限于本实施例，并且其各信号的逻辑值可依据不同的逻辑电路设计来决定。
图4是依照本发明的另一实施例的滤波器的电路示意图。图5是依照本发明的图4实施例的多个信号的波形示意图。参考图4以及图5，滤波器400包括电源电路410、滤波电路420以及逻辑电路430。滤波电路420包括放大器421、电容422以及晶体管423。放大器421的输出端耦接逻辑电路430。晶体管423的第二端耦接放大器421的输入端，并且晶体管423的第一端耦接放大器421的输出端。电容422的第一端耦接放大器421的输出端，并且电容422的第一端耦接放大器421的输入端。晶体管423并联电容422，并且晶体管423的控制端耦接电源电路410。
相较于图1实施例的滤波器100，本实施例的逻辑电路430进一步包括子逻辑电路431以及或闸432。子逻辑电路431的功能及实施方式可如同于上述图1实施例的逻辑电路130。子逻辑电路431接收输出信号Vout，并且根据输出信号Vout来产生切换控制信号Sw1。或闸432耦接子逻辑电路431，并且接收切换控制信号Sw1以及外部切换控制信号Sw2。
在本实施例中，多个子输入信号Vin、Vin’经由外部切换控制信号Sw2来切换。滤波电路120经由放大器121的输入端接收输入信号Vin或Vin’，并且经由放大器121的输出端输出经滤波后的输出信号Vout。子输入信号Vin、Vin’为具有不同周期的弦波信号，但本发明并不限于此。子逻辑电路431根据输出信号Vout来提供切换控制信号Sw1至或闸432。在本实施例中，当滤波电路420正常进行滤波时，切换控制信号Sw1的逻辑值为“0”。并且，在非时间点t2的时间，外部切换控制信号Sw2的逻辑值同样为“0”。因此，或闸432输出的切换控制信号Sw3的逻辑值为“0”，并且电源电路410对应提供具有温度补偿的控制电压Vg来使晶体管423操作于截止区，以使晶体管423等效为电阻。反之，当滤波电路420发生无法正常进行滤波的情况时，切换控制信号Sw1的逻辑值为“1”，并且或闸432输出的切换控制信号Sw3的逻辑值也将对应为“1”。因此，电源电路410通过调整控制电压Vg来使晶体管423操作于饱和区而导通，以重置滤波电路420。
在时间点t2，外部切换控制信号Sw2的逻辑值转换为“1”。如图5所示，放大器421的输入端所接收的子输入信号Vin在时间点t2被切换为子输入信号Vin’。或闸432输出的切换控制信号Sw3的逻辑值转换为“1”。因此，电源电路410通过调整控制电压Vg来使晶体管423操作于饱和区而导通，以重置滤波电路420。换言之，本实施例的滤波器400可通过重置滤波电路420来有效消除子输入信号Vin、Vin’在信号切换过程中造成输出信号Vout的电压位准的偏置、信号波形扭曲或是信号波形偏移的情形。
图6A至图6C是依照本发明的滤波电路的另多种实施方式的电路示意图。上述各实施例所述的滤波电路可类推适用如图6A至图6C的多种滤波电路的实施方式。
如图6A至图6C所示，滤波电路610为低通滤波器(low-pass filter,LPF)、滤波电路620为带通滤波器(band-pass filter,BPF)以及滤波电路630为高通滤波器(high-passfilter,HPF)。
当滤波电路610、620、630正常进行滤波时，具有温度补偿的控制电压Vg可使晶体管613、623、633操作于截止区，以使晶体管613、623、633等效为电阻。当滤波电路610、620、630无法正常进行滤波时，控制电压Vg可经调整后使晶体管610、620、633操作于饱和区而导通，以使电容613、623、633放电，从而重置滤波电路610、620、630被重置。因此，本实施例的滤波电路可有效地降低温度变化所对输出信号造成的影响，并且当滤波电路发生饱和输出时，可对应地被重置。
图7是依照本发明的一实施例的滤波器的操作方法的流程图。参考图1以及图7。本实施例的滤波器的操作方法可至少适用图1实施例的滤波器100，以使滤波器100执行以下步骤S710、S720。在步骤S710中，滤波器100的电源电路110提供控制信号Vg至晶体管123的控制端。在步骤S720中，滤波器100的电源电路110根据放大器121的输出端的输出信号Vout切换控制电压Vg为第一电压或第二电压。在本实施例中，第一电压为具有温度补偿的电压，以使晶体管123操作于截止区，以等效为电阻。第二电压为固定电压，以使晶体管123操作于饱和区而导通，以重置滤波电路120。因此，本实施例的操作方法可通过提供具有温度补偿的第一电压至晶体管123的控制端，以有效地使滤波电路120可稳定地进行滤波。并且，当滤波电路120需重置时，本实施例的操作方法可通过提供固定电压的第二电压至晶体管123的控制端，以放电电容122，而对应地重置滤波电路120。
另外，本发明的实施例的操作方法以及滤波器100的其他实施方式、技术细节以及元件特征可以由图1至图6C实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，本发明的滤波器及其操作方法可通过提供具有温度补偿的控制电压至跨接放大器的输入端以及输出端的晶体管的控制端，并且控制电压可根据放大器的输出信号结果来判断是否发生饱和输出时，以对应地操作晶体管为导通。因此，本发明的滤波器及其操作方法可有效地降低温度变化所对输出信号的影响，且可提供有效的滤波器重置机制。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种滤波器，其特征在于，包括：
逻辑电路，提供切换控制信号；
电源电路，耦接所述逻辑电路；以及
滤波电路，耦接所述电源电路以及所述逻辑电路，所述滤波电路包括：
放大器，具有输入端及输出端，所述输出端耦接所述逻辑电路，并提供输出信号；
第一电容，耦接于所述放大器的所述输入端以及所述输出端之间；以及
第一晶体管，并联所述第一电容，且所述第一晶体管的控制端耦接所述电源电路，
其中所述逻辑电路根据所述输出信号提供切换控制信号至所述电源电路，并且所述电源电路根据所述切换控制信号提供所述控制电压至所述第一晶体管。
2.根据权利要求1所述的滤波器，其特征在于，其中当所述控制电压为具温度补偿的第一电压时，所述第一晶体管操作于截止区，并且当所述控制电压为固定的第二电压时，所述第一晶体管操作于饱和区。
3.根据权利要求1所述的滤波器，其特征在于，其中所述电源电路包括：
电压源，提供第二电压；
固定电流源；
第二晶体管，与所述第一晶体管匹配，并耦接所述固定电流源以产生所述第一电压；以及
切换单元，耦接所述逻辑电路，并根据所述切换控制信号切换所述控制电压为所述第一电压或所述第二电压。
4.根据权利要求1所述的滤波器，其特征在于，其中所述逻辑电路包括：
比较单元，耦接所述放大器的第一输出端，并判断所述输出信号是否高于第一预设值或低于第二预设值，以输出比较信号。
5.根据权利要求4所述的滤波器，其特征在于，其中所述逻辑电路还包括：
延迟电路，耦接所述比较单元以及所述电源电路，并将所述比较信号延迟预设时间。
6.根据权利要求1所述的滤波器，其特征在于，其中所述滤波电路还包括：
第二电容，耦接所述放大器的另一输入端以及另一输出端之间；以及
第三晶体管，并联所述第二电容，且所述第三晶体管的控制端耦接所述电源电路，
其中所述电源电路根据所述切换控制信号提供所述控制电压至所述第三晶体管。
7.根据权利要求1所述的滤波器，其特征在于，其中所述输入信号包括多个子输入信号，并且根据外部切换控制信号切换所述多个子输入信号，其中所述逻辑电路根据所述外部切换控制信号及所述输出信号产生所述切换控制信号。
8.一种滤波器的操作方法，其特征在于，所述滤波器包括放大器及第一晶体管，所述第一晶体管耦接于所述放大器的输出端与输入端之间，所述操作方法包括：
提供控制电压至所述第一晶体管的控制端；以及
根据所述放大器的所述输出端的输出信号切换所述控制电压为第一电压或第二电压。
9.根据权利要求8所述的操作方法，其特征在于，其中当所述控制电压为具温度补偿的所述第一电压时，所述第一晶体管操作于截止区，并且当所述控制电压为固定的所述第二电压时，所述第一晶体管操作于饱和区。
10.根据权利要求8所述的操作方法，其特征在于，还包括：
根据与所述第一晶体管匹配的第二晶体管以及固定电流源产生所述第一电压。
CN201811557626.7A 2018-12-19 2018-12-19 滤波器及其操作方法 Active CN111342818B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811557626.7A CN111342818B (zh) 2018-12-19 2018-12-19 滤波器及其操作方法
US16/591,642 US10715114B1 (en) 2018-12-19 2019-10-03 Filter and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811557626.7A CN111342818B (zh) 2018-12-19 2018-12-19 滤波器及其操作方法

Publications (2)

Publication Number Publication Date
CN111342818A true CN111342818A (zh) 2020-06-26
CN111342818B CN111342818B (zh) 2024-04-30

Family

ID=71097866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811557626.7A Active CN111342818B (zh) 2018-12-19 2018-12-19 滤波器及其操作方法

Country Status (2)

Country Link
US (1) US10715114B1 (zh)
CN (1) CN111342818B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8401370A (nl) * 1984-05-01 1985-12-02 Philips Nv Filterschakeling.
US4733205A (en) * 1986-04-30 1988-03-22 U.S. Philips Corporation Electrical filter
US5124593A (en) * 1990-09-26 1992-06-23 National Semiconductor Corporation Continuous-time filter tuning circuit and method
US20160020734A1 (en) * 2013-04-02 2016-01-21 Murata Manufacturing Co., Ltd. Psuedo resistor circuit and charge amplifier
CN105932974A (zh) * 2016-04-25 2016-09-07 复旦大学 带有伪电阻失效检测功能的可编程放大器电路
JP2018056731A (ja) * 2016-09-28 2018-04-05 沖電気工業株式会社 光受信装置、レベル検出回路、及び受信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763081A (en) 1987-07-13 1988-08-09 Motorola, Inc. Reducing distortion in active MOSFET-C low pass filters
JP3114680B2 (ja) * 1997-12-15 2000-12-04 日本電気株式会社 アクティブフィルタ
CN101308393B (zh) 2008-06-27 2011-05-11 东南大学 一种耗尽型mos管稳定电压源
US8390361B2 (en) 2010-12-28 2013-03-05 Stmicroelectronics Asia Pacific Pte Ltd Capacitive to voltage sensing circuit
JP5665571B2 (ja) * 2011-01-28 2015-02-04 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8401370A (nl) * 1984-05-01 1985-12-02 Philips Nv Filterschakeling.
US4733205A (en) * 1986-04-30 1988-03-22 U.S. Philips Corporation Electrical filter
US5124593A (en) * 1990-09-26 1992-06-23 National Semiconductor Corporation Continuous-time filter tuning circuit and method
US20160020734A1 (en) * 2013-04-02 2016-01-21 Murata Manufacturing Co., Ltd. Psuedo resistor circuit and charge amplifier
CN105932974A (zh) * 2016-04-25 2016-09-07 复旦大学 带有伪电阻失效检测功能的可编程放大器电路
JP2018056731A (ja) * 2016-09-28 2018-04-05 沖電気工業株式会社 光受信装置、レベル検出回路、及び受信装置

Also Published As

Publication number Publication date
US20200204162A1 (en) 2020-06-25
US10715114B1 (en) 2020-07-14
CN111342818B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
JP5431396B2 (ja) 定電圧電源回路
JP4923442B2 (ja) 差動信号伝送回路および差動信号伝送装置
CN109564249B (zh) 电流感测放大器架构和电平移位器
TWI653823B (zh) 主動式負載產生電路及應用其之濾波器
CN107395162B (zh) 箝位电路及箝位电压的方法
US10419071B2 (en) Ringing suppression circuit
US20130234685A1 (en) Highly linear programmable v-i converter using a compact switching network
CN110611497B (zh) 比较器以及振荡电路
CN111342818B (zh) 滤波器及其操作方法
US20230058715A1 (en) Adding circuit for multi-channel signals and implementation method of adding circuit for multi-channel signals
JP2011151452A (ja) 半導体装置及びオフセット補正方法
TW202303165A (zh) 電流感測電路
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
JP4117976B2 (ja) サンプルホールド回路
CN111736087A (zh) 电源检测电路
JP4670672B2 (ja) フィルタ回路
JP2015138560A (ja) 電子装置
US8754673B1 (en) Adaptive reference voltage generators that support high speed signal detection
JP2007333536A (ja) 差動信号出力回路のｄｃ特性テスト回路
JP3090099B2 (ja) Ｄ／ａ変換装置
WO2023243050A1 (ja) スイッチングレギュレータ
WO2022249244A1 (ja) 定電圧発生回路
JP4359843B2 (ja) 出力回路
US10630278B2 (en) Electronic circuit and control method for electronic circuit
JPH03172782A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant