CN111341782A - 三维存储器及三维存储器制作方法 - Google Patents

Abstract

本发明属于存储设备技术领域，具体涉及一种三维存储器及三维存储器制作方法。本发明旨在解决相关技术中堆叠结构中相邻导电层以及相邻导电层之间的绝缘层构成的电容影响三维存储器性能的问题。本发明的三维存储器包括基底，设在基底上的堆叠结构；堆叠结构包括交替层叠地设置的导电层和绝缘层；在绝缘层中设置有空隙子层。如此设置，绝缘层中设置有由空隙构成的空隙子层，空隙子层的存在使得绝缘层的介电常数得以降低，进而使该绝缘层以及该绝缘层两侧的导电层构成的电容的值降低，以提高三维存储器的性能。

Description

三维存储器及三维存储器制作方法

技术领域

本发明涉及存储设备技术领域，尤其涉及一种三维存储器及三维存储器制作方法。

背景技术

随着存储设备技术的逐渐发展，三维储存器以其较高的存储能力以及较快的读取和写入速度被广泛的应用。

相关技术中，三维存储器包括由绝缘层和导电层交替堆叠形成的堆叠结构。堆叠结构包括核心区以及位于核心区外侧的阶梯区，核心区内具有沿堆叠方向延伸的沟道孔，沟道孔内对应导电层分别形成存储单元，同一沟道孔内的存储单元构成存储串，用于存储数据。阶梯区内的堆叠结构呈阶梯状，并且阶梯区内设置有与导电层电连接的接触线。

然而，由于上述堆叠结构的厚度较小，相邻的两个导电层以及位于两个导电层之间的绝缘层易形成电容，该电容的存在会影响存储器的性能。

发明内容

有鉴于此，本发明实施例提供一种三维存储器及三维存储器制作方法，以解决相邻的两个导电层以及位于两个导电层之间的绝缘层易形成电容，该电容的存在会影响存三维储器的性能的技术问题。

本发明实施例提供了一种三维存储器，基底，堆叠结构，设在基底上；堆叠结构包括交替层叠地设置的导电层和绝缘层，堆叠结构上形成有垂直于基底延伸的沟道孔和贯通孔，沟道孔内形成有用于构成储存串的沟道结构；绝缘层中设置有空隙子层。

如此设置，绝缘层中设置有由空隙构成的空隙子层，空隙子层的存在使得绝缘层的介电常数得以降低，进而使该绝缘层以及该绝缘层两侧的导电层构成的电容的值降低，以提高三维存储器的性能。

在可以包括上述实施例的一些实施例中，贯通孔侧壁上形成有绝缘侧墙，绝缘层与绝缘侧墙接合。绝缘侧墙可以实现对空隙子层的封闭，进而避免外界空气进入到空隙子层内。

在可以包括上述实施例的一些实施例中，在空隙子层与贯通孔的绝缘侧墙之间设有密封块，密封块与绝缘侧墙接合。密封块伸入到空隙子层内，可以进一步提高对空隙子层的密封性。

在可以包括上述实施例的一些实施例中，同一绝缘层中的空隙子层将绝缘层分割为上绝缘子层和下绝缘子层。通过上绝缘子层和下绝缘子层实现了对空隙子层的包裹。

在可以包括上述实施例的一些实施例中，同一绝缘层中的上绝缘子层和下绝缘子层厚度相同。如此设置，空隙子层到相邻的导电层的距离相等。

在可以包括上述实施例的一些实施例中，上绝缘子层和下绝缘子层分别与贯通孔周围的绝缘侧墙接合。

在可以包括上述实施例的一些实施例中，贯通孔延伸至基底，且贯通孔内形成公共源极柱。

在可以包括上述实施例的一些实施例中，基底上具有正对贯通孔的掺杂区，公共源极柱与掺杂区接触。

在可以包括上述实施例的一些实施例中，贯通孔和沟道孔均为多个，多个贯通孔呈阵列分布，多个沟道孔呈阵列分布。如此设置贯通孔和沟道孔的分布较为均匀。

在可以包括上述实施例的一些实施例中，相邻两行贯通孔之间设置有预设行数的沟道孔。合理的设置预设行数的大小，可以保证在通过贯通孔实现膜层形成或者膜层的替换时，可以使得形成的膜层较为均匀，或者在膜层替换时，被去除的膜层可以被去除干净，以提高三维存储器的加工精度。

在可以包括上述实施例的一些实施例中，导电层包括金属层。

在可以包括上述实施例的一些实施例中，导电层还包括位于金属层和绝缘层之间的绝缘薄膜。如此设置绝缘薄膜可以调节三存储器的读取和编程速率，以进一步提高三维存储器的性能。

在可以包括上述实施例的一些实施例中，绝缘薄膜为氧化铝薄膜。

在可以包括上述实施例的一些实施例中，导电层还包括位于金属层和绝缘薄膜之间的导电薄膜。如此设置导电薄膜可以调节三存储器中金属层的功函数，以进一步提高三维存储器的性能。

在可以包括上述实施例的一些实施例中，导电薄膜为氮化钛薄膜。

本发明实施例还提供一种三维存储器制作方法，包括：提供基底；在基底上形成堆叠结构，堆叠结构包括交替层叠地设置的导电层和绝缘层，绝缘层中设有牺牲层；在堆叠结构上制作贯通孔，并使贯通孔侧壁暴露牺牲层；利用贯通孔去除牺牲层，以在绝缘层内形成空隙。

如此设置，在绝缘层内形成空隙子层，空隙子层的存在使得绝缘层的介电常数得以降低，进而使该绝缘层以及该绝缘层两侧的导电层构成的电容的值降低，以提高三维存储器的性能。

在可以包括上述实施例的一些实施例中，在基底上形成堆叠结构，包括：在基底上交替堆叠形成绝缘层和过渡层，绝缘层中具有牺牲层；在堆叠形成的绝缘层和过渡层上开设沟道孔；在沟道孔内形成用于构成存储串的沟道结构。沟道结构和导电层之间形成存储单元，以实现数据的存储。

在可以包括上述实施例的一些实施例中，在堆叠结构上制作贯通孔，并使贯通孔侧壁暴露牺牲层，包括：在堆叠结构上开设贯通孔；将过渡层替换为导电层，且使导电层边缘相对于其两侧的绝缘层边缘呈远离贯通孔的中心凹陷；在贯通孔内填充过渡绝缘侧壁，过渡绝缘侧壁覆盖贯通孔内壁、并填充导电层与其相邻的绝缘层形成的凹陷；去除覆盖在贯通孔内壁表面的过渡绝缘侧壁，以使绝缘层中的牺牲层露出，且保留凹陷中的过渡绝缘侧壁以构成过渡密封块。如此设置，过渡密封块可以实现导电层与贯通孔之间的隔离。

在可以包括上述实施例的一些实施例中，将过渡层替换为导电层，具体包括：去除过渡层，以形成空白层；在空白层的侧壁上形成绝缘薄膜；在绝缘薄膜上形成导电薄膜；在导电薄膜上形成导电层。

在可以包括上述实施例的一些实施例中，在利用贯通孔去除牺牲层，以在绝缘层内形成空隙之后，还包括：在贯通孔侧壁上形成绝缘侧墙；绝缘侧墙向空隙内延伸，形成密封块。

如此设置，密封块可以实现空隙子层的封闭，进而避免外界空气沿贯通孔进入到空隙子层内部。另外，形成在贯通孔侧壁的绝缘侧墙和密封块，可以提高堆叠结构的强度，进而避免因在绝缘层中设置空隙子层导致的堆叠结构强度不足。

在可以包括上述实施例的一些实施例中，在贯通孔侧壁上形成绝缘侧墙之后，还包括：在贯通孔内形成公共源极柱。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的三维存储器的结构示意图；

图2为图1中A处的局部放大图；

图3为本发明实施例中三维存储器制作方法的流程图；

图4为本发明实施例中在基底上形成交替层叠的绝缘层和过渡层的示意图；

图5为本发明实施例中形成沟道结构的示意图；

图6为本发明实施例中形成贯通孔的示意图；

图7为本发明实施例中在贯通孔对应的基底上形成掺杂区的示意图；

图8为本发明实施例中去除过渡层以形成空白层的示意图；

图9为本发明实施例中在空白层侧壁上形成绝缘薄膜的示意图；

图10为图9中B处的局部放大图；

图11为本发明实施例中在绝缘薄膜上形成导电薄膜的示意图；

图12为图11中C处的局部放大图；

图13为本发明实施例中在空白层内形成金属层的示意图；

图14为图13中D处的局部放大图；

图15为在贯通孔的侧壁上形成过渡绝缘侧壁的示意图；

图16为图15中E处的局部放大图；

图17为本发明实施例中去除贯通孔侧壁上过渡绝缘侧壁的示意图；

图18为本发明实施例中去除牺牲层以形成空隙子层的示意图；

图19为本发明实施例中在贯通孔侧壁上形成绝缘侧墙的示意图；

图20为图19中F处的局部放大图；

图21为本发明实施例中在贯通孔内形成公共源极柱的示意图。

附图标记说明：

10：基底；

20：导电层；

30：绝缘层；

40：沟道结构；

50：贯通孔；

60：过渡绝缘侧壁；

101：掺杂区；

201：绝缘薄膜；

202：导电薄膜；

203：金属层；

204：过渡层；

205：空白层；

301：上绝缘子层；

302：下绝缘子层；

303：空隙子层；

304：牺牲层；

401：沟道孔；

501：公共源极柱；

502：绝缘侧墙；

503：密封块；

601：过渡密封块。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

三维存储器可以实现数据在三维空间内的存储，进而使得三维存储器具有较高的存储能力。三维存储器包括由绝缘层和导电层交替堆叠形成的堆叠结构。堆叠结构包括核心区和位于核心区之外的阶梯区，核心区用于实现数据的存储，因此核心区具有沿堆叠方向延伸的沟道孔，沟道孔内对应导电层形成存储单元，同一沟道孔内的存储单元构成存储串。阶梯区内的堆叠结构呈阶梯状，并且阶梯区内设置有与导电层电连接的接触线，接触线与***器件电连接。

高运算速度、高密度是三维存储器的显著优势。高存储单元密度的要求，使其与参数类似的二维存储器相比，体积明显减小，则构成三维存储器芯片的各膜层厚度也更薄，从而使得相邻导电层之间的距离较小。则在芯片工作时，距离较小的相邻导电层以及相邻导电层之间的绝缘层可构成电容，其中，导电层构成电容的极板，相邻两个导电层之间的绝缘层构成电容的绝缘介质。在三维存储器工作时(如数据的读取或者存储)，上述电容的存在会影响三维存储器工作，进而影响三维存储器的性能。

本发明实施例中，通过减小相邻导电层之间绝缘层的介电常数，来减小上述电容的值，进而减小电容对三维存储器工作的影响，提高三维存储器的性能。

本发明实施例提供一种三维存储器，示例性的三维存储器可以为NAND存储器(闪存)，当然也可以为其他的三维存储器，本实施例对此不作限制。

如图1所示，本实施例中的三维存储器包括基底10以及交替层叠的设置在基底10上的导电层20和绝缘层30。其中，导电层20和绝缘层30交替设置，是指一层导电层20上表面覆盖一层绝缘层30，该层绝缘层30上再覆盖另一层导电层20，如此循环往复。交替层叠的设置在基底10上的导电层20和绝缘层30构成堆叠结构。

其中，基底10可以由单晶硅构成，但本实施例对此并不限制，基底10还可以由硅锗、锗等材质构成。导电层20由导电材料构成，示例性的导电层20可以由钨、钴、铜、铝等金属材质构成，当然导电层20还可以由金属硅化物等材质构成。位于相邻导电层20之间的绝缘层30由绝缘材质构成，示例性的，绝缘层30可以由氧化硅、氮化硅、氮氧化硅等材质构成。

如图1和图2所示，在导电层20采用金属层203的实现方式中，为了调节三维存储器的读取和编程速率可以在金属层203和绝缘层30之间设置绝缘薄膜201；示例性的绝缘薄膜201可以为氧化铝薄膜，当然绝缘薄膜201还可以为其他材质的薄膜，只要能够调节三维存储器的读取和编程速率即可。

进一步地，在金属层203和绝缘薄膜201之间可以设置有导电薄膜202，示例性的，导电薄膜202可以为氮化钛薄膜，用来调节金属层203(栅极)的功函数，当然导电薄膜202还可以为其他材质构成的薄膜。

继续参照图1，堆叠结构具有核心区和阶梯区(图中未示出)，核心区的堆叠结构上设置有沟道孔401和贯通孔50，沟道孔401和贯通孔50均沿垂直于基底10的方向延伸，也就是说沟道孔401和贯通孔50的延伸方向与绝缘层30和导电层20的堆叠方向相同。以图1所述方位为例，堆叠结构形成在基底10的上表面上，堆叠方向则是指垂直于基底10上表面的方向。

其中沟道孔401内形成有沟道结构40，沟道结构40可以包括半导体通道层以及位于半导体通道层外侧的介质层，其中，半导体沟道层可以由非晶硅、多晶硅或单晶硅构成，介质层可以包括隧道层、存储单元层和阻隔层，隧道层可以由氧化硅、氮化硅等材质构成，存储单元层可以由氮化硅、氮氧化硅或硅等材质构成，阻隔层可以由氧化硅、氮化硅等绝缘材料构成。使得沟道结构40与导电层20之间构成存储单元，沟道结构40沿沟道孔401延伸，使得沟道结构40沿着沟道孔401的延伸方向具有多个存储单元，进而使每一沟道孔401内的沟道结构40构成存储串。示例性的，沟道结构40可以成柱状，例如沟道结构40可以呈圆柱状或者棱柱状，当然沟道结构40还可以呈圆台状或者棱台状等形状，相应的沟道孔401也呈圆台状或者棱台状。

本实施例中，沟道孔401为多个，多个沟道孔401可以在堆叠结构的核心区内排成阵列，各沟道孔401之间的间隙相等。

本实施例对设置在堆叠结构的核心区的贯通孔50不做限制，贯通孔50可以为堆叠结构上的工艺孔，以通过贯通孔50实现堆叠结构中膜层的替换或者膜层的去除，进而方便三维存储器的制作。具体地，贯通孔50向基底10延伸，可以延伸至基底10，当然贯通孔50朝向基底10的底部也可以与基底10之间具有一定的距离；贯通孔50可以呈柱状，当然也可以呈圆台或者棱台状。

本实施例中，贯通孔50可以为多个，并且每一贯通孔50位于两个沟道孔401之间，在通过贯通孔50实现膜层形成或者膜层的替换时，由于贯通孔50为多个，可以使得形成的膜层较为均匀，或者在膜层替换时，被去除的膜层可以被去除干净，以提高三维存储器的加工精度。进一步地，多个贯通孔50和多个沟道孔401均在堆叠结构的核心区排成阵列，并且相邻两行贯通孔50之间设置有预设行数的沟道孔401，以进一步提高贯通孔50分布的均匀性，进而在通过贯通孔50实现膜层形成或者膜层的替换时，由于贯通孔50的均布设置，可以使得形成的膜层较为均匀，或者在膜层替换时，被去除的膜层可以被去除干净，以提高三维存储器的加工精度。示例性的，预设行数可以为8行、9行等，本实施例对预设行数不做限制。

示例性的，贯通孔50可以为用于容置公共源极柱501的孔，使得贯通孔50不但可以实现膜层的替换或者去除，还能容置公共源极柱501，以简化三维存储器的制作难度。值得说明的是，如图1所示，在贯通孔50内容置公共源极柱501的实现方式中，需要在贯通孔50正对的基底10上形成掺杂区101，以使公共源极柱501朝向基底10的一端与掺杂区101接触；示例性的，可以通过离子注入的方式在贯通孔50正对的基底10上形成掺杂区101。当贯通孔50内设置公共源极柱501时，贯通孔501可以在平行于基底10的方向延伸，并且延伸方向与沟道孔401的行方向平行，当然贯通孔501还可以为多个，多个贯通孔501沿着沟道孔401的行方向排布。

其中，公共源极柱501可以由导电材料构成，示例性的，公共源极柱501可以由钨、钴等金属材质构成，当然公共源极柱501还可以由金属硅化物或多晶硅等材质构成。

本实施例中，在贯通孔50和沟道孔401均呈阵列设置，并且相邻两行贯通孔50之间设置有预设行数的沟道孔401的实现方式中，每一贯通孔50内均设置有公共源极柱501；也就是说，相邻两行公共源极柱501之间具有预设行数的沟道结构40。

本实施例中，继续参照图1和图2，绝缘层30中设置有空隙，并且空隙位于沟道孔401和贯通孔50的***，空隙在绝缘层30内可以连续的设置，使得同一绝缘层30中的空隙构成空隙子层303，由于绝缘层30中具有空隙子层303，使得绝缘层30的介电常数得以降低，进而使该绝缘层30以及该绝缘层30两侧的导电层20构成的电容的值降低，以提高三维存储器的性能。

在其他实施例中，绝缘层30中的空隙为多个，多个空隙间隔的设置，以构成空隙子层303；示例性的，空隙在绝缘层30中可以呈气泡状分部。由于绝缘层30之间具有空隙，使得绝缘层30的介电常数得以降低，进而使该绝缘层30以及该绝缘层30两侧的导电层20构成的电容的值降低，以提高三维存储器的性能。

在上述实现方式中，空隙子层303可以设置在堆叠结构中的一个绝缘层30或者多个绝缘层30中，当然，空隙子层303也可以设置在堆叠结构中的各绝缘层30中，以进一步提高三维存储器的性能。

本实施例中，设置在绝缘层30中的空隙子层303可以呈真空状态，当然空隙子层303内还可以填充有稀有气体，只要在保证空隙子层303的绝缘性的前提下，空隙子层303内的气体不会影响堆叠结构工作即可。

继续参照图1和图2，在空隙在绝缘层30内连续分部，以使位于同一绝缘层30内的空隙构成空隙子层303的实现方式中，同一绝缘层30中的空隙子层303可以将该绝缘层30分割为上绝缘子层301和下绝缘子层302；其中上绝缘子层301可以位于空隙子层303背离基底10的一侧，相应的下绝缘子层302位于空隙子层303朝向基底10的一侧。当然本实施例中，上绝缘子层301也可以位于空隙子层303朝向基底10的一侧，相应的下绝缘子层302位于空隙子层303背离基底10的一侧。也就是说，空隙子层303被上绝缘子层301和下绝缘子层302包围，空隙子层303的存在可以使绝缘层30的介电常数降低，以减小绝缘层30以及绝缘层30两侧导电层20构成的电容的值，进而提高三维存储器的性能。

进一步地，上绝缘子层301和下绝缘子层302沿垂直于基底10方向的厚度相等，使得空隙子层303到相邻的两个导电层20之间的距离相等。当然，在其他实现方式中上绝缘子层301和下绝缘子层302沿垂直于基底10方向的厚度也可以不等。

本实施例中，为了实现对绝缘层30中空隙子层303的密封，可以在绝缘层30的边缘形成环绕空隙子层303的密封凸缘，密封凸缘可以阻止外界空气进入到空隙子层303内。当然，也可以通过在堆叠结构的***形成环绕堆叠结构的密封结构，以实现对空隙子层303的密封。

在上述实现方式中，继续参照图1，由于在堆叠结构上设置了沟道孔401和贯通孔50，沟道孔401内的沟道结构40可以阻止外界空气进入到空隙子层303内；另外，沟道结构40还可以提高堆叠结构沿垂直于基底10方向的强度；也就是说，整个堆叠结构，由于在绝缘层30中设置了空隙子层303，使得堆叠结构在沿垂直于基底10方向的强度降低，此时设置在沟道孔401内的沟道结构40可以对堆叠结构进行支撑，以保证堆叠结构具有足够的强度。

相同的，为了避免外界空气经过贯通孔50进入到空隙子层303内，可以在贯通孔50的侧壁上形成绝缘侧墙502，堆叠结构中的绝缘层30与绝缘侧墙502接合，进而通过绝缘侧墙502可以封堵空隙子层303；另外，绝缘侧墙502也可以实现对堆叠结构沿垂直于基底10方向的支撑，以进一步提高堆叠结构的强度。

继续参照图1和图2，在空隙子层303将绝缘层30分割成上绝缘子层301和下绝缘子层302的实现方式中，在贯通孔50的侧壁上形成绝缘侧墙502后，绝缘侧墙502与上绝缘子层301和下绝缘子层302接合，以保证绝缘侧墙502可以密封上绝缘子层301和下绝缘子层302之间的空隙子层303。

在贯通孔50内设置公共源极柱501的实现方式中，公共源极柱501设置在由绝缘侧墙502围设成的通道内；也就是说，绝缘侧墙502帖附在贯通孔50的侧壁上，以使绝缘侧墙502围设成容置公共源极柱501的通道；此时，公共源极柱501可以进一步实现对堆叠结构沿垂直于基底10方向的支撑，以提高堆叠结构的强度。

进一步地，在空隙子层303与贯通孔50的绝缘侧墙502之间设置有密封块503，密封块503与绝缘侧墙502接合；也就是说，在绝缘侧墙502上形成有向空隙子层303内部延伸的密封块503，密封块503可以进一步封堵空隙子层303，以进一步提高空隙子层303的密封性。

上述实现方式中，绝缘侧墙502的材质由绝缘材料构成，示例性的，绝缘侧墙502可以由氧化硅、氮化硅、氮氧化硅等材料构成。本实施例中，绝缘侧墙502和密封块503的材质可以相同，当然也可以不同；在绝缘侧墙502与密封块503的材质相同的实现方式中，绝缘侧墙502和密封块503可以为一体结构，也就是说，绝缘侧墙502和密封块503可以通过一次加工形成。

在本实施例中，堆叠结构包括核心区和阶梯区，阶梯区位于核心区的外侧，阶梯区的导电层20和绝缘层30呈阶梯状的分布，阶梯区具有沿垂直于基底10方向延伸的接触线，并且接触线与导电层20电连接，进而通过接触线可以实现导电层20与***器件之间的电连接。其中，***器件可以为设置在堆叠结构外的晶体管。

本实施例中，基底10上设置有堆叠结构，堆叠结构包括交替层叠设置的导电层20和绝缘层30，绝缘层30中设置有空隙子层303，空隙子层303的存在可以减小绝缘层30的介电常数，进而减小绝缘层30以及绝缘层30两侧的金属层203构成的电容的值，进而削弱上述电容对三维存储器的影响，提高三维存储器的性能。

本发明实施例还提供了一种三维存储器的制造方法，该方法可以用于制造前述各实施例的三维存储器，使得绝缘层以及绝缘层两侧的导电层构成的电容值得以减小，进而减小上述电容对三维存储器性能的影响，以提高三维存储器的性能。

如图3所示，在其他实施例中还提供一种三维存储器制作方法，包括：

提供基底。

本实施例中基底可以呈板状。基底的材质可以有多种，例如：单晶硅、硅锗、锗等材质。

继续参照图3，在形成基底后还包括：

S101、在基底上形成堆叠结构，堆叠结构包括交替层叠地设置的导电层和绝缘层，绝缘层中设有牺牲层。

参照图4，本实施例中，在基底10上形成堆叠结构包括：

在基底10上交替堆叠的形成绝缘层30和过渡层204，绝缘层30中具有牺牲层304；如图5所示，在此之后，在堆叠形成的绝缘层30和过渡层204上开设沟道孔401；在沟道孔401内形成用于构成存储串的沟道结构40。

在上述过程中，示例性的，可以通过化学气相沉积法(CVD)、原子层沉积法(ALD)等方法形成绝缘层30和过渡层204；其中过渡层204可以由氮化硅构成，当然过渡层204还可以由其他材质构成，值得说明的是，过渡层204与绝缘层30的材质不同。

绝缘层30中具有牺牲层304，使得牺牲层304将绝缘层30分割成上绝缘子层301和下绝缘子层302，上绝缘子层301可以背离基底10设置，相应的下绝缘子层302可以朝向基底10设置。在制作绝缘层30时，可以先形成下绝缘子层302，之后在下绝缘子层302上形成牺牲层304，之后在牺牲层304上形成上绝缘子层301，使得牺牲层304位于绝缘层30内。

本实施例中，绝缘层30可以由氧化硅、氮化硅、氮氧化硅等材质构成；其中位于牺牲层304两侧的上绝缘子层301和下绝缘子层302的材质可以相同。

值得说明的是，牺牲层304的材质与上绝缘子层301和下绝缘子层302的材质不同，以便于后续工艺中去除牺牲层304，进而在绝缘层30内形成空隙子层，空隙子层可以降低绝缘层30的介电常数，进而减小绝缘层30以及绝缘层30两侧的导电层20构成的电容的值，进而减小上述电容对三维存储器性能的影响，以提高三维存储器的性能。

在上述过程中，可以通过光刻和干法蚀刻等方法在绝缘层30和过渡层204上形成沿垂直于基底10方向延伸的沟道孔401，之后在沟道孔401内形成沟道结构40；沟道结构40与导电层20之间构成存储单元，沟道结构40沿沟道孔401延伸，使得沟道结构40与各导电层20之间均形成存储单元，进而沟道结构40构成存储串。

继续参照图3，本实施例中，在形成存储串之后还包括：

S102、在堆叠结构上制作贯通孔，并使贯通孔侧壁暴露牺牲层。

如图6所示，本实施例中，可以通过光刻和干法蚀刻方法在堆叠结构上形成沿垂直于基底10方向延伸的贯通孔50。

在一些实施例中，如图6-图14所示，在堆叠结构上制作贯通孔50，并使贯通孔50侧壁暴露牺牲层304，包括：

在堆叠结构上开设贯通孔50。在此之后，通过贯通孔50将过渡层204替换为导电层20，且使导电层20边缘相对于其两侧的绝缘层30边缘呈远离贯通孔50的中心凹陷。可以通过膜层替换工艺将过渡层204替换为导电层20；示例性的，可以先去除过渡层204，以在相邻的绝缘层30之间形成空白层205，之后通过化学气相沉积法(CVD)、物理气相沉积法(PVD)等方法在空白层205内形成导电层20。

具体地，将过渡层204替换为导电层20包括：

如图8所示，去除过渡层204，以形成空白层205；示例性的可以通过干法蚀刻、湿法蚀刻等方式去除过渡层204。

如图9、10所示，去除过渡层204之后，在空白层205的侧壁上形成绝缘薄膜201。其中，绝缘薄膜201的材质可以为氧化铝薄膜。

如图11、12所示，在形成绝缘薄膜201之后，在绝缘薄膜201上形成导电薄膜202。其中导电薄膜202可以为氮化钛薄膜。

如图13、14所示，在形成导电薄膜202之后，在导电薄膜202上形成金属层203。使得金属层203外依次包裹有导电薄膜202和绝缘薄膜201，其中绝缘薄膜201可以调节三维存储器读取和编程速率，导电薄膜202可以调节金属层203的功函数，以进一步提高三维存储的性能。

上述实现方式中，金属层203可以由钨、钴、铜、铝等金属材质构成。

如图15、16所示，在将过渡层204替换为导电层20之后，在贯通孔50内形成过渡绝缘侧壁60，过渡绝缘侧壁60覆盖贯通孔50内壁、并填充导电层20与其相邻的绝缘层30形成的凹陷；如图17所示，在此之后去除覆盖在贯通孔50内壁表面的过渡绝缘侧壁60，以使绝缘层30中的牺牲层304露出，且保留凹陷中的过渡绝缘侧壁60以构成过渡密封块601。过渡密封块601可以保证金属层203与贯通孔50之间的隔离。

继续参照图3，本实施例中，在去除过渡绝缘侧壁60之后还包括：

S103、利用贯通孔去除牺牲层，以在绝缘层内形成空隙。

如图18所示，示例性的，可以通过干法蚀刻、湿法蚀刻等方法去除牺牲层304，以在绝缘层30内形成空隙，使得位于同一绝缘层30内的空隙构成空隙子层303。由于绝缘层30中具有空隙子层303，使得绝缘层30的介电常数得以降低，进而减小了绝缘层30以及绝缘层30两侧导电层20构成的电容的值，减小了上述电容对三维存储器的影响，提高了三维存储器的性能。

继续参照图3，本实施例中，在利用贯通孔50去除牺牲层304，以在绝缘层30内形成空隙之后，还包括：

S104、在贯通孔侧壁上形成绝缘侧墙；绝缘侧墙向空隙内延伸，形成密封块。

如图19、20所示，密封块503可以实现空隙子层303的封闭，进而避免外界空气沿贯通孔50进入到空隙子层303内部。另外，形成在贯通孔50侧壁的绝缘侧墙502和密封块503，可以提高堆叠结构的强度，进而避免因在绝缘层30中设置空隙子层303导致的堆叠结构强度不足。

继续参照图3，本实施例中，在贯通孔50侧壁上形成绝缘侧墙502之后，还包括：

S105、在贯通孔内形成公共源极柱。

如图21所示，示例性的可以通过化学气相沉积法(CVD)、物理气相沉积法(PVD)等方法形成公共源极柱501。

继续参照图7，值得说明的是，由于贯通孔50内设置公共源极柱501，因此在形成贯通孔50时，贯通孔50延伸至基底10，并且在贯通孔50对应的基底10上形成掺杂区101；示例性的，可以通过离子注入的方式形成掺杂区101。在贯通孔50内形成公共源极柱501后，公共源极柱501朝向基底10的一端与掺杂区101接触。

由于在形成绝缘侧墙502时，贯通孔50的底部也具有绝缘侧墙502，为了保证公共源极柱501能够与掺杂区101接触，在形成公共源极柱501之前可以在个贯通孔50的底部形成延伸至基底10的孔，以使公共源极柱501通过孔与基底10的掺杂区101接触。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种三维存储器，其特征在于，包括：

基底，

堆叠结构，设在所述基底上；

所述堆叠结构包括交替层叠地设置的导电层和绝缘层，

所述堆叠结构上形成有垂直于所述基底延伸的沟道孔和贯通孔，所述沟道孔内形成有用于构成储存串的沟道结构；所述绝缘层中设置有空隙子层。

2.根据权利要求1所述的三维存储器，其特征在于，

所述贯通孔侧壁上形成有绝缘侧墙，所述绝缘层与所述绝缘侧墙接合。

3.根据权利要求2所述的三维存储器，其特征在于，

在所述空隙子层与所述贯通孔的所述绝缘侧墙之间设有密封块，所述密封块与所述绝缘侧墙接合。

4.根据权利要求1所述的三维存储器，其特征在于，同一所述绝缘层中的所述空隙子层将所述绝缘层分割为上绝缘子层和下绝缘子层。

5.根据权利要求4所述的三维存储器，其特征在于，

同一所述绝缘层中的所述上绝缘子层和所述下绝缘子层厚度相同。

6.根据权利要求4或5所述的存储器三维存储器，其特征在于，

所述上绝缘子层和所述下绝缘子层分别与所述贯通孔周围的绝缘侧墙接合。

7.根据权利要求1所述的三维存储器，其特征在于，所述贯通孔延伸至所述基底，且所述贯通孔内形成公共源极柱。

8.根据权利要求7所述的三维存储器，其特征在于，所述基底上具有正对所述贯通孔的掺杂区，所述公共源极柱与所述掺杂区接触。

9.根据权利要求7所述的三维存储器，其特征在于，所述贯通孔和所述沟道孔均为多个，多个所述贯通孔呈阵列分布，多个所述沟道孔呈阵列分布。

10.根据权利要求9所述的三维存储器，其特征在于，相邻两行所述贯通孔之间具有预设行数的所述沟道孔。

11.根据权利要求1所述的三维存储器，其特征在于，所述导电层包括金属层。

12.根据权利要求11所述的三维存储器，其特征在于，所述导电层还包括位于所述金属层和所述绝缘层之间的绝缘薄膜。

13.根据权利要求12所述的三维存储器，其特征在于，所述绝缘薄膜为氧化铝薄膜。

14.根据权利要求12所述的三维存储器，其特征在于，所述导电层还包括位于所述金属层和所述绝缘薄膜之间的导电薄膜。

15.根据权利要求14所述的三维存储器，其特征在于，所述导电薄膜为氮化钛薄膜。

16.一种三维存储器制作方法，其特征在于，

提供基底；

在所述基底上形成堆叠结构，所述堆叠结构包括交替层叠地设置的导电层和绝缘层，所述绝缘层中设有牺牲层；

在所述堆叠结构上制作贯通孔，并使所述贯通孔侧壁暴露所述牺牲层；

利用所述贯通孔去除所述牺牲层，以在所述绝缘层内形成空隙。

17.根据权利要求16所述的三维存储器制作方法，其特征在于，所述在所述基底上形成堆叠结构，包括：

在所述基底上交替堆叠形成绝缘层和过渡层，所述绝缘层中具有所述牺牲层；在堆叠形成的所述绝缘层和所述过渡层上开设沟道孔；

在所述沟道孔内形成用于构成存储串的沟道结构。

18.根据权利要求17所述的三维存储器制作方法，其特征在于，

所述在所述堆叠结构上制作贯通孔，并使所述贯通孔侧壁暴露所述牺牲层，包括：

在所述堆叠结构上开设所述贯通孔；

将所述过渡层替换为导电层，且使所述导电层边缘相对于其两侧的绝缘层边缘呈远离所述贯通孔的中心凹陷；

在所述贯通孔内填充过渡绝缘侧壁，所述过渡绝缘侧壁覆盖所述贯通孔内壁、并填充所述导电层与其相邻的绝缘层形成的凹陷；

去除覆盖在所述贯通孔内壁表面的过所述渡绝缘侧壁，以使所述绝缘层中的牺牲层露出，且保留所述凹陷中的所述过渡绝缘侧壁以构成过渡密封块。

19.根据权利要求18所述的三维存储器制作方法，其特征在于，

所述将所述过渡层替换为导电层，具体包括：

去除所述过渡层，以形成空白层；

在所述空白层的侧壁上形成绝缘薄膜；

在所述绝缘薄膜上形成导电薄膜；

在所述导电薄膜上形成导电层。

20.根据权利要求16-19任一项所述的三维存储器制作方法，其特征在于，在所述利用所述贯通孔去除所述牺牲层，以在所述绝缘层内形成空隙之后，还包括：

在所述贯通孔侧壁上形成绝缘侧墙；

所述绝缘侧墙向所述空隙内延伸，形成密封块。

21.根据权利要求20所述的三维存储器制作方法，其特征在于，在所述贯通孔侧壁上形成绝缘侧墙之后，还包括：

在所述贯通孔内形成公共源极柱。

Images