CN112466886B - 一种三维存储器及其制作方法 - Google Patents

Abstract

本发明提供一种三维存储器及其制作方法，该方法包括以下步骤：提供一基底结构；形成垂直沟道结构及栅线缝隙于基底结构中；去除栅极牺牲层，得到多条栅极横向缝隙；形成导电层于栅极横向缝隙中；形成侧墙保护层于栅线缝隙的侧壁；去除底部多晶硅层，得到底部横向缝隙；经由底部横向缝隙去除存储叠层的一部分以暴露出沟道层的一部分；形成底部多晶硅层于底部横向缝隙中；形成阵列公共源极结构于栅线缝隙中。本发明先形成栅极导电层，再进行底部牺牲层和此处存储叠层的去除，可以极大改善栅线缝隙侧壁保护层的工艺窗口，显著减小侧壁被湿法刻蚀损伤所造成的不利影响，此外，栅极导电层形成过程中沉积的粘附层有利于对底部拐角的保护。

Description

一种三维存储器及其制作方法

技术领域

本发明属于半导体集成电路技术领域，涉及一种三维存储器及其制作方法。

背景技术

三维存储器包括3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。在3D NOR闪存中，存储单元在位线和地线之间并联排列，而在3D NAND闪存中，存储单元在位线和地线之间串列排列。3D NAND闪存具有较低的读取速度，但是却具有较高的写入速度，适合用于存储数据，其优点在于体积小、容量大。

闪存器件根据电荷存储层的形状划分包括一种硅-氧化物-氮化物-氧化物(SONO)器件，SONO型闪存器件具有较高的可靠性，并能够以较低的电压执行编程和擦除操作，且SONO型闪存器件具有很薄的单元，便于制造。SONO刻蚀是SONO型闪存器件制作中一个很重要的工艺步骤，具体为：沟道孔的侧壁和底部形成有SONO堆叠结构层，通过SONO刻蚀步骤刻蚀去除位于沟道孔底部的SONO堆叠结构层，以暴露出硅外延层。SONO刻蚀形貌决定沟道孔上下连接的结构的功能以及影响良率大小，因此在3D NAND工艺中是非常重要的步骤。

然而，随着3D Nand层数增加，SONO刻蚀也开始面临较大的挑战。目前，出现一种新的闪存器件，其不采用SONO型闪存器件从沟道结构底部引出沟道层的方式，而是从沟道结构侧面引出沟道层，可以避免3D Nand由于层数增加带来的SONO Etch的挑战。

沟道侧面引出层的形成需要预先去除其形成位置的底部牺牲层，蚀刻剂由栅线缝隙导入。在底部牺牲层去除的时候会对栅线缝隙侧壁产生负面影响，若侧壁保护层被破坏而暴露出两侧的叠层结构，形成沟道侧面引出层时会在暴露的叠层结构侧壁形成硅缺陷，进而影响后续叠层结构中栅线牺牲层的去除，使得氮化硅去除不彻底，后续形成的栅线层无法电连接沟道结构侧壁。另外，栅线缝隙与底部牺牲层交界处的底部拐角容易受到损伤，形成结构脆弱点。

因此，对于栅线缝隙侧壁的保护至关重要，如何提供一种新的三维存储器的制作方法以提高产品良率，成为本领域技术人员亟待解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制作方法，用于解决现有技术中三维存储器制造过程中由于工艺窗口的限制，栅线缝隙侧墙保护层在底部牺牲层去除过程中容易被损坏，导致对器件产生不良影响，并且底部拐角的位置容易受到损伤，形成脆弱点的问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器的制作方法，包括以下步骤：

提供一基底结构，所述基底结构自下而上依次包括衬底、底部牺牲层、底部介质层及叠层结构，所述叠层结构包括在垂直方向上堆叠的栅极牺牲层，相邻所述栅极牺牲层之间设有电介质层；

形成垂直沟道结构于所述基底结构中，所述垂直沟道结构上下贯穿所述叠层结构，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层；

形成栅线缝隙于所述基底结构中，所述栅线缝隙上下贯穿所述叠层结构，并至少往下延伸至所述底部牺牲层中；

去除所述栅极牺牲层，得到多条栅极横向缝隙；

形成导电层于所述栅极横向缝隙中；

形成侧墙保护层于所述栅线缝隙的侧壁；

去除所述底部牺牲层，得到底部横向缝隙；

经由所述底部横向缝隙去除所述存储叠层的一部分以暴露出所述沟道层的一部分；

形成底部多晶硅层于所述底部横向缝隙中；

形成阵列公共源极结构于所述栅线缝隙中。

可选地，在所述栅线缝隙的径向上，所述侧墙保护层由外而内依次包括氧化硅层及氮化硅层。

可选地，形成所述导电层于所述栅极横向缝隙中包括以下步骤：

形成第一粘附层于所述栅极横向缝隙中，所述第一粘附层还附着于所述底部介质层被所述栅线缝隙暴露的表面及所述电介质层被所述栅线缝隙暴露的表面；

形成第二粘附层于所述栅极横向缝隙中；

形成栅极材料层于所述栅极横向缝隙中。

可选地，所述第一粘附层的材质包括氧化铝。

可选地，所述底部牺牲层与所述底部介质层之间还设有底部保护层，在去除所述栅极牺牲层时，所述底部保护层靠近所述栅线缝隙的一端也被部分去除，得到侧面缺口，所述第一粘附层还填充进所述侧面缺口。

可选地，在去除所述底部牺牲层之后，还包括去除所述底部保护层的步骤。

可选地，所述衬底中设有一凹槽，所述底部牺牲层填充进所述凹槽，所述栅线缝隙在所述衬底上的正投影位于所述凹槽内。

可选地，在形成所述底部多晶硅层之后以及形成所述阵列公共源极结构之前，还包括形成底部外延层于所述凹槽中的步骤。

可选地，所述底部外延层自下而上依次包括N型外延硅层及N型多晶硅层。

可选地，所述衬底与所述底部牺牲层的界面处设有阻挡层，在去除所述底部牺牲层之后，还包括去除所述阻挡层的步骤。

本发明还提供一种三维存储器，包括：

衬底；

底部多晶硅层，位于所述衬底上；

底部介质层，位于所述底部多晶硅层上；

多个导电层，在垂直方向上堆叠于所述底部介质层上方，相邻所述导电层之间设有电介质层；

垂直沟道结构，上下贯穿多个所述导电层及所述电介质层，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层，所述底部多晶硅层横向贯穿所述存储叠层以与所述沟道层连接；

阵列公共源极结构，上下贯穿多个所述导电层、所述电介质层及所述底部介质层，所述阵列源极结构包括导电结构及包围于所述导电结构外侧面的隔离侧墙，所述隔离侧墙与所述底部多晶硅层直接接触。

可选地，所述阵列公共源极结构下方设有底部外延层，所述底部外延层自下而上依次包括N型外延硅层及N型多晶硅层，所述N型外延硅层位于所述衬底中，所述N型多晶硅层作为所述底部多晶硅层的一部分，所述隔离侧墙与所述N型多晶硅层直接接触。

如上所述，本发明的三维存储器及其制作方法先形成栅极导电层，再进行底部牺牲层和此处存储叠层的去除，并在栅线缝隙侧壁沉积氧化层和氮化硅作为保护层，一方面极大改善侧壁保护层的工艺窗口，间接增加了保护层的厚度，另一方面可以显著减小侧壁被湿法刻蚀损伤所造成的不利影响，此外，栅极导电层形成过程中沉积的氧化铝有利于对底部拐角的保护。

附图说明

图1显示为本发明的三维存储器的制作方法的工艺流程图。

图2显示为提供一基底结构的示意图。

图3显示为形成垂直沟道结构于所述基底结构中的示意图。

图4显示为形成栅线缝隙于所述基底结构中的示意图。

图5显示为去除所述栅极牺牲层，得到多条栅极横向缝隙的示意图。

图6显示为形成导电层于所述栅极横向缝隙中的示意图。

图7显示为沉积侧墙保护层于所述栅线缝隙内及所述叠层结构上方的示意图。

图8显示为去除所述侧墙保护层位于所述栅线缝隙底部的部分以暴露出所述底部牺牲层的至少一部分，并去除所述侧墙保护层位于所述叠层结构上方的部分的示意图。

图9显示为去除所述底部牺牲层，得到底部横向缝隙的示意图。

图10显示为进一步对图9所示的结构进行界面处理的示意图。

图11显示为沿着所述底部横向缝隙的侧壁去除所述存储叠层中的所述阻隔层的示意图。

图12显示为继续去除被暴露的所述存储叠层中的所述存储层及所述隧穿层的示意图。

图13显示为进一步预清洗所述底部横向缝隙的表面的示意图。

图14显示为形成底部多晶硅层于所述底部横向缝隙中的示意图。

图15显示为进行回刻，去除所述栅线缝隙的侧壁及所述覆盖层的上方的多晶硅材料的示意图。

图16显示为继续形成底部外延层于所述凹槽中的示意图。

图17显示为形成隔离侧墙于所述栅线缝隙的侧壁的示意图。

图18显示为去除所述隔离侧墙位于所述覆盖层上方的部分，并去除所述隔离侧墙位于所述栅线缝隙底部中间的部位以暴露出所述底部多晶硅层的示意图。

图19显示为形成所述阵列共源极结构的导电部分的示意图。

元件标号说明

S1～S10 步骤

1 衬底

2 底部牺牲层

3 底部介质层

4 栅极牺牲层

5 电介质层

6 阻挡层

7 底部保护层

8 凹槽

9 沟道层

10 阻隔层

11 存储层

12 隧穿层

13 填充材料

14 半导体接触部

15 覆盖层

16 栅线缝隙

17 栅极横向缝隙

18 第一粘附层

19 第二粘附层

20 栅极材料层

21 氧化硅层

22 氮化硅层

23 底部横向缝隙

24 底部多晶硅层

25 N型外延硅层

26 N型多晶硅层

27 隔离侧墙

28 氮化钛层

29 介质层

30 钨层

31 侧面缺口

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本发明提供一种三维存储器的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：

S1：提供一基底结构，所述基底结构自下而上依次包括衬底、底部牺牲层、底部介质层及叠层结构，所述叠层结构包括在垂直方向上堆叠的栅极牺牲层，相邻所述栅极牺牲层之间设有电介质层；

S2：形成垂直沟道结构于所述基底结构中，所述垂直沟道结构上下贯穿所述叠层结构，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层；

S3：形成栅线缝隙于所述基底结构中，所述栅线缝隙上下贯穿所述叠层结构，并至少往下延伸至所述底部牺牲层中；

S4：去除所述栅极牺牲层，得到多条栅极横向缝隙；

S5：形成导电层于所述栅极横向缝隙中；

S6：形成侧墙保护层于所述栅线缝隙的侧壁；

S7：去除所述底部多晶硅层，得到底部横向缝隙；

S8：经由所述底部横向缝隙去除所述存储叠层的一部分以暴露出所述沟道层的一部分；

S9：形成底部多晶硅层于所述底部横向缝隙中；

S10：形成阵列公共源极结构于所述栅线缝隙中。

首先请参阅图2，执行步骤S1：提供一基底结构，所述基底结构自下而上依次包括衬底1、底部牺牲层2、底部介质层3及叠层结构，所述叠层结构包括在垂直方向上堆叠的栅极牺牲层4，相邻所述栅极牺牲层4之间设有电介质层5。

作为示例，所述衬底1包括但不限于Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium On Insulator，GOI)衬底等，所述衬底1可以为P型掺杂或N型掺杂。所述底部牺牲层2包括但不限于多晶硅层。所述底部介质层3包括但不限于氧化硅层。

作为示例，所述衬底1与所述底部牺牲层2的界面处设有阻挡层6，用以保护所述衬底1表面。所述阻挡层6包括但不限于氧化硅层。

作为示例，所述底部牺牲层2与所述底部介质层3之间还设有底部保护层7。

作为示例，为了扩大后续形成栅线缝隙的工艺窗口，所述衬底1中设有一凹槽8，所述底部牺牲层2填充进所述凹槽8，其中，后续形成的栅线缝隙在所述衬底1上的正投影位于所述凹槽8内。

再请参阅图3，执行步骤S2：形成垂直沟道结构于所述基底结构中，所述垂直沟道结构上下贯穿所述叠层结构，并往下延伸至所述衬底1中，所述垂直沟道结构包括沟道层9及环绕于所述沟道层外侧面及外底面的存储叠层。

作为示例，所述垂直沟道结构的底面高于所述凹槽8的底面，也就是说，所述凹槽8的深度比所述垂直沟道结构更深。

具体的，形成所述垂直沟道结构包括以下步骤：

步骤S2-1：通过一个或多个湿法蚀刻和/或干法蚀刻工艺(例如深反应离子蚀刻(DRIE))形成垂直沟道孔于所述基底结构中，所述垂直沟道孔上下贯穿所述叠层结构，并往下延伸至所述衬底1中。

步骤S2-2：采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成所述存储叠层于所述垂直沟道孔的侧壁与底面。所述存储叠层在所述垂直沟道孔的径向上由外而内依次包括阻隔层10、存储层11和隧穿层12，所述阻隔层10包括但不限于氧化硅层、氮氧化硅层、高k介质层中的至少一种，所述存储层11包括但不限于氮化硅层、氮氧化硅层、硅层中的至少一种，所述隧穿层12包括但不限于氧化硅层、氮氧化硅层中的至少一种。

步骤S2-3：采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成所述沟道层9于所述存储叠层表面。所述沟道层9包括但不限于多晶硅层、单晶硅层及非晶硅层中的至少一种。

作为示例，可进一步沉积填充材料13(氧化硅或其它电介质材料)于所述垂直沟道孔的剩余空间中，以完全或部分填充所述垂直沟道孔，并可进一步形成半导体接触部14于所述垂直沟道孔的上部，所述半导体接触部14的材质包括但不限于多晶硅，其与所述沟道层9连接。为了保护所述垂直沟道结构，可进一步沉积覆盖层15于所述叠层结构上方以覆盖所述垂直沟道结构。

再请参阅图4，执行步骤S3：采用湿法蚀刻工艺和/或干法蚀刻工艺(例如，DRIE)形成栅线缝隙16于所述基底结构中，所述栅线缝隙16上下贯穿所述叠层结构，并至少往下延伸至所述底部牺牲层2中。

具体的，由于所述衬底1中设有所述凹槽8，扩大了形成所述栅线缝隙16的工艺窗口，所述栅线缝隙16的底部不仅可以停留在所述衬底1的顶面上方，也可以停留在所述衬底1的顶面下方。

再请参阅图5，执行步骤S4：采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述栅极牺牲层4，得到多条栅极横向缝隙17。

具体的，在去除所述栅极牺牲层4时，所述底部保护层7靠近所述栅线缝隙16的一端也被部分去除，得到侧面缺口31。

再请参阅图6，执行步骤S5：形成导电层于所述栅极横向缝隙17中。

作为示例，形成所述导电层于所述栅极横向缝隙17中包括以下步骤：

步骤S5-1：采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺形成第一粘附层18于所述栅极横向缝隙17中，所述第一粘附层18还附着于所述底部介质层3被所述栅线缝隙17暴露的表面及所述电介质层5被所述栅线缝隙17暴露的表面。

本实施例中，所述第一粘附层18的材质包括氧化铝。所述第一粘附层18还填充进所述侧面缺口31，并覆盖所述凹槽8的内壁。

步骤S5-2：采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺形成第二粘附层19于所述栅极横向缝隙17中，所述第二粘附层19覆盖所述第一粘附层18的内壁。

作为示例，所述第二粘附层19包括但不限于TiN层、Ti层、Ta层及TaN层中的至少一种。

步骤S5-3：采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺形成栅极材料层20于所述栅极横向缝隙17中。所述栅极材料层20包括但不限于钨层。

再请参阅图7及图8，执行步骤S6：形成侧墙保护层于所述栅线缝隙16的侧壁。

具体的，形成所述侧墙保护层包括以下步骤：

步骤S4-1：如图7所示，沉积所述侧墙保护层于所述栅线缝隙16内及所述叠层结构上方，其中，所述侧墙保护层可以是叠层结构，以在后续的多次刻蚀工艺中不被完全去除，持续发挥所述叠层结构侧壁的保护作用。本实施例中，所述侧墙保护层由外而内依次包括氧化硅层21及氮化硅层22。所述氧化硅层21的厚度范围是5-50nm，优选为10nm，所述氮化硅层22的厚度范围是5-50nm，优选为30nm。

当然，在其它实施例中，所述侧墙保护层的组成可以根据需要进行调整，此处不应过分限制本发明的保护范围。

步骤S4-2：如图8所示，去除所述侧墙保护层位于所述栅线缝隙16底部的部分以暴露出所述底部牺牲层2的至少一部分，并去除所述侧墙保护层位于所述叠层结构上方的部分。

由于所述栅极材料层20面向所述栅线缝隙16的一侧存在一定的过刻蚀(凹陷)，可以极大改善侧壁保护层的工艺窗口，间接增加了保护层的厚度。并且栅极导电层形成过程中沉积的氧化铝有利于对底部拐角的保护。

再请参阅图9，执行步骤S7：采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述底部牺牲层2，得到底部横向缝隙23。

作为示例，请参阅图10，进一步对图9所示的结构进行界面处理，在此过程中，所述氮化硅层22、所述底部保护层7有所减薄，所述阻挡层6也可被去除。

再请参阅图11及图12，执行步骤S8：经由所述底部横向缝隙23去除所述存储叠层的一部分以暴露出所述沟道层9的一部分。

具体的，首先沿着所述底部横向缝隙23的侧壁去除所述存储叠层中的所述阻隔层10(如图11所示)，然后继续去除被暴露的所述存储叠层中的所述存储层11及所述隧穿层12(如图12所示)。在此过程中，所述存储叠层中的所述第一粘附层18伸进所述底部横向缝隙23中的部分也被去除，所述侧墙保护层中的所述氮化硅层22也被去除，所述侧墙保护层中的所述氧化硅层21被减薄。

本实施例中，如图13所示，进一步预清洗所述底部横向缝隙23的表面，在此过程中，所述侧墙保护层伸进所述底部横向缝隙23中的部分一并被去除。

再请参阅图14及图15，执行步骤S9：形成底部多晶硅层24于所述底部横向缝隙23中。

具体的，采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺沉积所述底部多晶硅层24于所述底部横向缝隙23中，在此过程中，所述栅线缝隙16的侧壁及所述覆盖层15的上方也会沉积有多晶硅材料(如图14所示)。然后进行回刻，去除所述栅线缝隙16的侧壁及所述覆盖层15的上方的多晶硅材料(如图15所示)。

作为示例，若所述衬底1中形成有所述凹槽8，则在上述回刻步骤中，同时去除所述凹槽8的侧壁与底面的多晶硅材料。

作为示例，请参阅图16，继续形成底部外延层于所述凹槽8中。本实施例中，所述底部外延层自下而上依次包括N型外延硅层25及N型多晶硅层26。

再请参阅图17至图19，执行步骤S10：形成阵列公共源极结构于所述栅线缝隙16中。

作为示例，如图17所示，先形成隔离侧墙27于所述栅线缝隙16的侧壁，然后如图18所示，去除所述隔离侧墙27位于所述覆盖层15上方的部分，并去除所述隔离侧墙27位于所述栅线缝隙16底部中间的部位以暴露出所述底部多晶硅层24(或所述底部外延层)，再如图19所示，形成所述阵列共源极结构的导电部分。作为示例，所述阵列共源极结构的导电部分包括氮化钛层28、包裹于所述氮化钛层28中的介质层29(例如多晶硅等)及位于所述介质层29上方的钨层30，所述钨层30的底部及侧壁被氮化钛层28包裹，以防止钨扩散。

至此，制作得到了一种三维存储器，本实施例的三维存储器的制作方法先形成栅极导电层，再进行底部牺牲层和此处存储叠层的去除，并在栅线缝隙侧壁沉积氧化层和氮化硅作为保护层，一方面极大改善侧壁保护层的工艺窗口，间接增加了保护层的厚度，另一方面可以显著减小侧壁被湿法刻蚀损伤所造成的不利影响，此外，栅极导电层形成过程中沉积的氧化铝有利于对底部拐角的保护。

实施例二

本实施例中提供一种三维存储器，请参阅图19，显示为该三维存储器的结构示意图，包括衬底1、底部多晶硅层24、底部介质层3、多个导电层、垂直沟道结构及阵列公共源极结构，其中，所述底部多晶硅层24位于所述衬底1上；所述底部介质层3位于所述底部多晶硅层24上；多个所述导电层在垂直方向上堆叠于所述底部介质层3上方，相邻所述导电层之间设有电介质层5；所述垂直沟道结构上下贯穿多个所述导电层及所述电介质层5，并往下延伸至所述衬底1中，所述垂直沟道结构包括沟道层9及环绕于所述沟道层外侧面及外底面的存储叠层，所述底部多晶硅层24横向贯穿所述存储叠层以与所述沟道层9连接；所述阵列公共源极结构上下贯穿多个所述导电层、所述电介质层5及所述底部介质层3，所述阵列源极结构包括导电结构及包围于所述导电结构外侧面的隔离侧墙27，所述隔离侧墙27与所述底部多晶硅层24直接接触。

作为示例，所述衬底1包括但不限于Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium On Insulator，GOI)衬底等，所述衬底1可以为P型掺杂或N型掺杂。

作为示例，所述电介质层5包括但不限于氧化硅层，所述导电层包括第一粘附层18、第二粘附层19及栅极材料层20，所述第一粘附层18的材质包括氧化铝，所述第二粘附层19包括但不限于TiN层、Ti层、Ta层及TaN层中的至少一种，所述栅极材料层20包括但不限于钨层。

作为示例，所述存储叠层在所述垂直沟道孔的径向上由外而内依次包括阻隔层10、存储层11和隧穿层12，所述阻隔层10包括但不限于氧化硅层、氮氧化硅层、高k介质层中的至少一种，所述存储层11包括但不限于氮化硅层、氮氧化硅层、硅层中的至少一种，所述隧穿层12包括但不限于氧化硅层、氮氧化硅层中的至少一种。所述沟道层9包括但不限于多晶硅层、单晶硅层及非晶硅层中的至少一种。

作为示例，所述导电结构氮化钛层28、包裹于所述氮化钛层28中的介质层29(例如多晶硅等)及位于所述介质层29上方的钨层30，所述钨层30的底部及侧壁被氮化钛层28包裹，以防止钨扩散。

作为示例，所述阵列公共源极结构下方设有底部外延层，所述底部外延层自下而上依次包括N型外延硅层25及N型多晶硅层26，所述N型外延硅层25位于所述衬底1中，所述N型多晶硅层26作为所述底部多晶硅层24的一部分，所述隔离侧墙27与所述N型多晶硅层26直接接触。

综上所述，本发明的三维存储器及其制作方法先形成栅极导电层，再进行底部牺牲层和此处存储叠层的去除，并在栅线缝隙侧壁沉积氧化层和氮化硅作为保护层，一方面极大改善侧壁保护层的工艺窗口，间接增加了保护层的厚度，另一方面可以显著减小侧壁被湿法刻蚀损伤所造成的不利影响，此外，栅极导电层形成过程中沉积的氧化铝有利于对底部拐角的保护。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种三维存储器的制作方法，其特征在于，包括以下步骤：

提供一基底结构，所述基底结构自下而上依次包括衬底、底部牺牲层、底部介质层及叠层结构，所述叠层结构包括在垂直方向上堆叠的栅极牺牲层，相邻所述栅极牺牲层之间设有电介质层；

形成垂直沟道结构于所述基底结构中，所述垂直沟道结构上下贯穿所述叠层结构，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层；

形成栅线缝隙于所述基底结构中，所述栅线缝隙上下贯穿所述叠层结构，并至少往下延伸至所述底部牺牲层中；

去除所述栅极牺牲层，得到多条栅极横向缝隙；

形成导电层于所述栅极横向缝隙中；

形成侧墙保护层于所述栅线缝隙的侧壁；

去除所述底部牺牲层，得到底部横向缝隙；

经由所述底部横向缝隙去除所述存储叠层的一部分以暴露出所述沟道层的一部分；

形成底部多晶硅层于所述底部横向缝隙中；

形成阵列公共源极结构于所述栅线缝隙中。

2.根据权利要求1所述的三维存储器的制作方法，其特征在于：在所述栅线缝隙的径向上，所述侧墙保护层由外而内依次包括氧化硅层及氮化硅层。

3.根据权利要求1所述的三维存储器的制作方法，其特征在于，形成所述导电层于所述栅极横向缝隙中包括以下步骤：

形成第一粘附层于所述栅极横向缝隙中，所述第一粘附层还附着于所述底部介质层被所述栅线缝隙暴露的表面及所述电介质层被所述栅线缝隙暴露的表面；

形成第二粘附层于所述栅极横向缝隙中；

形成栅极材料层于所述栅极横向缝隙中。

4.根据权利要求3所述的三维存储器的制作方法，其特征在于：所述第一粘附层的材质包括氧化铝。

5.根据权利要求3所述的三维存储器的制作方法，其特征在于：所述底部牺牲层与所述底部介质层之间还设有底部保护层，在去除所述栅极牺牲层时，所述底部保护层靠近所述栅线缝隙的一端也被部分去除，得到侧面缺口，所述第一粘附层还填充进所述侧面缺口。

6.根据权利要求5所述的三维存储器的制作方法，其特征在于：在去除所述底部牺牲层之后，还包括去除所述底部保护层的步骤。

7.根据权利要求1所述的三维存储器的制作方法，其特征在于：所述衬底中设有一凹槽，所述底部牺牲层填充进所述凹槽，所述栅线缝隙在所述衬底上的正投影位于所述凹槽内。

8.根据权利要求7所述的三维存储器的制作方法，其特征在于：在形成所述底部多晶硅层之后以及形成所述阵列公共源极结构之前，还包括形成底部外延层于所述凹槽中的步骤。

9.根据权利要求8所述的三维存储器的制作方法，其特征在于：所述底部外延层自下而上依次包括N型外延硅层及N型多晶硅层。

10.根据权利要求1所述的三维存储器的制作方法，其特征在于：所述衬底与所述底部牺牲层的界面处设有阻挡层，在去除所述底部牺牲层之后，还包括去除所述阻挡层的步骤。

11.一种三维存储器，其特征在于，包括：

衬底；

底部多晶硅层，位于所述衬底上；

底部介质层，位于所述底部多晶硅层上；

多个导电层，在垂直方向上堆叠于所述底部介质层上方，相邻所述导电层之间设有电介质层；

垂直沟道结构，上下贯穿多个所述导电层及所述电介质层，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层，所述底部多晶硅层横向贯穿所述存储叠层以与所述沟道层连接；

阵列公共源极结构，上下贯穿多个所述导电层、所述电介质层及所述底部介质层，所述阵列公共源极结构包括导电结构及包围于所述导电结构外侧面的隔离侧墙，所述隔离侧墙与所述底部多晶硅层直接接触；

所述阵列公共源极结构下方设有底部外延层，所述底部外延层自下而上依次包括N型外延硅层及N型多晶硅层，所述N型外延硅层位于所述衬底中，所述N型多晶硅层作为所述底部多晶硅层的一部分，所述隔离侧墙与所述N型多晶硅层直接接触。