CN111341713A - 一种封装方法和封装结构 - Google Patents

一种封装方法和封装结构 Download PDF

Info

Publication number
CN111341713A
CN111341713A CN201811604403.1A CN201811604403A CN111341713A CN 111341713 A CN111341713 A CN 111341713A CN 201811604403 A CN201811604403 A CN 201811604403A CN 111341713 A CN111341713 A CN 111341713A
Authority
CN
China
Prior art keywords
substrate
layer
mark
chip
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811604403.1A
Other languages
English (en)
Inventor
石虎
刘孟彬
敖萨仁
李海江
李洪昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Publication of CN111341713A publication Critical patent/CN111341713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例提供一种封装方法和封装结构，所述封装方法包括：提供基板和多个芯片；在所述基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置；识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。本发明通过标记了芯片第一预设位置的第一标识进行对准，提高了对准精度；并且，由于第一标识位于标识层，不会占用基板的有效使用面积，使得本发明中第一标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。

Description

一种封装方法和封装结构
本申请要求于2018年12月18日提交中国专利局、申请号为201811550752.X、发明名称为“一种封装方法和封装结构”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种封装方法和封装结构。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路封装技术的要求相应也不断提高。其中，***级封装(System in Package，SIP)是将多个具有不同功能的有源元件、无源元件、微机电***(MEMS)、光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的***或子***，允许异质IC集成。相比于***级芯片(System on Chip，SOC)，***级封装的集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的***，是一种较为普遍的封装技术。
目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级***封装(Wafer Level System in Package，WLPSIP)和面板级***封装(Panel Level System in Package，PLSIP)，与传统的***级封装相比，晶圆级***封装和面板级***封装是在晶圆(Wafer)或面板上完成封装制程，具有大幅度减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可显著降低工作量与设备的需求。
但是，目前封装方法所形成封装结构的良率和可靠性仍有待提高。
发明内容
本发明实施例解决的问题是提供一种封装方法和封装结构，提高封装结构的良率和可靠性。
为解决上述问题，本发明实施例提供一种封装方法，包括：提供基板和多个芯片；在所述基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置；识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。
本发明实施例还提供一种封装结构，包括：基板和键合于所述基板上的多个芯片，所述基板朝向所述芯片的面上具有标识层，所述标识层上具有第一标识，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例通过在基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置，进而通过识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。本发明通过标记了芯片第一预设位置的第一标识进行对准，提高了对准精度；并且，由于第一标识位于标识层，不会占用基板的有效使用面积，使得本发明中第一标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。
附图说明
图1是一种封装方法中键合步骤对应的结构示意图；
图2是本发明实施例一种封装方法流程图；
图3至图7是图2所示实施例中各步骤对应的结构示意图；
图8是本发明另一实施例中封装方法流程图；
图9至图11是图8所示实施例中各步骤对应的结构示意图；
图12是本发明又一实施例中封装方法流程图；
图13是图12所示实施例对应的结构示意图。
具体实施方式
目前封装方法所形成封装结构的良率和可靠性仍有待提高。现结合一种封装方法分析封装结构的良率和可靠性有待提高的原因。
发明人发现，现有技术中的封装方法，在将芯片键合至基板时，通常需要将芯片设置在基板的预设位置处，以图1所示的一种封装结构为例，芯片130应当键合在基板110中的两个半导体结构111之间。因此，在将芯片键合至基板上时，通常需要通过键合对准工艺进行芯片与基板的对准。目前的键合对准工艺主要包括以下两种：
第一种为全局对准(Global alignment)工艺，该工艺通过识别基板的圆心，并根据基板圆心与预设位置之间的距离确定预设位置的位置，进而将芯片设置在基板的预设位置。这种工艺仅仅是一种间接的对准方法，对基板的预设位置的对准实质上是一种相对对准，相比与直接识别预设位置的对准标识进行的直接对准，对准精度低。
第二种为局域对准(Local alignment)工艺，该种工艺通过光刻、刻蚀等工艺在基板的上表面形成对准标识，该对准标识直接设置在基板的预设位置。然而，基于光刻、刻蚀等工艺形成对准标识，会对基板内部造成伤害，使得设置了对准标识部分的基板便不能再设置其他内部结构。因此，对准标识的设置会造成基板有效器件区面积的减少。为了减小对准标识的占用面积，增加基板的有效器件区面积，通常会尽量减少对准标识的个数，同时，还会减小对准标识的面积。对准标识个数的减少，增大了对准工艺的对准难度，而对准标识面积的减小，进一步增大了对准工艺中的对准难度，从而使得对准工艺的对准精度低。
在将芯片键合至基板时，对准精度低造成了芯片键合位置的偏移，最终造成了封装结构的良率和可靠性低。
为了解决所述技术问题，本发明实施例提供一种封装方法，包括：提供基板和多个芯片；在所述基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置；识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。通过标记了第一预设位置的第一标识进行芯片的对准，提高了对准精度；并且，由于第一标识位于标识层，不会占用基板的有效使用面积，使得本发明中第一标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。
参考图2，示出了本发明实施例一种封装方法流程图。本实施例所述封装包括以下基本步骤：
步骤S110：提供基板和多个芯片；
步骤S120：在所述基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置；
步骤S130：识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。
在本发明实施例中，通过在基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置，进而通过识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。本发明通过标记了芯片在基板的第一预设位置的第一标识进行对准，提高了对准精度。并且，由于第一标识位于标识层，第一标识也不会占用基板的有效使用面积，使得本发明中第一标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
具体的，根据图2中的封装方法流程图，所述封装方法的具体执行过程如下：
首先，参考图3和图4，执行步骤S110，提供基板210(如图3所示)和多个芯片220(如图4所示)。
当所述封装方法用于实现晶圆级***封装时，所述基板210为器件晶圆(CMOSWafer)或载体，具体的，该载体为载体晶圆(Carrier Wafer)，所述载体晶圆可以为玻璃或硅质基体。具体地，所述载体晶圆可以为半导体衬底(例如硅衬底)晶圆、有机玻璃晶圆、无机玻璃晶圆、氧化物晶体晶圆、陶瓷晶圆、金属晶圆或无机氧化物晶圆。
当所述封装方法用于实现面板级***封装时，所述基板210为面板(Panel)。所述面板的形状为正方形、长方形或其它任意所需形状，所述面板的尺寸通常较大，以实现更多芯片的封装，降低封装成本。具体地，所述面板可以为印刷线路板(Printed Wire Board，PWB)、印刷电路板(Printed Circuit Board，PCB)、双层印制板、多层印制板、柔性电路板或其他类型。
本实施例中，所述封装方法用于实现晶圆级***封装，且根据实际工艺需求，所述基板210为器件晶圆。具体地，定义所述基板210为第二器件晶圆。所述第二器件晶圆为已经完成器件制作的晶圆，采用半导体芯片制作技术所制成。因此，所述第二器件晶圆中集成有多个半导体结构211。
芯片220为至少具有一种功能的芯片。其中，根据功能的不同，不同的芯片分为不同的功能类型。所述多个芯片220的功能类型至少为一种。具体地，所述芯片220可以为存储芯片、通讯芯片、处理芯片、闪存芯片或逻辑芯片。在其他实施例中，所述芯片还可以是其他功能芯片。
本实施例中，所述晶圆级***封装用于将多个不同功能的芯片220组合到一个封装结构中，因此所述多个芯片220的功能类型为多种，所述芯片220通过对不同功能类型的多个器件晶圆进行切割所获得。在其他实施例中，根据实际工艺需求，所述多个芯片的功能类型还可以相同。
如图4所示，本实施例中，提供所述多个芯片220的步骤中，所述多个芯片220集成在第一器件晶圆100中。以获得多个相同功能类型的芯片220为例，提供所述多个芯片220的步骤包括：提供第一器件晶圆100，所述第一器件晶圆100包括器件区100a以及环绕所述器件区100a的切割道区100b，所述器件区100a的第一器件晶圆100中集成有所述多个芯片220，沿所述切割道区100b对所述第一器件晶圆100进行切割处理，获得多个分立的具有键合层的芯片220。
相应的，当所述晶圆级***封装用于将多个不同功能的芯片220组合到一个封装结构中时，提供多个芯片220的步骤中，需提供不同功能类型的多个第一器件晶圆100。
接着，参考图2，并结合参考图5和图6，图6是图5所示的标识层俯视结构图，执行步骤S120，在所述基板210(如图5所示)上形成具有第一标识231(如图6所示)的标识层230(如图5所示)，所述第一标识231用于标记所述基板210上设置所述芯片220(如图4所示)的第一预设位置。
由于第一标识标记基板上用于设置芯片的第一预设位置，在芯片和基板的对准过程中，按照第一标识标记的位置进行芯片的对准，能够使得对准装置准确的识别第一预设位置，从而提高了芯片的对准精度。并且，采用标识层进行芯片的定位，工艺简单，不易出现标识不匹配的状况，从而可以实现芯片的准确定位。
另外，在第一标识的形成过程，不会对基板进行损伤，因而也不会占用基板的有效使用面积，使得本发明标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。
本实施例中，标识层230可以为单层的仅承载对应标识的膜层，也可以为承载对应标识的膜层与具有粘性的膜层构成的复合膜层。所述复合膜层可以是能够使得标识层一侧具有粘性的复合膜层，也可以是使得标识层相对的两侧都具有粘性的复合膜层，以便粘接标识层至对应的位置。
其中，仅承载对应标识的膜层为易于粘接的材料，如树脂材料、塑胶材料等；具有粘性的膜层可以为用于键合的材料(键合材料)形成的膜层，如干膜(Dry film)、聚酰亚胺(Polyimide)、聚苯并恶唑(PBO)或苯并环丁烯(BCB)等，以便于在采用键合工艺设置芯片至基板时，可以实现芯片和基板的完全键合。
本实施例中，如图5所示，所述标识层230包括用于朝向基板210的第一面233和用于朝向芯片220的第二面234。其中，所述标识层230的第一面233上形成有具有粘性的膜层，通过使所述第一面233具有粘性，从而将所述标识层230粘接至基板210上。并且，所述所述标识层230的第二面234上形成有具有粘性的膜层，通过使所述第二面234具有粘性，从而将所述芯片220粘接至标识层230上。
本实施例中，采用安置(mounting)工艺、层压(lamination)工艺或粘附(tape)工艺，将所述标识层230粘接至基板210上。通过采用上述工艺，使得所述标识层230能够无气泡地贴附在所述基板210表面，从而提高所述标识层230和所述基板210之间的粘合强度。
其中，当后续工艺中包括键合步骤，且利用标识层本身的粘性粘接基板时，所述第一面233和/或第二面234上的粘性材料为键合材料，且该键合材料与用于键合的键合层中的粘性材料一致，以保证键合工艺的工艺质量。
本实施例中，如图6所示，所述第一标识231为标记了第一预设位置的对位图形。在芯片的对准过程中，识别对位图形，并将芯片与该对位图形进行对准，以将芯片键合至对位图形标记的位置。通过直接通过第一标识231的位置进行对准，提高对准精度。在其他实施例中，所述第一标识还可以为网格。
本实施例中，所述在所述基板上形成具有第一标识的标识层的步骤包括：在所述标识层上形成第一标识；形成所述第一标识后，在所述基板上设置具有所述第一标识的标识层。
其中，先在标识层上形成第一标识，在工艺上更加易于实现，从而仅考虑设置具体第一标识的标识层的角度进行标识层的设置。
在其他实施例中，也可以在所述基板上形成所述标识层之后，在所述标识层上形成所述第一标识。
本实施例中，所述标识层上的第一标识可以通过印刷或者激光打印等方式设置于标识层上，本发明在此不做具体的限制。另外需要说明的是，标识层上的所述第一标识应当是后续设置芯片至基板的设备，如芯片键合机台(die attach device)，能够识别的标识，以实现芯片在基板上的对准。
并且，在本实施例中，所述标识层230还具有用于标记基板的第二预设位置的第二标识232(如图6所示)。其中，所述第二标识232用于实现标识层与基板的对准，而基于标识层与基板的对准，可以保证芯片与基板的对准，第二标识可以对应基板的某一个或多个特定位置。其中，第二标识可以与第一标识同时通过印刷或者激光打印等方式设置于标识层上，也可以与第一标识分别通过不同的工艺设置于标识层上，本发明在此不做具体的限制。
继续参考图6，本实施例中，第二预设位置为基板的边缘位置，所述第二标识232为与所述基板边缘匹配的图形。在其他实施例中，所述第二预设位置还可以为基板的中心位置，第二标识232可以为标记基板210的中心位置的图形。
在所述标识层230包括第二标识232时，本实施例中步骤S120可以为，将所述标识层230上的第二标识232与所述基板的第二预设位置进行对准，将所述标识层230贴附在所述基板210上。
其中，在本发明的其他实施例中，根据所述标识层的特性，还可以具有其他贴附方式。例如，当所述标识层为具有热熔特性时，可以将所述标识层直接覆盖在所述基板上，通过热熔方式实现所述标识层的贴附，本发明在此不做具体的限定。
接着，参考图2，并结合参考图7，执行步骤S130，识别所述第一标识231(如图6所示)，并将所述芯片220与所述第一标识231进行对准，将所述芯片220键合至所述基板210上方的第一预设位置处。
具体地，将所述芯片220与所述对位图形231进行对准，将所述芯片键合至所述对位图形标记的位置。
其中，在本实施例中，所述标识层朝向芯片的第二面234(如图5所示)具有粘性，因此，在对准结束后，将芯片220键合至标识层第一标识标记的第一预设位置。
可以看出，在本实施例中，由于第一标识标记基板上用于设置芯片的第一预设位置，在芯片在基板的对准过程中，能够使得对准装置准确的识别第一预设位置，从而按照第一标识标记的位置进行芯片的对准，提高了芯片的对准精度。并且，采用标识层进行芯片的定位，工艺简单，不易出现标识不匹配的状况，从而可以实现芯片的准确定位。
另外，在标识层中第一标识的形成过程中，不会对基板进行损伤，因而也不会占用基板的有效使用面积，使得本发明标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。
参照图8，为本发明另一实施例的封装方法流程图，所述封装方法包括：
步骤S210：提供基板和多个芯片；
步骤S220：在所述基板上形成键合层；
步骤S230：在所述基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置；
步骤S240：识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：本实施例增加了步骤S220，在所述基板上形成键合层。
本实施例中增加了键合层的形成步骤，用于后续键合工艺中进行芯片和基板的键合，同时，在标识层朝向基板的一面不具有粘性时，所述键合层还作为粘结层将标识层粘贴至基板上。
具体地，如图9所示，在基板210上形成键合层240。
在所述基板上形成键合层240的工艺可以为，安置(mounting)工艺、层压(lamination)工艺或粘附(tape)工艺。通过采用上述工艺，使得所述键合层240能够无气泡地贴附在所述基板210表面，从而提高所述键合240和所述基板210之间的粘合强度。
本实施例中，键合层240具有双面粘性。其中，所述键合层为临时键合层或永久键合层，其中，临时键合层用于芯片与基板的临时键合工艺，永久键合层用于芯片与基板的永久键合工艺。所述键合层可以为DAF膜(芯片贴附膜，die attach film)、层压带或干膜，其材料可以为聚酰亚胺(Polyimide)、聚苯并恶唑(PBO)或苯并环丁烯(BCB)等，从而使得键合层具有更高的粘结强度，良好的耐化学性、耐酸碱性和耐高温性等特性。在本发明的其他实施例中，还可以根据具体的工艺要求，所述键合层可以选用其他材料。
需要说明的是，本实施例设置所述键合层，一方面可以用于后续键合工艺中键合芯片至基板的步骤，另一方面，可以针对标识层朝向基板的一面不具有粘性的情况，用于粘贴标识层至基板。当然，在标识层朝向基板的一面具有粘性时，同样可以基于后续键合工艺的考虑执行本步骤。
接着，在步骤S230中，在所述基板上形成所述标识层的步骤具体包括：将所述标识层230粘接至所述键合层240上(如图10所示)。
并且，在步骤S230中，所述在所述基板上形成具有第一标识的标识层的步骤包括：
S231：在所述标识层上形成第一标识；
S232：在所述基板上设置具有所述第一标识的标识层。
其中，先在标识层上形成第一标识，在工艺上更加易于实现，从而仅考虑设置具体第一标识的标识层的角度进行标识层的设置。
在步骤S231中，可以采用印刷或激光打印的方式在所述标识层上形成第一标识。
在本实施例中，基于已经设置的键合层240具有双面粘性的特征，可以将所述标识层粘接至所述键合层上。因此，步骤S232具体为，将所述具有所述第一标识的标识层通过粘接的方式直接贴附在所述基板210上。
其中，在本实施例中，如图11所示，所述标识层230的第一标识231为用于实现定位功能的网格，该网格对整体的基板位置进行定位，进而对第一预设位置的标记功能，实现芯片至基板的对准。
具体的，本步骤可以包括：识别所述网格，并根据网格在基板上的位置，确定与所述第一预设位置对应的目标网格；将所述芯片与所述目标网格进行对准，将所述芯片键合至与所目标网格处。
在本实施例中，所述网格的排布是预设的，每个网格对应在基板上不同的位置。在识别网格后，根据网格在基板上的位置，可以确定与第一预设位置对应的目标网格231a。在对准过程中，将芯片220与目标网格231a进行对准，即可将芯片220设置在第一预设位置，并由键合工艺实现芯片的键合。
需要说明的是，在第一标识为实现定位功能的标识(如网格、矩阵点等)时，也可以不设置第二标识，从而仅根据芯片与基板在标识中的相对位置进行定位。
在本实施例中，标识层实质上是贴附于基板的一种用于定位的薄膜。采用该种膜层上的第一标识进行芯片的定位，可以实现芯片与基板的直接对准。并且，采用标识层进行芯片的定位，工艺简单，不易出现标识不匹配的状况，从而可以实现芯片的准确定位。另外，标识层中第一标识的形成过程，不会对基板进行损伤，因而也不会占用基板的有效使用面积，使得本发明标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。
接着，执行步骤S240，识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。
在本实施例中，参考图10，所述标识层230的第二面234具有粘性，且第二面的粘性材料与键合层240的材料一致。步骤S240识别所述第一标识后，将所述芯片220与第一标识对准，将芯片粘接至基板上方的第一预设位置处。
所述键合处理的工艺可以为热压键合工艺。其中，所述热压键合工艺包括加压处理和加热处理，所述热压键合工艺适用于在加热条件下才能表现出一定粘结力的键合材料。
具体地，对所述芯片220和基板210进行预热处理，使得所述芯片220和基板210的温度达到后续第一加热处理所需的工艺温度，并使所述键合层240具有一定粘结力，从而为后续的第一加压处理和第一加热处理做好工艺准备；在所述第一加热处理的过程中，所述键合层240会发生软化，且使所述键合层240具有粘结力，从而在所述第一加压处理的作用下，使所述芯片220实现初步键合。
本实施例中，所述预热处理的工艺温度为150摄氏度至250摄氏度，工艺时间为1分钟至5分钟。
接着，对所述所芯片220和基板210进行所述第一加压处理，且在进行所述第一加压处理的同时，进行所述第一加热处理。
本实施例中，所述第一加热处理的工艺温度即为所述预热处理的工艺温度，所述第一加热处理的工艺温度为150摄氏度至250摄氏度，所述第一加压处理的压力为100牛顿至800牛顿，所述第一加压处理和第一加热处理的工艺时间为1秒至60秒。
在实际封装过程中，所述预热处理的工艺温度、所述预热处理的工艺时间、所述第一加压处理的压力大小、以及所述第一加压处理和第一加热处理的工艺时间应当合理搭配，从而在保障初步键合效果的同时，提高封装效率。
在本实施例中，键合层一方面可以在标识层朝向基板的一面不具有粘性时，粘贴标识层至基板，工艺简单，另一方面，可以用于键合工艺中键合芯片至基板的步骤，实现两者的键合。
对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
参照图12，为本发明另一实施例的封装方法流程图，所述封装方法包括：
步骤S310：提供基板和多个芯片；
步骤S320：在所述基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置；
步骤S330：在所述基板上形成键合层；
步骤S340：识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：标识层的形成方法和键合层的设置方式。其中，在形成具有第一标识的标识层的步骤之后，在识别所述第一标识的步骤之前，在所述基板上形成键合层。
所述键合层用于后续键合工艺中进行芯片和基板的键合，同时，在标识层朝向芯片的一面不具有粘性时，所述键合层还作为粘结层将芯片粘贴至标识层。
其中，本实施例的步骤S320中，所述在所述基板上形成具有第一标识的标识层的步骤包括：
步骤S321：在所述基板上形成标识层；
步骤S322：在所述标识层上形成第一标识。
在步骤S321中，可以采用安置(mounting)工艺、层压(lamination)工艺或粘附(tape)工艺形成所述标识层，以实现标识层与基板之间无气泡贴附。
在步骤S322中，可以采用印刷或激光打印的方式在所述标识层上形成第一标识。
其中，先在基板上形成标识层，之后再在所述标识层上形成第一标识，能够避免基板上直接设置标识层时可能带来的标识偏移的问题，从而进一步提高对准精度。
在本实施例中，标识层实质上是贴附于基板的一种用于定位的薄膜。采用该种膜层上的第一标识进行芯片的定位，可以实现芯片与基板的直接对准。并且，采用标识层进行芯片的定位，工艺简单，不易出现标识不匹配的状况，从而可以实现芯片的准确定位。另外，标识层中第一标识的形成过程，不会对基板进行损伤，因而也不会占用基板的有效使用面积，使得本发明标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。
进一步的，本实施例增加了步骤S330，在基板上形成键合层，具体的，在本实施例中，如图13所示，在标识层230上形成键合层250。
其中，键合层250具有双面粘性，具体的，在所述标识层上形成键合层250的工艺可以为，安置(mounting)工艺、层压(lamination)工艺或粘附(tape)工艺。通过采用上述工艺，使得所述键合层250能够无气泡地贴附在所述标识层230表面，从而提高所述键合250和所述标识层230之间的粘合强度。
由于键合层250位于标识层230上方，在进行对准工艺中，需要通过键合层250识别标识层上的标识，为了使得后续的对准工艺易于识别对应的标识，提高对准的精度，所述键合层具有透光性。
在本实施例中，所述键合层的透光率大于或等于60％，在本发明的其他实施例中，透光率还可以大于70％、80％或90％，在较优的实施例中，所述键合层的透光率还可以大于95％。
其中，所述键合层可以为DAF膜(芯片贴附膜，die attach film)、层压带或干膜，其材料可以为PSA(pressure sensitive adhesive，压敏胶)、聚苯并恶唑(PBO)或苯并环丁烯(BCB)等，在兼具粘结强度，耐化学性、耐酸碱性和耐高温性的前提下，还具有较高的透光率。
接着，执行步骤S340，识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。
其中，由于第一标识上形成有键合层，因此，在识别所述第一标识时，需要通过所述键合层进行识别。
将所述芯片键合至所述基板上方的第一预设位置处时，则通过所述键合层将所述芯片键合至所述基板上方的第一预设位置处。
具体的键合步骤，可参考前述实施例中的相应描述，在此不再赘述。
在本实施例中，通过在所述标识层上设置键合层，一方面可以用于后续键合工艺中键合芯片至基板的步骤，另一方面，在标识层朝向芯片的一面不具有粘性时，粘贴芯片至标识层。
相应的，本发明实施例还提供一种封装结构。继续参考图7，示出了本发明封装结构一实施例的结构示意图。
所述封装结构200包括：基板210和键合于所述基板上的多个芯片220，所述基板210朝向所述芯片220的面上具有标识层230，所述标识层230上具有第一标识，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置。
当所述封装结构通过晶圆级***封装所形成时，所述基板210为器件晶圆或载体晶圆，所述载体晶圆可以为玻璃或硅质基体；当所述封装结构通过面板级***封装所形成时，所述基板210为面板。本实施例中所述基板210为器件晶圆。
所述芯片220为至少具有一种功能的芯片。其中，根据功能的不同，不同的芯片分为不同的功能类型。所述多个芯片220的功能类型至少为一种。具体地，所述芯片220可以为存储芯片、通讯芯片、处理芯片、闪存芯片或逻辑芯片。在其他实施例中，所述芯片还可以是其他功能芯片。
本实施例中，所述封装结构包含有多个不同功能的芯片220，因此所述多个芯片220的功能类型为多种。在其他实施例中，根据实际工艺需求，所述多个芯片的功能类型还可以相同。
所述标识层230具有第一标识，所述第一标识用于标记所述基板210上设置所述芯片220的第一预设位置。其中，采用标识层上的第一标识进行对准，工艺简单，对准精度高。而且，标识层中第一标识的形成过程，不会对基板进行损伤，因而也不会占用基板的有效使用面积，使得本发明标识的个数和面积的设置不受限制，进而可以从降低对准难度的角度进行任意设置，从而进一步降低了对准难度，提高了对准精度，并最终提高了封装结构的良率和可靠性。
其中，在本实施例中，所述标识层上具第二标识，用于标记所述基板的第二预设位置。其中，所述第二预设位置可以为基板的边缘位置，也可以为基板的中心位置，在本实施例中，所述第二预设位置为基板的边缘位置，所述第二标识为与所述基板边缘匹配的图形。
通过设置所述第二标识，可以有效对准基板与标识层，从而使得标识层上的第一标识能够准确标记出第一预设位置，从而提高对准工艺的对准精度。
本实施例中，标识层可以为单层的仅承载对应标识的膜层，也可以为承载对应标识的膜层与具有粘性的膜层构成的复合膜层。所述复合膜层可以是能够使得标识层一侧具有粘性的复合膜层，也可以是使得标识层相对的两侧都具有粘性的复合膜层，以便粘接标识层至对应的位置。
其中，仅承载对应标识的膜层为易于粘接的材料，如树脂材料、塑胶材料等；具有粘性的膜层可以为用于键合的材料(键合材料)形成的膜层，如干膜、聚酰亚胺、聚苯并恶唑或苯并环丁烯等，以便于在采用键合工艺设置芯片至基板时，可以实现芯片与基板的完全键合。
本实施例中，所述标识层230包括用于朝向基板210的第一面233(如图5所示)和用于朝向芯片220的第二面234(如图5所示)，其中，所述标识层230的第一面233和第二面234上形成有具有粘性的膜层。通过使所述第一面233具有粘性，从而实现所述标识层230和基板210的粘接。
其中，所述第一面233和第二面234上的粘性材料可以为键合材料，且该键合材料与键合层中的粘性材料一致，以保证芯片和基板的键合可靠性。
本实施例中的封装结构，可以采用上述实施例中的封装方法所形成，使得本实施例中的封装结构中的芯片在基板上的对准精度得到提高，进而提高了所述封装结构的良率和可靠性。对本实施例所述封装结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
需要说明的是，在另一些实施例中，所述封装结构还包括键合层，所述键合层位于所述标识层朝向所述芯片的面上。并且，为了在将芯片键合至基板上的过程中，使得对准工艺易于识别对应的标识，提高对准的精度，所述键合层具有透光性。具体地，所述键合层的透光率大于或等于60％。
还需要说明的是，在其他实施例中，所述键合层还可以位于所述标识层和所述基板之间。
所述键合层用于实现芯片和基板的键合，同时，在标识层朝向基板的一面不具有粘性时，所述键合层还作为粘结层将标识层粘贴至基板上。
本实施例中的封装结构，采用上述实施例中的封装方法进行封装，使得本实施例中的封装结构中的芯片在基板上的对准精度得到提高，进而提高了所述封装结构的良率和可靠性。对本实施例所述封装结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述
本申请文件描述了本发明实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本发明实施例披露、公开的实施例方案。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种封装方法，其特征在于，包括：
提供基板和多个芯片；
在所述基板上形成具有第一标识的标识层，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置；
识别所述第一标识，并将所述芯片与所述第一标识进行对准，将所述芯片键合至所述基板上方的第一预设位置处。
2.如权利要求1所述的封装方法，其特征在于，所述标识层还具有与所述基板的第二预设位置对应的第二标识；
所述在所述基板上形成所述标识层的步骤包括：将所述标识层上的第二标识与所述基板的第二预设位置进行对准，将所述标识层贴附在所述基板上。
3.如权利要求1所述的封装方法，其特征在于，所述第一标识为对位图形或网格。
4.如权利要求1所述的封装方法，其特征在于，所述在所述基板上形成具有第一标识的标识层的步骤包括：
在所述基板上形成标识层，之后，在所述标识层上形成第一标识；
或者，在所述基板上形成带有第一标识的标识层。
5.如权利要求4所述的封装方法，其特征在于，采用印刷工艺或激光打印工艺在所述标识层上形成第一标识。
6.如权利要求1所述的封装方法，其特征在于，形成所述标识层之前或之后，在所述基板上形成键合层。
7.如权利要求6所述的封装方法，其特征在于，所述键合层为临时键合层或永久键合层。
8.如权利要求6所述的封装方法，其特征在于，所述键合层为DAF膜、层压带或干膜。
9.如权利要求6所述的封装方法，其特征在于，所述键合层的透光率大于或等于60％。
10.如权利要求1所述的封装方法，其特征在于，所述基板为器件晶圆、载体或面板。
11.一种封装结构，其特征在于，包括：
基板和键合于所述基板上的多个芯片，所述基板朝向所述芯片的面上具有标识层，所述标识层上具有第一标识，所述第一标识用于标记所述基板上设置所述芯片的第一预设位置。
12.如权利要求11所述的封装结构，其特征在于，所述标识层上还具有第二标识，所述第二标识用于与所述基板的第二预设位置对准。
13.如权利要求11所述的封装结构，其特征在于，所述封装结构还包括：键合层，位于所述标识层和所述基板之间；或者，位于所述标识层朝向所述芯片的面上。
14.如权利要求11所述的封装结构，其特征在于，所述键合层位于所述标识层朝向所述芯片的面上，所述键合层的透光率大于或等于60％。
CN201811604403.1A 2018-12-18 2018-12-26 一种封装方法和封装结构 Pending CN111341713A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811550752 2018-12-18
CN201811550752X 2018-12-18

Publications (1)

Publication Number Publication Date
CN111341713A true CN111341713A (zh) 2020-06-26

Family

ID=71186730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811604403.1A Pending CN111341713A (zh) 2018-12-18 2018-12-26 一种封装方法和封装结构

Country Status (1)

Country Link
CN (1) CN111341713A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007232928A (ja) * 2006-02-28 2007-09-13 Tohoku Pioneer Corp 自発光パネルの製造方法、自発光パネル、および封止部材
CN102034799A (zh) * 2009-10-07 2011-04-27 精材科技股份有限公司 芯片封装体及其制造方法
JP2011204889A (ja) * 2010-03-25 2011-10-13 Kyocera Corp インターポーザ基板
CN104025728A (zh) * 2011-10-31 2014-09-03 名幸电子有限公司 元器件内置基板的制造方法及使用该方法制造的元器件内置基板
JP2015109325A (ja) * 2013-12-04 2015-06-11 株式会社ディスコ パッケージ基板の加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007232928A (ja) * 2006-02-28 2007-09-13 Tohoku Pioneer Corp 自発光パネルの製造方法、自発光パネル、および封止部材
CN102034799A (zh) * 2009-10-07 2011-04-27 精材科技股份有限公司 芯片封装体及其制造方法
JP2011204889A (ja) * 2010-03-25 2011-10-13 Kyocera Corp インターポーザ基板
CN104025728A (zh) * 2011-10-31 2014-09-03 名幸电子有限公司 元器件内置基板的制造方法及使用该方法制造的元器件内置基板
JP2015109325A (ja) * 2013-12-04 2015-06-11 株式会社ディスコ パッケージ基板の加工方法

Similar Documents

Publication Publication Date Title
US7915080B2 (en) Bonding IC die to TSV wafers
US8563358B2 (en) Method of producing a chip package, and chip package
CN109935664B (zh) 光电半导体戳记及其制造方法与光电半导体装置
US8198135B2 (en) Method for producing flexible integrated circuits which may be provided contiguously
JP5161732B2 (ja) 半導体装置の製造方法
CN108962914B (zh) 电子装置与其制造方法
WO2016100560A1 (en) Method of marking a semiconductor package
TW201140779A (en) Chip package and method for forming the same
KR20090029660A (ko) 반도체 장치의 제조 방법
WO2011090164A1 (ja) 半導体モジュールの製造方法
CN209045531U (zh) 一种半导体芯片封装结构
US9613932B2 (en) Integrated circuit package and method of making same
CN111199951B (zh) 半导体器件及其制作方法、对位标记的制作方法
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
US7400037B2 (en) Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP
JP2020145243A (ja) チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
CN111128749A (zh) 使用可光刻键合材料的晶圆级封装方法
US10504850B2 (en) Semiconductor processing method
US20160268226A1 (en) Method for Manufacturing Electronic Component
US20140335635A1 (en) Electronic assemblies including a subassembly film and methods of producing the same
CN111341713A (zh) 一种封装方法和封装结构
US8053281B2 (en) Method of forming a wafer level package
JP2007294575A (ja) 半導体装置の製造方法
US10665509B2 (en) Method for manufacturing chip packages
JP2000243897A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200626

WD01 Invention patent application deemed withdrawn after publication