CN111316357B - 用于阻变存储器阵列的参考电压发生器 - Google Patents

用于阻变存储器阵列的参考电压发生器 Download PDF

Info

Publication number
CN111316357B
CN111316357B CN201880071320.2A CN201880071320A CN111316357B CN 111316357 B CN111316357 B CN 111316357B CN 201880071320 A CN201880071320 A CN 201880071320A CN 111316357 B CN111316357 B CN 111316357B
Authority
CN
China
Prior art keywords
voltage
resistive
logic state
cell
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880071320.2A
Other languages
English (en)
Other versions
CN111316357A (zh
Inventor
尼古拉斯·亨德里克森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Numem Inc
Original Assignee
Numem Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Numem Inc filed Critical Numem Inc
Publication of CN111316357A publication Critical patent/CN111316357A/zh
Application granted granted Critical
Publication of CN111316357B publication Critical patent/CN111316357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供了一种用于将数据存储在磁随机存取存储器(MRAM)中的设备。该MRAM可以将数据存储在一个或多个基于阻变的存储器单元中，并且可以包括多个比较器，以将基于该基于阻变的存储器单元产生的电压与参考电压进行比较，以确定存储的逻辑状态。在一些实施方式中，参考电压可以由多个基于阻变的存储器单元产生。通过将不同的逻辑状态存储在基于阻变的存储器单元内，可以将参考电压调节得更高或更低。

Description

用于阻变存储器阵列的参考电压发生器
技术领域
本公开大体上涉及阻变存储器阵列，更具体地涉及一种产生用于阻变存储器阵列的参考电压的方法和设备。
背景技术
对于许多应用，包括信息存储、无线和有线通信和/或信息处理，正在开发磁随机存取存储器(Magnetic random access memory,MRAM)装置作为常规半导体存储装置的替代产品。与传统的动态随机存取存储器(dynamic random access memory,DRAM)单元相比，MRAM装置以相对较高的密度提供持久性(非易失性)存储。
MRAM存储器单元使用基于阻变的存储器单元通过不同的电阻值表示存储的数据。因此，基于电阻的存储器单元可以表现出基于存储的逻辑状态而变化的电阻。示例性的基于阻变的存储器单元可以包括但不限于自旋转移矩、自旋轨道矩、电阻式随机存取存储器(resistor random access memory,ReRAM)、相变RAM和/或碳纳米管存储器单元。举例来说，自旋转移矩存储器依靠磁隧道结(magnetic tunnel junction,MTJ)的等效电阻来提供非易失性存储。通过在编程(例如，写入)操作期间改变通过存储器单元驱动的电流和/或电压，可以将基于阻变的存储器单元编程为不同的状态(例如，表示逻辑0或逻辑1)。在读取操作期间，通过将受控电流流过该单元并将产生的电压与参考电压进行比较，可以确定基于阻变的存储器单元的电阻。
用于MRAM阵列的参考电压不但应该稳定，而且还应该使得存储器单元的不同状态能够轻松地区分开。参考电压产生的常规方法可能不考虑诸如与MRAM阵列相关联的寄生电阻和电容、局部电压波动或位线电阻-电容(RC)延迟之类的因素。这些因素可能导致参考电压的不确定性，从而导致从存储器阵列中带回的错误数据。因此，期望具有一种可以适应MRAM阵列实施的电压基准。
背景
提供本发明内容是为了以简化的形式介绍一些概念选择，这些概念将在下面的具体实施方式中进一步描述。本发明内容既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在限定所要求保护的主题的范围。
公开了一种磁随机存取存储器(MRAM)阵列。所述MRAM阵列可以包括：多个被配置为存储数据的存储器数据位线组，多条被配置为提供参考电压的参考位线，其中所述参考电压基于由每条参考位线的至少一个阻变位单元提供的电压，以及多个灵敏放大器，所述灵敏放大器被配置为将来自所述多个存储器数据位线组的数据位线电压与所述参考电压进行比较。
在另一个示例中，公开了一种提供参考电压的电压发生器。所述参考电压发生器可以包括多个被配置为存储第一逻辑状态和第二逻辑状态的阻变位单元，其中基于存储所述第一逻辑状态的第一数量的阻变位单元和存储所述第二逻辑状态的第二数量的阻变位单元来提供参考电压。
在另一个示例中，一种磁随机存取存储器(MRAM)阵列可以包括：用于经由多个存储器数据位线组存储数据的部件、用于基于由至少一个阻变位单元提供的电压来提供参考电压的部件以及一种用于将来自所述多个存储器数据位线组的数据位线电压与所述参考电压进行比较的部件。
附图说明
通过参考以下附图可以实现对本公开的本质和优点的进一步理解。在附图中，相似的组件或特征可以具有相同的附图标记。此外，可以通过在附图标记之后加上破折号和第二标记来区分相同类型的各个组件，该第二标记在该相似组件之间进行区分。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同的第一附图标记的任何一种相似组件，而不考虑第二附图标记。
图1是根据一些实施方式的一种基于阻变的存储器单元的简化原理图；
图2是根据一些实施方式描绘在与来自图1的阻变位单元110的电阻相关联的电压和参考电压Vref之间的关系的曲线图200；
图3描绘了一种磁随机存取存储器(MRAM)阵列的实施方式的框图；
图4是示出了在图3的MRAM阵列内的多条存储器参考位线的示例性实施方式的简化原理图；
图5是描绘在与来自图1的阻变位单元的电阻相关联的电压和Vref之间的另一种关系的曲线图500；
图6是描绘用于提供MRAM阵列的参考电压的示例性操作600的流程图；
图7描绘了一种MRAM阵列的实施方式；
图8描绘了一种计算机***的实施方式。
具体实施方式
在以下描述中，阐述了许多具体细节，例如具体的组件、电路和过程的示例，以提供对本公开的透彻理解。如本文所用的术语“耦合”是指直接连接至或通过一个或多个中间组件或电路连接。另外，在以下描述中并且出于解释的目的，阐述了具体的术语以提供对本公开的详尽理解。然而，对于本领域技术人员将显而易见的是，实践这些示例性实施方式可能不需要这些具体细节。在其他实例中，众所周知的电路和装置以框图形式示出，以避免让本公开难以理解。本公开不应被解释为限于本文所述的具体示例，而是应将由所附权利要求限定的所有实施方式包括在其范围内。
在下文中参考附图更全面地描述本公开的各个方面。然而，本公开可以以许多不同的形式体现，并且不应被解释为限于本公开通篇呈现的任何具体结构或功能。相反，提供这些方面是为了使本公开详尽完整，并将向本领域技术人员充分传达本公开的范围。基于本文的教导，本领域的技术人员应当理解，本公开的范围旨在覆盖本文公开的任何方面，无论是独立于本公开的任何其他方面实施还是与本公开的任何其他方面结合起来实施。例如，可以使用本文阐述的任何数量的方面来实现一种设备，或者可以实践一种方法。此外，本公开的范围旨在覆盖这样的设备或方法，该设备或方法使用除了本文阐述的本公开的各个方面之外或不同于本文阐述的本公开的各个方面的其他结构、功能或者结构和功能来实践。应当理解，本文公开的任何方面可以由权利要求的一个或多个要素来体现。在不脱离本公开的范围的情况下，可以对所讨论的元件的功能和布置进行改变。各种示例可以适当地省略、替代或添加各种过程或组件。例如，可以以与所述的顺序不同的顺序执行所述的方法，并且可以添加、省略或组合各种步骤。另外，关于一些示例所述的特征可以在其他示例中组合。
然而，应当记住，所有这些和类似术语均应与适当的物理量相关联，并且仅仅是应用于这些量的方便的标记。除非从以下讨论中另外具体明确指出，否则应当理解，在本申请通篇中，利用诸如“访问”、“接收”、“发送”、“使用”、“选择”、“确定”、“规范化”、“相乘”、“平均”、“监测”、“比较”、“应用”、“更新”、“测量”、“推导”此类的术语讨论，指的是计算机***或类似的电子计算装置的动作和过程，该计算机***或类似的电子计算装置将在计算机***的寄存器和存储器内表示为物理(电子)量的数据控制转换为其他类似的在计算机***存储器或寄存器或其他此类信息存储、传输或显示设备内表示为物理量的数据。
如本文所用，术语“确定”涵盖各种各样的动作。例如，“确定”可以包括估算、计算、处理、推导、调查、查找(例如，在表、数据库或另一数据结构中查找)、确认等等。另外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等等。另外，“确定”可以包括解析、选择、挑选、建立等等。另外，“确定”可以包括测量、估计等等。
如本文所用，术语“产生”涵盖各种各样的动作。例如，“产生”可以包括估算、导致、计算、创建、确定、处理、推导、调查、制造、生产、提供、引起、引致、造成、查找(例如，在表、数据库或另一数据结构中查找)、确认等等。另外，“产生”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等等。另外，“产生”可以包括解析、选择、挑选、建立等等。
如本文所用，提及项目列表中“至少一个”的短语指的是那些项目的任何组合，包括单个成员。例如，“a、b或c中的至少一个”旨在覆盖a、b、c、a-b、a-c、b-c和a-b-c，以及包含相同成员的倍数的任何此类列表(例如，包含aa、bb或cc的任何列表)。
在附图中，单个框可以被描述为执行一个功能或多个功能；然而，在实际实践中，由该框执行的一个或多个功能可以在单个组件中或在多个组件中执行，和/或可以使用硬件、使用软件或者使用硬件和软件的组合来执行。为了清楚地说明硬件和软件的这种可互换性，就功能性而言，各种说明性组件、块、模块、电路和步骤总体上描述如下。将这种功能性以硬件还是软件实现取决于施加在整个***上的特定应用和设计约束。技术人员可以针对每个特定应用以各种方式来实施所述的功能性，但是这种实施决策不应被解释为导致脱离权利要求的范围。
图1是示例性基于阻变的存储器单元实施方式的简化原理图100。原理图100包括阻变位单元110、列电流源ICOL 120、字线场效应晶体管(field effect transistor,FET)M1、位线FET M2和灵敏放大器130。
列电流源ICOL 120可以为阻变位单元110提供偏置电流IBIAS。在一些实施方式中，列电流源ICOL 120可以为阻变位单元的整个列(为简单起见未示出)提供偏置电流IBIAS。阻变位单元110可以基于在单元内存储逻辑0还是逻辑1而表现出变化的电阻。阻变位单元110的示例性实施方式可以包括但不限于自旋转移矩、自旋轨道矩、电阻式随机存取存储器(ReRAM)，相变RAM和/或碳纳米管存储器单元。
在一些实施方式中，当字线FET M1和位线FET M2都被使能时，至少部分地基于阻变位单元110的电阻和偏置电流IBIAS在节点N1(例如，与阻变位单元110相关联的位线)处产生电压。灵敏放大器130将通过位线FET M2的位线电压与参考电压Vref进行比较，并确定位线(因此即阻变位单元110)的电压代表逻辑0还是逻辑1。字线FET M1的源极可以耦合到任何技术上可行的电压或节点，为简单起见，这里将其示为“源线”。
图2是根据一些实施方式描绘在与来自图1的阻变位单元110的电阻相关联的电压和参考电压Vref之间的关系的曲线图200。阻变位单元110可以是“二进制”位单元，并且在存储第一逻辑状态时可以具有第一电阻，而在存储第二逻辑状态时可以具有第二电阻。例如，阻变位单元110在存储逻辑0时可以具有大约2000欧姆的电阻，而在存储逻辑1时可以具有大约4000欧姆的电阻。在另一个示例中，阻变位单元110在存储逻辑1时可以具有大约2000欧姆的电阻，而在存储逻辑0时可以具有大约4000欧姆的电阻。在其他实施方式中，任何合适的电阻都可以表示一个或多个逻辑状态。
如图1所示，列电流源ICOL 120可以向阻变位单元110提供偏置电流IBIAS。因此，由于阻变位单元110的第一电阻RL可以提供第一电压分布251(例如，RL*IBIAS)来代表第一逻辑状态，并且第二电阻RH可以提供第二电压分布252(例如，RH*IBIAS)来代表第二逻辑状态。可以选择电压基准Vref，使得第一电压分布251容易地与第二电压分布252区分开。阻变位单元110的存储逻辑状态可以以此种方式容易地区分开。
图3描绘了一种磁随机存取存储器(MRAM)阵列300的示例性实施方式的框图。MRAM阵列300可以包括n个存储器数据位线组310(1)-310(n)、n个存储器参考位线320(1)-320(n)、n个存储器数据位线多路复用器330(1)-330(n)、n个参考位线选择器340(1)-340(n)以及n个灵敏放大器350(1)-350(n)。
每个存储器数据位线组310(1)-310(n)可以包括布置在阵列中(为简单起见阵列未示出)的阻变位单元311(1)-311(n)(例如图1的阻变位单元110的实施方式)。在一些实施方式中，每个存储器数据位线组310(1)-310(n)可存储用于多个字的一个位向量(例如，一个数据位)。例如，32位字可以包括32个存储器数据位线组，该存储器数据位线组可以被拼接以形成32位字。
存储器数据位线多路复用器330(1)-330(n)可以在存储器数据位线组310(1)-310(n)中选择存储器数据位线之一(例如，在阻变位单元311(1)-311(n)中的阻变位单元之一)。例如，在读取操作期间，存储器数据位线组310(1)-310(n)内的存储器数据位线可以通过字线和位线信号(例如，如图1所示)被激活。选定的存储器数据位线331(1)-331(n)可以从存储器数据位线多路复用器330(1)-330(n)耦合到灵敏放大器350(1)-350(n)。选定的存储器数据位线331(1)-331(n)可以承载来自存储器数据位线组310(1)-310(n)的阻变位单元311(1)-311(n)中选定的阻变位单元的电压。在一些实施方式中，存储器数据位线多路复用器330(1)-330(n)可以至少部分地由位线FET(例如图1的FET M2)来实现。
灵敏放大器350(1)-350(n)可以将来自选定的存储器数据位线331(1)-331(n)的电压与参考电压(reference voltage,Vref)360进行比较。在一些实施方式中，灵敏放大器350(1)-350(n)可以是图1的灵敏放大器130的实施方式。如果与选定的存储器数据位线331(1)-331(n)相关联的电压大于Vref 360，则由相关阻变位单元(例如，在选定的阻变位单元311(1)-311(n)中)存储的数据位可以由灵敏放大器350(1)-350(n)解释为第一逻辑状态。另一方面，如果与选定的存储器数据位线331(1)-331(n)相关联的电压小于Vref 360，则由相关阻变位单元存储的数据位可以由灵敏放大器350(1)-350(n)解释为为第二逻辑状态。如图所示，每个灵敏放大器350(1)-350(n)可以产生一个输出数据位。在该示例中，灵敏放大器350(1)-350(n)可以生成n位字(Dout(1)-Dout(n))。在一些实施方式中，数量n可以是32。在一些其他实施方式中，数量n可以是任何可行的数量。
存储器参考位线320(1)-320(n)可各自产生可耦合在一起以产生Vref 360的电压。在一些实施方式中，每条存储器参考位线320(1)-320(n)包括至少一个基于阻变的存储器单元(例如图1的阻变位单元110)。在一些实施方式中，存储器参考位线320(1)-320(n)可各自包括与包括在存储器数据位线组310(1)-310(n)中的阻变位单元311(1)-311(n)相似的阻变位单元。存储器参考位线320(1)-320(n)可以被配置为生成两个电压之一：基于电阻RH的第一电压或基于电阻RL的第二电压。参考位线选择器340(1)-340(n)可以将来自存储器参考位线320(1)-320(n)的每一个的电压341(1)-341(n)提供为Vref 360。Vref 360可以以此种方式通过存储器参考位线320(1)-320(n)内的阻变位单元的逻辑状态确定。
值得注意的是，可以通过对包括在存储器参考位线320(1)-320(n)内的阻变位单元进行编程来调节(修整)Vref 360。例如，增加在存储器参考位线320(1)-320(n)内被编程为具有电阻RH的阻变位单元的数量以及减少在存储器参考位线320(1)-320(n)内被编程为具有电阻RL的阻变位单元的数量可以使Vref 360偏置朝向与电阻RH相关联的电压。另一方面，增加在存储器参考位线320(1)-320(n)内被编程为具有电阻RL的阻变位单元的数量以及减少在存储器参考位线320(1)-320(n)内被编程为具有电阻RH的阻变位单元的数量可以使Vref 360偏置朝向与电阻RL相关联的电压。可以以此种方式调节Vref 360以适应可能影响MRAM阵列300的生产和运行条件变化。
在一些实施方式中，RH和RL电阻可以在存储器参考位线320(1)-320(n)和相关的参考位线选择器340(1)-340(n)内轮流(交替)。例如，存储器参考位线320(1)和参考位线选择器340(1)可以提供与电阻RH相关的电压，而存储器参考位线320(2)和参考位线选择器340(2)可以提供与电阻RL相关的电压。存储器参考位线320(3)-320(n)和参考位线选择器340(3)-340(n)可以以类似的方式轮流提供与电阻RH和RL相关的电压。在一些实施方式中，存储器参考位线320(1)-320(n)可以邻近于对应的存储器数据位线组310(1)-310(n)布置。在与MRAM阵列相关联的区域各处与RH和RL电阻相关联的更均匀地分布的电压可以使Vref 360能够让MRAM阵列300内的任何电压和/或寄生波动更接近均衡分布。在一个示例中，可用的存储器参考位线320(1)-320(n)的一半可以被配置为第一逻辑状态，并且可用的存储器参考位线320(1)-320(n)的一半可以被配置为第二逻辑状态。这样的配置可以提供一Vref 360，该Vref 360可以是与RH电阻相关联的电压和与RL电阻相关联的电压的平均数(平均值)。在另一个示例中，对于32位字，可以使用32个存储器参考位线320(1)-320(n)来协同产生Vref360。值得注意的是，数据字的位宽以及因此的存储器参考位线320(1)-320(n)的数量可以是任何可行的数量。
因此，参考电压Vref可以由通过Vref 360并联连接的存储器参考位线320(1)-320(n)的阻变位单元产生。在一些实施方式中，该连接实现了电流-电阻(IR)平均和/或电阻-电容(RC)平均。例如，当多个电流源(例如，存储器参考位线320(1)-320(n)内的阻变位单元的ICOL 120)连接在一起时，相关的电流和电容相乘而其相关的电阻相除。
如上所述，Vref 360可以基于可用于实现阻变位单元311(1)-311(n)的类似阻变位单元的结构。因此，Vref 360可有利地跟踪可能影响MRAM阵列300运行的工艺变化、阵列寄生、局部电压波动、电阻电容(RC)延迟以及其他局部和全局方面。
图4是示出了在图3的MRAM阵列300内的多条存储器参考位线的示例性实施方式的简化原理图400。如上所述，每条存储器参考位线320(1)-320(n)可以产生与电阻RH或电阻RL相关联的电压，并且n个存储器参考位线320(1)-320(n)可以用于产生Vref 360。为了说明一种实施方式，原理图400示出了包括p个RH电阻的第一组410和包括q个RL电阻的第二组411。在一些实施方式中，RH电阻的数量p加上RL电阻的数量q可以等于MRAM阵列300的输出字中的位数n(例如，p+q＝n)。
Vref 360可以通过编程包括在存储器参考位线320(1)-320(n)中的阻变位单元的数量来修整以具有电阻RH或电阻RL。因此，对更多的阻变位单元进行编程以产生与电阻RH相关联的电压以及对更少的阻变位单元进行编程以产生与电阻RL相关联的电压可以使Vref360偏置朝向与电阻RH相关联的电压。另一方面，对更多的阻变位单元进行编程以产生与电阻RL相关联的电压以及对更少的阻变位单元进行编程以产生与电阻RH相关联的电压可以使Vref 360偏置朝向与电阻RL相关联的电压。可以以此种方式调整(修整)Vref 360以实现接近最佳的性能。换句话说，Vref 360可以被调整为与电阻RH和电阻RL相关联的电压之间的任何可能的电压。下面结合图5更详细地描述对Vref 360的控制。
图5是描绘在与来自图1的阻变位单元110的电阻相关联的电压和Vref 360之间的另一种关系的曲线图500。如上关于图2所述，阻变位单元110可以是二进制位单元，并且在存储第一逻辑状态时可以具有第一电阻，而在存储第二逻辑状态时可以具有第二电阻。此外，来自图1的电流源ICOL 120的偏置电流IBIAS可以使得能够产生图2的第一电压分布251和第二电压分布252。如图所示，初始Vref 510在第一电压分布251和第二电压分布252之间可能不对称。初始Vref 510可以基于被配置为提供电阻RH的初始数量的阻变位单元和被配置为提供电阻RL的第二数量的阻变位单元。在一些实施方式中Vref可以通过改变对Vref做出贡献的电阻RH和电阻RL(例如，在MRAM阵列300的存储器参考位线320(1)-320(n)内)的分布在调整范围520之间来进行调节。微调的Vref 530可以以此种方式调节以提供Vref 360(图3中示出)。本领域普通技术人员将理解，存在许多可行的方法来微调参考电压Vref。例如，可以表征(测量)第一电压分布251和第二电压分布252以确定用于Vref的最佳电压。在一些实施方式中，Vref可以基本上在第一电压分布251和第二电压分布252的中间。
图6是描绘用于提供MRAM阵列的参考电压的示例性操作600的流程图。尽管本文所述操作600由控制器执行，操作600还可以由任何可行的处理器、计算机***、状态机或其他合适的装置执行。当控制器确定与MRAM阵列(610)相关联的电压分布曲线时，操作开始。在一些实施方式中，控制器可以表征被编程为第一逻辑状态和第二逻辑状态的多个阻变位单元，以确定相关的电压分布曲线。
接下来，控制器确定参考电压Vref(620)。在一些实施例中，控制器可以将与图3的存储器参考位线320(1)-320(n)相关联的第一数量的阻变位单元配置为第一逻辑状态，将与图3的存储器参考位线320(1)-320(n)相关联的第二数量的阻变位单元配置为第二逻辑状态，并确定(例如，测量)参考电压Vref。
接下来，控制器基于确定的参考电压Vref和确定的与MRAM(630)相关联的电压分布曲线来调节Vref。在一些实施方式中，控制器可以改变被配置为存储第一逻辑状态和第二逻辑状态的阻变位单元的分布，以改变电压Vref的值。在一些其他实施方式中，控制器可以可选地通过返回到620(可选地迭代在图6中由虚线示出)来迭代操作600。
图7描绘了一种MRAM阵列700的实施方式。MRAM阵列700可以是图3的MRAM阵列300的另一种实施方式。MRAM阵列700可以包括数据位线组710、参考位线组720、控制器730和存储器740。控制器730可以耦合到数据位线组710和存储器数据位线组720。数据位线组710可以是图3的存储器数据位线组310(1)-310(n)的一种实施方式。存储器数据位线组710可以包括一个或多个配置为存储数据的阻变位单元(为简单起见未示出)。参考位线组720以类似的方式可以是图3的存储器参考位线320(1)-320(n)的一种实施方式。参考位线组720可以被配置为提供一个或多个电压，该一个或多个电压可以依次用于提供参考电压Vref。
也耦合到存储器740的控制器730可以是能够执行存储在MRAM阵列700内(例如，在存储器740内)的一个或多个软件程序的脚本或指令的任何一个或多个合适的控制器。在一些实施方式中，控制器730和存储器740可以与MRAM阵列700分开。例如，控制器730和存储器740可以在与数据位线组710和/或存储器数据位线组720分开的芯片或裸片中。在一种实施方式中，控制器730可以是主机处理器，并且存储器740可以是与主机处理器相关联的***存储器。
存储器740可以是固态、磁、光、磁-光或能够进行瞬态和/或非易失性存储的任何其他合适的装置。存储器740可以存储设计数据742。设计数据742可以包括与MRAM阵列700相关联的设计信息。例如，设计数据742可以包括描述包括在参考位线组720内的多个阻变位单元的信息。此外，存储器740还可包括非暂时性计算机可读存储介质(例如，一个或多个非易失性存储元件，诸如EPROM、EEPROM、闪存、硬盘驱动器等等之类)，其可包括Vref调节模块744。
如上关于图6所述，控制器730可以执行Vref调整模块744以产生和/或调节参考电压Vref的生成。在一些实施方式中，Vref调节模块744的执行可导致Vref的确定(例如，测量)以及将一个或多个阻变位单元配置成第一逻辑状态或第二逻辑状态以调节参考电压Vref。
图8描绘了一种计算机***800的实施方式。计算机***800可以包括处理器830和存储器840。耦合到存储器840的处理器830可以是能够执行存储在计算机***800内(例如，在存储器840内)的一个或多个软件程序中的脚本或指令的任何一个或多个合适的处理器。
计算机***800可以耦合到显示器820、键盘822和指点装置824。存储器840可以是固态、磁、光、磁-光或进行瞬态和/或非易失性存储的任何其他合适的装置。存储器840可以存储参考数据库842。参考数据库842可以包括与一个或多个阻变存储器阵列相关联的设计信息。例如，参考数据库842可以包括描述自旋转移矩、自旋轨道矩或碳纳米管存储器结构的文件(例如，用于一种或多种技术依赖的位单元、灵敏放大器(放大器)、多路复用器等的布置的文件)。此外，存储器840还可包括非暂时性计算机可读存储介质(例如，一个或多个非易失性存储元件，诸如EPROM、EEPROM、闪存、硬盘驱动器等等之类)，其可包括阻变存储器编译器844和操作***846。
处理器830可以执行操作***846以管理计算机***800的硬件并提供用于执行一个或多个计算机程序的服务。
处理器830可以执行阻变存储器编译器844以产生与MRAM阵列300相关联的一个或多个输出文件(设计文件)。输出文件可以包括寄存器传输语言(register transferlanguage,RTL)文件和/或数据库文件以实例化在层级或其他合适设计中的MRAM阵列300。另外，输出文件还可包括RTL和/或数据库文件以实例化存储器参考位线和选择器(例如如上关于图3所述的存储器参考位线320(1)-320(n)和参考位线选择器340(1)-340(n))。
处理器830可以负责管理总线和一般处理，包括执行存储在机器可读介质上(例如，在存储器840内)的软件。处理器830可以用一个或多个通用和/或专用处理器来实现。示例包括微处理器、微控制器、DSP处理器和其他可以执行软件的电路。软件应广义地解释为意指指令、数据或其任何组合，无论被称为软件、固件、中间件、微代码、硬件描述语言，还是其他名称。机器可读介质可以包括，例如，RAM(随机存取存储器)、闪存、ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、寄存器、磁盘、光盘、硬盘驱动器或任何其他合适的存储介质，或其任何组合。机器可读介质可以体现在计算机程序产品中。该计算机程序产品可以包括包装材料。
所述的与本公开有关的各种说明性逻辑块、模块和电路可以用通用处理器、数字信号处理器(digital signal processor,DSP)、应用程序专用集成电路(applicationspecific integrated circuit,ASIC)、现场可编程门阵列(field programmable gatearray,FPGA)或其他可编程逻辑器件(programmable logic device,PLD)、分立门或晶体管逻辑电路、分立硬件元器件或其设计为执行本文所述功能的任何组合来实现或执行。通用处理器可以是微处理器，但可替代地，该处理器可以是任何市售的处理器、控制器、微控制器或状态机。处理器也可以被实现为计算装置的组合，例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一个或多个微处理器，或任何其他这样的配置。
本文公开的方法包括用于实现所述方法的一个或多个步骤或动作。在不脱离权利要求的范围的情况下，方法步骤和/或动作可以彼此互换。换句话说，在不脱离权利要求的范围的情况下，除非指定了步骤或动作的特定顺序，否则可以修改特定步骤和/或动作的顺序和/或使用。
所述功能可以以硬件、软件、固件或其任何组合来实现。该处理***可以用总线架构来实现。该总线可以包括取决于该处理***的特定应用和总体设计约束的任何数量的互连总线和桥接器。该总线可以将包括处理器、机器可读介质和总线接口的各种电路链接在一起。除此之外，总线接口可以用于通过总线将网络适配器连接到处理***。该总线还可以链接各种其他电路，例如时间源、***设备、电压调节器、电源管理电路等等，这些在本领域中是众所周知的，因此将不再赘述。
应当理解，权利要求书不限于以上示出的精确配置和组件。在不脱离权利要求书的范围的情况下，可以对上述方法和设备的布置、操作和细节进行各种修改、改变和变化。

Claims (17)

1.一种磁随机存取存储器阵列，包括：
多个被配置为存储数据的存储器数据位线组；
多条被配置为提供参考电压的参考位线，其中所述参考电压是基于由每条参考位线的至少一个阻变位单元提供的电压，其中所述参考位线包括被配置为存储第一逻辑状态的第一数量的阻变位单元和被配置为存储第二逻辑状态的第二数量的阻变位单元；以及
多个灵敏放大器，所述灵敏放大器被配置为将来自所述多个存储器数据位线组的数据位线电压与所述参考电压进行比较，其中所述参考电压是基于由所述第一数量的阻变位单元和所述第二数量的阻变位单元提供的电压的平均数。
2.根据权利要求1所述的磁随机存取存储器阵列，其中第一电压与所述第一逻辑状态相关联，并且第二电压与所述第二逻辑状态相关联。
3.根据权利要求2所述的磁随机存取存储器阵列，其中所述参考电压在与所述第一逻辑状态相关联的所述第一电压和与所述第二逻辑状态相关联的所述第二电压之间。
4.根据权利要求1所述的磁随机存取存储器阵列，其中所述多条参考位线进一步被配置为基于所述第一数量的阻变位单元和所述第二数量的阻变位单元提供参考电压。
5.根据权利要求1所述的磁随机存取存储器阵列，其中阻变位单元的所述第一数量等于阻变位单元的所述第二数量。
6.根据权利要求1所述的磁随机存取存储器阵列，其中每条参考位线邻近于对应的存储器数据位线组布置。
7.根据权利要求1所述的磁随机存取存储器阵列，其中所述多个存储器数据位线组被配置为将数据存储在一个或多个阻变位单元中。
8.根据权利要求1所述的磁随机存取存储器阵列，其中每个数据位线组被配置为形成数据字的单个位向量。
9.根据权利要求1所述的磁随机存取存储器阵列，还包括：
多路复用器，所述多路复用器被配置为从所述多个存储器数据位线组中选择至少一条数据位线，并将来自所述存储器数据位线组的数据位线耦合到所述多个灵敏放大器中的一个灵敏放大器。
10.根据权利要求1所述的磁随机存取存储器阵列，其中所述参考电压基本上在与阻变位单元的第一逻辑状态相关联的电压分布和与所述阻变位单元的第二逻辑状态相关联的电压分布的中间。
11.根据权利要求1所述的磁随机存取存储器阵列，其中所述至少一个阻变位单元选自由自旋转移矩单元、自旋轨道矩单元、电阻式随机存取存储器单元、相变RAM单元和碳纳米管存储单元组成的组。
12.一种提供参考电压的电压发生器，包括：
多个被配置为存储第一逻辑状态和第二逻辑状态的阻变位单元，其中基于存储所述第一逻辑状态的第一数量的阻变位单元和存储所述第二逻辑状态的第二数量的阻变位单元来提供参考电压，其中所述参考电压是基于由所述第一数量的阻变位单元和所述第二数量的阻变位单元提供的电压的平均数，其中阻变位单元上的参考位线提供参考电压。
13.根据权利要求12所述的电压发生器，其中所述参考电压在与所述第一逻辑状态相关联的第一电压和与所述第二逻辑状态相关联的第二电压之间。
14.根据权利要求12所述的电压发生器，其中阻变位单元的所述第一数量等于阻变位单元的所述第二数量。
15.根据权利要求12所述的电压发生器，其中所述参考电压基本上在与所述第一逻辑状态相关联的电压分布和与所述第二逻辑状态相关联的电压分布的中间。
16.根据权利要求12所述的电压发生器，其中所述阻变位单元选自由自旋转移矩单元、自旋轨道矩单元、电阻式随机存取存储器单元、相变RAM单元和碳纳米管存储单元组成的组。
17.一种磁随机存取存储器阵列，包括：
用于经由多个存储器数据位线组存储数据的部件；
用于基于由至少一个阻变位单元提供的电压来提供参考电压的部件，其中所述部件包括被配置为存储第一逻辑状态的第一数量的阻变位单元和被配置为存储第二逻辑状态的第二数量的阻变位单元；以及
用于将来自所述多个存储器数据位线组的数据位线电压与所述参考电压进行比较的部件，其中所述参考电压是基于由所述第一数量的阻变位单元和所述第二数量的阻变位单元提供的电压的平均数，其中阻变位单元上的参考位线提供参考电压。
CN201880071320.2A 2017-11-02 2018-11-02 用于阻变存储器阵列的参考电压发生器 Active CN111316357B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762580968P 2017-11-02 2017-11-02
US62/580,968 2017-11-02
PCT/US2018/059076 WO2019090162A1 (en) 2017-11-02 2018-11-02 Reference voltage generator for resistive memory array

Publications (2)

Publication Number Publication Date
CN111316357A CN111316357A (zh) 2020-06-19
CN111316357B true CN111316357B (zh) 2022-03-15

Family

ID=66244231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880071320.2A Active CN111316357B (zh) 2017-11-02 2018-11-02 用于阻变存储器阵列的参考电压发生器

Country Status (4)

Country Link
US (1) US10726880B2 (zh)
EP (2) EP4235668A3 (zh)
CN (1) CN111316357B (zh)
WO (1) WO2019090162A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147532A (ja) * 2017-03-03 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置及び情報処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620323A (zh) * 2012-09-13 2015-05-13 高通股份有限公司 参考单元修复方案
US9373395B1 (en) * 2015-03-04 2016-06-21 Intel Corporation Apparatus to reduce retention failure in complementary resistive memory
US9576653B1 (en) * 2016-05-10 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fast sense amplifier with bit-line pre-charging

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
JP4407828B2 (ja) * 2003-04-21 2010-02-03 日本電気株式会社 データの読み出し方法が改善された磁気ランダムアクセスメモリ
KR100642187B1 (ko) 2003-09-08 2006-11-10 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치, 전자 카드 및 전자 장치
KR100590767B1 (ko) 2003-12-17 2006-06-15 한국전자통신연구원 기능 블럭을 용이하게 구성할 수 있는 소프트아이피의의존성 사양 파일 생성 방법 및 이 기능을 실현하는 기록매체
KR100558012B1 (ko) * 2004-07-16 2006-03-06 삼성전자주식회사 반도체 메모리 소자
US8202561B2 (en) * 2005-09-16 2012-06-19 Mott's Llp Tomato-based alcohol compositions and methods of preparation
JP2007164969A (ja) * 2005-12-15 2007-06-28 Samsung Electronics Co Ltd 選択された基準メモリセルを具備する抵抗型メモリ素子
US7733718B2 (en) * 2007-07-04 2010-06-08 Hynix Semiconductor, Inc. One-transistor type DRAM
KR100887061B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
US7881094B2 (en) 2008-11-12 2011-02-01 Seagate Technology Llc Voltage reference generation for resistive sense memory cells
US8437171B1 (en) 2009-12-31 2013-05-07 Adesto Technologies Corporation Methods and circuits for temperature varying write operations of programmable impedance elements
US8434032B2 (en) 2010-11-19 2013-04-30 Taiwan Semiconductor Maufacturing Company, Ltd. Method of generating an intellectual property block design kit, method of generating an integrated circuit design, and simulation system for the integrated circuit design
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
US8780657B2 (en) * 2012-03-01 2014-07-15 Apple Inc. Memory with bit line current injection
US8902641B2 (en) 2012-04-10 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Adjusting reference resistances in determining MRAM resistance states
US9165629B2 (en) 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
KR102187116B1 (ko) * 2014-04-07 2020-12-04 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
WO2016068911A1 (en) 2014-10-29 2016-05-06 Hewlett Packard Enterprise Development Lp Resistive memory device
US9704541B2 (en) * 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US10747921B2 (en) 2016-01-05 2020-08-18 Cyient, Inc. Software tool for simulating operation of hardware and software systems
US9659624B1 (en) * 2016-03-15 2017-05-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for sense reference generation for MTJ based memories
US10430534B2 (en) 2016-11-30 2019-10-01 Numem Inc. Resistance-based memory compiler

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620323A (zh) * 2012-09-13 2015-05-13 高通股份有限公司 参考单元修复方案
US9373395B1 (en) * 2015-03-04 2016-06-21 Intel Corporation Apparatus to reduce retention failure in complementary resistive memory
US9576653B1 (en) * 2016-05-10 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fast sense amplifier with bit-line pre-charging

Also Published As

Publication number Publication date
US20190130945A1 (en) 2019-05-02
WO2019090162A1 (en) 2019-05-09
CN111316357A (zh) 2020-06-19
EP4235668A2 (en) 2023-08-30
EP3704697B1 (en) 2023-08-16
EP3704697C0 (en) 2023-08-16
EP3704697A1 (en) 2020-09-09
US10726880B2 (en) 2020-07-28
EP3704697A4 (en) 2021-11-03
EP4235668A3 (en) 2023-12-06

Similar Documents

Publication Publication Date Title
US10460056B2 (en) Resistance-based memory compiler
TWI475560B (zh) 讀取磁阻式隨機存取記憶體記憶胞之非破壞性方法以及讀取架構
KR101369349B1 (ko) 자기 랜덤 액세스 메모리(ｍｒａｍ)에 대한 인-시츄 저항 측정
KR20190129384A (ko) 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
US10395734B2 (en) Method and apparatus for determining a cell state of a resistive memory cell
US9953706B2 (en) Method and apparatus for faster determination of cell state of a resistive memory cell using a parallel resistor
CN111316357B (zh) 用于阻变存储器阵列的参考电压发生器
KR101679081B1 (ko) 다차원 메모리 상태에 의해 특성화되는 저장된 다중비트 데이터
Mathew et al. RRAMSpec: A design space exploration framework for high density resistive RAM
CN112259140B (zh) 读出电路以及存储芯片的读出电路
US20230367497A1 (en) Memory system, operating method and controller
WO2023146520A1 (en) Memory built-in self-test with address skipping trim search
JP6069705B2 (ja) メモリ装置
CN117079685A (zh) 写操作电路和存储器
US20170372792A1 (en) Test apparatus, memory test system, and test method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant