CN111308803B - 阵列基板 - Google Patents

Abstract

本申请提供一种阵列基板，包括阵列排布的多个子像素，子像素包括沿第一方向排列的主像素区、晶体管连接区和辅像素区，在主像素区和辅像素区中子像素的像素电极均包括与第二方向平行的中心主干部、与中心主干部垂直连接的边缘主干部、与中心主干部和边缘主干部连接的分支部，每个中心主干部两侧的分支部相连形成一个夹角，沿第二方向相邻的两个夹角的朝向相反，从首行起每两行子像素形成一个平衡单元，平衡单元中像素包括位于奇数行的偶数位和偶数行的奇数位的第一子像素、以及位于奇数行的奇数位和偶数行的偶数位的第二子像素，第一子像素中朝向第二方向和第三方向的夹角数量相等，第二方向和第三方向相反。本申请实现特殊画面适应和穿透率提升。

Description

阵列基板

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板。

背景技术

在现有技术中，常通过将子像素的像素电极由八畴结构减少为四畴结构，以此来减小中心主干部处的暗纹，实现穿透率的提升。如图1所示，为现有技术的子像素中四畴结构的像素电极结构示意图，子像素包括主像素区11、晶体管连接区12和辅像素区13，在主像素区11和辅像素区13内，像素电极均包括中心主干部100、边缘主干部200和分支部300，且每个中心主干部100两侧的分支部300相连接形成一个夹角。在子像素发光时，由于暗纹具有朝单侧收敛的性质，必须保证子像素之间的各夹角朝向形成如图2所示的“米”型排列方式，才能将暗纹有效收敛至相邻子像素的边缘主干部200相互靠近的区域内，以实现理论上的穿透率提升，图2中左侧子像素的像素电极在主像素区11内夹角的顶点向右，边缘主干部200在右侧，右侧子像素的像素电极在主像素区11内夹角的顶点向左，边缘主干部200在左侧，两者在主像素区11内的中心主干部100、边缘主干部200和分支部300共同形成“米”型排列，将暗纹收敛至两子像素的边缘主干部200处。此外，为避免整屏点亮时出现大视角色偏现象，同一列子像素中相邻行的子像素中夹角的朝向要相反。因此，现有阵列基板上各子像素的排列方式如图3所示。

然而一方面，此种设计在A处，可以将暗纹收敛至“米”的中心，提高穿透率，但在B处，相邻行子像素的主像素区和辅像素区距离较近且此处无边缘主干部200，当出现在上的子像素中辅像素区的分支部与在下的子像素中主像素区的分支部倾斜方向一致时，会因两者的分支部错位而出现横向拉扯暗纹，拉扯暗纹不利于穿透率的提升，以4行子像素为例，将夹角顶点朝左记为“＜”，朝右记为“＞”，此时整个基板中出现如图4中所示的收敛暗纹10和拉扯暗纹20。另一方面，显示面板在采用四畴结构的子像素时，会出现大视角色偏严重恶化的问题，尽管图3结构能够通过相邻子像素进行均衡，改善整屏点亮情况下的大视角色偏问题，但在进行图4所示的特殊画面测试时，将奇数行的偶数位和偶数行的奇数位子像素点亮，会出现所有点亮的子像素中夹角的朝向一致，左右视角的偏差较大，将无法实现相邻像素相互均衡的作用，色偏较为严重，因此现有设计难以满足高阶机种为实现特殊画质保障进行的特殊画面测试。

因此，现有阵列基板存在无法同时满足特殊画面测试和高穿透率的技术问题，需要改进。

发明内容

本申请实施例提供一种阵列基板，用以缓解现有阵列基板中无法同时满足特殊画面测试和高穿透率的技术问题。

本申请提供一种阵列基板，包括阵列排布的多个子像素，所述子像素包括沿第一方向排列的主像素区、晶体管连接区和辅像素区，所述子像素中设置有像素电极，在所述主像素区和所述辅像素区中，所述像素电极均包括与第二方向平行的中心主干部、与所述中心主干部垂直连接的边缘主干部、以及分布在所述中心主干部两侧且与所述中心主干部和所述边缘主干部连接的分支部，每个中心主干部两侧的分支部相连接形成一个夹角，所述阵列基板中沿所述第二方向相邻的两个夹角的朝向相反，其中，从首行起每两行子像素形成一个平衡单元，在每个平衡单元中，所述子像素包括位于奇数行的偶数位和偶数行的奇数位的第一子像素、以及位于奇数行的奇数位和偶数行的偶数位的第二子像素，所述第一子像素中朝向所述第二方向和第三方向的夹角数量相等，所述第二方向和所述第三方向相反。

在本申请的阵列基板中，所述第一方向与所述第二方向垂直。

在本申请的阵列基板中，在所述平衡单元中，每个第一子像素的在所述主像素区内的夹角和在所述辅像素区内的夹角朝向相同。

在本申请的阵列基板中，在所述平衡单元中，每个第一子像素在所述主像素区内的夹角和在所述辅像素区内的夹角朝向相反。

在本申请的阵列基板中，在所述平衡单元中，所有第一子像素在所述主像素区内的夹角朝向均相同。

在本申请的阵列基板中，在所述平衡单元中，不同行的第一子像素在所述主像素区内的夹角朝向相反。

在本申请的阵列基板中，所述第一方向与所述第二方向平行。

在本申请的阵列基板中，沿所述第二方向相邻的两个夹角的顶点均朝向相邻行子像素的分界线。

在本申请的阵列基板中，所述阵列基板中所有平衡单元的夹角设置方式均相同。

在本申请的阵列基板中，所述阵列基板中不同位置的平衡单元，夹角设置方式不完全相同。

有益效果：本申请提供一种阵列基板，包括阵列排布的多个子像素，所述子像素包括沿第一方向排列的主像素区、晶体管连接区和辅像素区，所述子像素中设置有像素电极，在所述主像素区和所述辅像素区中，所述像素电极均包括与第二方向平行的中心主干部、与所述中心主干部垂直连接的边缘主干部、以及分布在所述中心主干部两侧且与所述中心主干部和所述边缘主干部连接的分支部，每个中心主干部两侧的分支部相连接形成一个夹角，所述阵列基板中沿所述第二方向相邻的两个夹角的朝向相反，其中，从首行起每两行子像素形成一个平衡单元，在每个平衡单元中，所述子像素包括位于奇数行的偶数位和偶数行的奇数位的第一子像素，所述第一子像素中朝向所述第二方向和第三方向的夹角数量相等，所述第二方向和所述第三方向相反。本申请将每两行子像素作为一个平衡单元，且平衡单元的第一子像素中朝向相反的夹角数量设置为相同，在仅点亮第一子像素或仅点亮第二子像素时，每个平衡单元中朝向相反的夹角可以互相平衡，改善了特殊画面测试时的色偏问题，且此种设计减少了相邻子像素的分支部直接靠近时倾斜方向一致的情况，拉扯暗纹数量减少，提高了穿透率，因此同时实现了特殊画面适应和穿透率提升。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术的子像素中四畴结构的像素电极结构示意图。

图2为现有技术中子像素间“米”型排列方式示意图。

图3为现有技术的阵列基板上各子像素的排列方式示意图。

图4为现有技术的阵列基板特殊画面测试时产生暗纹情况示意图。

图5为本申请实施例提供的阵列基板中各夹角朝向方式示意图。

图6为本申请实施例提供的阵列基板上各子像素的第一种排列方式示意图。

图7为本申请实施例提供的阵列基板上各子像素的第二种排列方式示意图。

图8为本申请实施例提供的阵列基板上各子像素的第三种排列方式示意图。

图9为本申请实施例提供的阵列基板上各子像素的第四种排列方式示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

本申请实施例提供一种阵列基板，用以缓解现有阵列基板中无法同时满足特殊画面测试和高穿透率的技术问题。

本申请提供一种阵列基板，包括阵列排布的多个子像素，子像素包括沿第一方向排列的主像素区、晶体管连接区和辅像素区，子像素中设置有像素电极，在主像素区和辅像素区中，像素电极均包括与第二方向平行的中心主干部、与中心主干部垂直连接的边缘主干部、以及分布在中心主干部两侧且与中心主干部和边缘主干部连接的分支部，每个中心主干部两侧的分支部相连接形成一个夹角，阵列基板中沿第二方向相邻的两个夹角的朝向相反，其中，从首行起每两行子像素形成一个平衡单元，在每个平衡单元中，子像素包括位于奇数行的偶数位和偶数行的奇数位的第一子像素、以及位于奇数行的奇数位和偶数行的偶数位的第二子像素，第一子像素中朝向第二方向和第三方向的夹角数量相等，第二方向和第三方向相反。

本实施例中子像素的结构与现有技术中子像素的结构相同，因此可参阅图1。子像素包括沿第一方向Y排列的主像素区11、晶体管连接区12和辅像素区13，子像素中设置有像素电极，在主像素区11和辅像素区13中，像素电极均包括与第二方向平行的中心主干部100、与中心主干部100垂直连接的边缘主干部200、以及分布在中心主干部100两侧且与中心主干部100和边缘主干部200连接的分支部300，每个中心主干部100两侧的分支部300相连接形成夹角。

在主像素区11和辅像素区13中，像素电极的中心主干部100、边缘主干部200和分支部300不透光，在中心主干部100两侧的分支部300均为多个倾斜的条状结构，各条状结构之间的区域为透光区。在晶体管连接区12中，像素电极通过第一连接端121和第二连接端122分别与两个晶体管的漏极连接，第三连接端123形成存储电容的极板。

图5示出了分支部300的四种朝向，为方便描述，将每种朝向采用一种符号进行指代，其中图5中的a中夹角的顶点朝右，用“＞”表示，图5中的b中夹角的顶点朝右，用“＜”表示，图5中的c中夹角的顶点朝上，用“∧”表示，图5中的d中夹角的顶点朝下，用“∨”表示。

如图6所示，为本申请实施例提供的阵列基板的第一种结构示意图。为方便描述，以4行子像素为例。阵列基板包括阵列排布的多个像素，每个像素包括红色子像素R、绿色子像素G和蓝色子像素B，由于像素呈阵列分布，子像素也呈阵列分布。

在本实施例中，第一方向Y与第二方向X1垂直，第一方向Y为垂直方向，即图6中列的方向，第二方向X1和第三方向X2为水平方向，即图6中行的方向，其中第二方向X1水平向右，第三方向X2水平向左。中心主干部100与第二方向X2平行，即中心主干部100沿着水平方向，边缘主干部200与中心主干部100垂直，即边缘主干部200沿着竖直方向。

此外，图6中以“main”表示子像素的主像素区11，以“TFT”表示晶体管连接区12，以“sub”表示辅像素区13。由于每个子像素的主像素区11、晶体管连接区12和辅像素区13沿第一方向Y排列，因此相邻行的子像素间，前一行子像素的辅像素区13与后一行子像素的主像素区11相邻，同一行子像素中，相邻子像素的主像素区11相邻，辅像素区13也相邻。此外，在每个子像素内部，主像素区11和辅像素区13之间设置有晶体管连接区12，因此同一子像素的主像素区11和辅像素区13不相邻。

在本实施例中，阵列基板中沿第二方向X1相邻的两个夹角的朝向相反，即同一行中的各子像素，相邻两子像素的主像素区11中分支部300的朝向相反，相邻两子像素的辅像素区13中分支部300的朝向也相反，因此，每行中奇数位的子像素在主像素区11中夹角的朝向相同，偶数位的子像素在主像素区11中夹角的朝向也相同，且奇数位的子像素在主像素区11中夹角与偶数位的子像素在主像素区11中夹角朝向相反；每行中奇数位的子像素在辅像素区13中夹角的朝向相同，偶数位的子像素在辅像素区13中夹角的朝向也相同，且奇数位的子像素在辅像素区13中夹角与偶数位的子像素在辅像素区13中夹角朝向相反。具体来说，阵列基板中处于同一行中夹角的朝向只能是“＞＜＞＜＞＜...”或者“＜＞＜＞＜＞...”两种方式。

在此种排列方式下，当同一行中相邻子像素在主像素区11中的两个夹角的顶点指向同一点，也即两个子像素在主像素区11中的边缘主干部200相互靠近时，在该处会形成“米”型结构，因此暗纹会收敛至该处，形成收敛暗纹10；当相邻子像素在辅像素区13中的两个夹角的顶点指向同一点，也即两个子像素在辅像素区13中的边缘主干部200相互靠近时，在该处也会形成“米”型结构，因此暗纹也会收敛至该处，形成收敛暗纹10。即，收敛暗纹10只会产生在同一行中两相邻子像素之间。

在本实施例中，从首行起每两行子像素形成一个平衡单元60，在每个平衡单元60中，子像素包括位于奇数行的偶数位和偶数行的奇数位的第一子像素，以及位于奇数行的奇数位和偶数行的偶数位的第二子像素，第一子像素中朝向第二方向X1和第三方向X2的夹角数量相等，第二方向X1和第三方向X2相反。每个平衡单元60包括两行子像素，从首行起，第1行子像素和第2行子像素形成第一个平衡单元60，第3行子像素和第4行子像素形成第二个平衡单元60，第5行子像素和第6行子像素形成第三个平衡单元60，以此类推，直至倒数第二行子像素和倒数第一行子像素形成最后一个平衡单元60。

在进行one dot on/off特殊画面测试时，会将第一子像素打开，第二子像素关闭，或者第二子像素打开，第一子像素关闭。图6中以第一子像素打开，第二子像素关闭为例进行说明。第1行子像素和第2行子像素形成一个平衡单元60，第3行子像素和第4行子像素形成另一个平衡单元60。由于每个子像素的主像素区11和辅像素区13中均形成有夹角，因此平衡单元60的第一子像素中，夹角的数量为4行，朝向第二方向X1的夹角数量为2行，朝向第三方向X2的夹角数量也为2行。

每个平衡单元60中，第一子像素中朝向第二方向X1和第三方向X2的夹角数量相等，满足该规律的排列方式有多种。

在一种实施例中，在平衡单元60中，每个第一子像素的在主像素区11内的夹角和在辅像素区13内的夹角朝向相同。如图6所示，第1行和第2行子像素组成的平衡单元60中，第1行中偶数位的子像素和第2行中奇数位的子像素为第一子像素，则第1行中第2、4、6....个子像素，在主像素区11内的夹角朝向和在辅像素区13内的夹角朝向相同，且均为“＜”，第2行中第1、3、5....个子像素，在主像素区11内的夹角朝向和在辅像素区13内的夹角朝向相同，且均为“＞”。此时，第1行和第2行子像素组成的平衡单元60中，两行第一子像素共形成四行夹角，第一行和第二行夹角朝向相同，第三行和第四行夹角朝向相同，且第一行和第三行夹角的朝向相反。

由于每个平衡单元60中均包括两行子像素，因此平衡单元60中奇数行的子像素即第一行子像素，偶数行的子像素即第二行子像素。对于平衡单元60中奇数行的第一子像素和偶数行的第一子像素，夹角的朝向有两种方式，一种是奇数行的第一子像素中夹角朝向均为“＜”，偶数行的第一子像素中夹角朝向均为“＞”，即图6中第1行和第2行子像素组成的平衡单元60中的排列方式；另一种是奇数行的第一子像素中夹角朝向均为“＞”，偶数行的第一子像素中夹角朝向均为“＜”，即图6中第3行和第4行子像素组成的平衡单元60中的排列方式，两种方式均可。

在每个平衡单元60中，第一子像素的数量和第二子像素的数量相等，且每个第一子像素中夹角的朝向均与其相邻的第二子像素中夹角的朝向相反，因此在第一子像素中朝向第二方向X1和第三方向X2的夹角数量相等时，第二子像素中朝向第二方向X1和第三方向X2的夹角数量也相等，最终使得整个平衡单元60中朝向第二方向X1和第三方向X2的夹角数量也相等。

通过此种设置方法，在整屏点亮时，在平衡单元60内部的两行子像素间，朝向第二方向X1的夹角数量与朝向第三方向X2的夹角数量相等，因此可以实现隔行均衡，改善正常点亮时的色偏问题。在进行one dot on/off特殊画面测试时，仅打开第一子像素，在平衡单元60内部的两行第一子像素间，朝向第二方向X1的夹角数量与朝向第三方向X2的夹角数量相等，因此可以实现隔行均衡，仅打开第二子像素，在平衡单元60内部的两行第二子像素间，朝向第二方向X1的夹角数量与朝向第三方向X2的夹角数量也相等，因此也可以实现隔行均衡，从而改善特殊画面测试时的色偏问题。

此外，当相邻行子像素的主像素区11和辅像素区13距离较近时，由于此处无边缘主干部200，如果出现在上的子像素中辅像素区13的分支部300与在下的子像素中主像素区11的分支部300倾斜方向一致时，会因两者的分支部300错位而出现横向拉扯暗纹，拉扯暗纹不利于穿透率的提升。如图4所示，现在技术中任意两行相邻的子像素间都会产生拉扯暗纹20，而在图6所示的排列下，平衡单元60之间会产生收敛暗纹10和拉扯暗纹20，而每个平衡单元60内部仅产生收敛暗纹10，即第2行和第3行子像素之间的区域会产生收敛暗纹10和拉扯暗纹20，第1行子像素与第2行子像素间、以及第3行子像素与第4行子像素间均只产生有收敛暗纹10，相对于现有技术，拉扯暗纹20的数量减小，因此穿透率得到提升。

在一种实施例中，在平衡单元60中，每个第一子像素在主像素区11内的夹角和在辅像素区13内的夹角朝向相反，此时，也包括两种情况。

在一种实施例中，在平衡单元60中，所有第一子像素在主像素区11内的夹角朝向均相同。如图7所示，第1行和第2行子像素组成的平衡单元60中，第1行中偶数位的子像素和第2行中奇数位的子像素为第一子像素，则第1行中第2、4、6....个子像素，第2行中第1、3、5....个子像素，在主像素区11内的夹角朝向相同，且均为“＜”，在辅像素区13内的夹角朝向也相同，且均为“＞”。此时，第1行和第2行子像素组成的平衡单元60中，两行第一子像素共形成四行夹角，第一行和第三行夹角朝向相同，第二行和第四行夹角朝向相同，且第一行和第二行夹角的朝向相反。

图7中的每个平衡单元60中，奇数行的第一子像素和偶数行的第一子像素在主像素区11内的夹角朝向均为“＜”，在辅像素区13内的夹角朝向均为“＞”，但将主像素区11内的夹角朝向均为“＞”，在辅像素区13内的夹角朝向均为“＜”，也同样适用。

在每个平衡单元60中，第一子像素的数量和第二子像素的数量相等，且每个第一子像素中夹角的朝向均与其相邻的第二子像素中夹角的朝向相反，因此在第一子像素中朝向第二方向X1和第三方向X2的夹角数量相等时，第二子像素中朝向第二方向X1和第三方向X2的夹角数量也相等，最终使得整个平衡单元60中朝向第二方向X1和第三方向X2的夹角数量也相等。

通过此种设置方法，在整屏点亮时，在平衡单元60内部的两行子像素间，朝向第二方向X1的夹角数量与朝向第三方向X2的夹角数量相等，因此可以实现隔行均衡，改善正常点亮时的色偏问题。在进行one dot on/off特殊画面测试时，仅打开第一子像素或仅打开第二子像素，在平衡单元60内部，每个子像素在主像素区11内的夹角和在辅像素区13内的夹角朝向相反，在子像素内部可以实现平衡，从而改善特殊画面测试时的色偏问题。

此外，在图7所示的排列下，每个平衡单元60内部会产生收敛暗纹10和拉扯暗纹20，而平衡单元60之间仅产生收敛暗纹10，即第1行子像素与第2行子像素间、以及第3行子像素与第4行子像素间会产生收敛暗纹10和拉扯暗纹20，第2行和第3行子像素之间的区域均只产生有收敛暗纹10，相对于现有技术，拉扯暗纹20的数量减小，因此穿透率得到提升。

在一种实施例中，在平衡单元60中，不同行的第一子像素在主像素区11内的夹角朝向相反。

如图8所示，第1行和第2行子像素组成的平衡单元60中，第1行中偶数位的子像素和第2行中奇数位的子像素为第一子像素，则第1行中第2、4、6....个子像素，在主像素区11内的夹角朝向相同，且均为“＜”，在辅像素区13内的夹角朝向也相同，且均为“＞”，第2行中第1、3、5....个子像素，在主像素区11内的夹角朝向相同，且均为“＞”，在辅像素区13内的夹角朝向也相同，且均为“＜”。此时，第1行和第2行子像素组成的平衡单元60中，两行第一子像素共形成四行夹角，第一行和第四行夹角朝向相同，第二行和第三行夹角朝向相同，且第一行和第二行夹角的朝向相反。

图8中的每个平衡单元60中，不同行的第一子像素在主像素区11内的夹角朝向相反，有两种方式，一种是奇数行的第一子像素在主像素区11内夹角朝向为“＜”，在辅像素区13内的夹角朝向为“＞”，偶数行的第一子像素在主像素区11内夹角朝向为“＞”，在辅像素区13内的夹角朝向为“＜”，即图8中第1行和第2行子像素组成的平衡单元60中的排列方式；另一种是奇数行的第一子像素在主像素区11内夹角朝向为“＞”，在辅像素区13内的夹角朝向为“＜”，偶数行的第一子像素在主像素区11内夹角朝向为“＜”，在辅像素区13内的夹角朝向为“＞”，即图8中第3行和第4行子像素组成的平衡单元60中的排列方式，两种方式均可。

在每个平衡单元60中，第一子像素的数量和第二子像素的数量相等，且每个第一子像素中夹角的朝向均与其相邻的第二子像素中夹角的朝向相反，因此在第一子像素中朝向第二方向X1和第三方向X2的夹角数量相等时，第二子像素中朝向第二方向X1和第三方向X2的夹角数量也相等，最终使得整个平衡单元60中朝向第二方向X1和第三方向X2的夹角数量也相等。

通过此种设置方法，在整屏点亮时，在平衡单元60内部的两行子像素间，朝向第二方向X1的夹角数量与朝向第三方向X2的夹角数量相等，因此可以实现隔行均衡，改善正常点亮时的色偏问题。在进行one dot on/off特殊画面测试时，仅打开第一子像素或仅打开第二子像素，在平衡单元60内部，每个子像素在主像素区11内的夹角和在辅像素区13内的夹角朝向相反，在子像素内部可以实现平衡，从而改善特殊画面测试时的色偏问题。

此外，在图8所示的排列下，每个平衡单元60内部会产生收敛暗纹10和拉扯暗纹20，而平衡单元60之间仅产生收敛暗纹10，即第1行子像素与第2行子像素间、以及第3行子像素与第4行子像素间会产生收敛暗纹10和拉扯暗纹20，第2行和第3行子像素之间的区域均只产生有收敛暗纹10，相对于现有技术，拉扯暗纹20的数量减小，因此穿透率得到提升。

在图6至图8的实施例中，平衡单元60中各夹角朝向的设置方式有6种。

在一种实施例中，阵列基板中所有平衡单元60的夹角设置方式均相同，即整个阵列基板中采用同一种平衡单元60，此种设置方式整个面板变化较小，操作较为简单易行。

在一种实施例中，阵列基板中不同位置的平衡单元60，夹角设置方式不完全相同，即上述6种设置方式可以根据需要任意组合，均能起到改善特殊画面测试时的色偏问题和提高穿透率的作用。

在一种实施例中，第一方向Y与第二方向X1平行。如图9所示，第一方向Y与第二方向X1均为竖直方向，即图9中列的方向，其中第二方向X1竖直向下，第三方向X2竖直向上。中心主干部100与第二方向X2平行，即中心主干部100沿着竖直方向，边缘主干部200与中心主干部100垂直，即边缘主干部200沿着水平方向。此时，收敛暗纹10只会产生在相邻行中两相邻子像素之间，拉扯暗纹20只会产生在同一行中两相邻子像素之间。

在本实施例中，沿第二方向X1相邻的两个夹角的顶点均朝向相邻行子像素的分界线。

由于每个子像素的主像素区11、晶体管连接区12和辅像素区13沿第一方向Y排列，因此相邻行的子像素间，前一行子像素的辅像素区13与后一行子像素的主像素区11沿第二方向X1相邻，此外，在每个子像素内部，主像素区11和辅像素区13之间设置有晶体管连接区12，因此同一子像素的主像素区11和辅像素区13不相邻。

在此种排列方式下，当希望相邻行的子像素间产生收敛暗纹10时，需要使相邻行子像素间，在上的子像素在辅像素区13内的夹角顶点与在下的子像素在主像素区11内的夹角顶点指向同一点，即两个夹角的顶点均朝向相邻行子像素的分界线，在该处会形成“米”型结构，因此暗纹会收敛至该处，形成收敛暗纹10。此时，第1行子像素和第2行子像素组成的平衡单元60中，两行子像素中四行夹角的朝向为确定的，即所有第一子像素在主像素区11内的夹角朝向均为“∧”，在辅像素区13内的夹角朝向均为“∨”。此时，同一行夹角总是朝向相同的，同一行子像素中相邻子像素间分支部的倾斜方向总是相反的，因此不会产生拉扯暗纹20。相对于现有技术，拉扯暗纹20的数量减小，因此穿透率得到提升。

通过此种设置方法，在整屏点亮时，在平衡单元60内部的两行子像素间，朝向第二方向X1的夹角数量与朝向第三方向X2的夹角数量相等，因此可以实现隔行均衡，改善正常点亮时的色偏问题。在进行one dot on/off特殊画面测试时，仅打开第一子像素或仅打开第二子像素，在平衡单元60内部，每个子像素在主像素区11内的夹角和在辅像素区13内的夹角朝向相反，在子像素内部可以实现平衡，从而改善特殊画面测试时的色偏问题。

本申请还提供一种显示面板，包括上述任一实施例提供的阵列基板，显示面板为液晶显示面板。

根据以上实施例可知：

本申请提供一种阵列基板和显示面板，阵列基板包括阵列排布的多个子像素，子像素包括沿第一方向排列的主像素区、晶体管连接区和辅像素区，子像素中设置有像素电极，在主像素区和辅像素区中，像素电极均包括与第二方向平行的中心主干部、与中心主干部垂直连接的边缘主干部、以及分布在中心主干部两侧且与中心主干部和边缘主干部连接的分支部，每个中心主干部两侧的分支部相连接形成一个夹角，阵列基板中沿第二方向相邻的两个夹角的朝向相反，其中，从首行起每两行子像素形成一个平衡单元，在每个平衡单元中，子像素包括位于奇数行的偶数位和偶数行的奇数位的第一子像素，第一子像素中朝向第二方向和第三方向的夹角数量相等，第二方向和第三方向相反。本申请将每两行子像素作为一个平衡单元，且平衡单元的第一子像素中朝向相反的夹角数量设置为相同，在仅点亮第一子像素或仅点亮第二子像素时，每个平衡单元中朝向相反的夹角可以互相平衡，改善了特殊画面测试时的色偏问题，且此种设计减少了相邻子像素的分支部直接靠近时倾斜方向一致的情况，拉扯暗纹数量减少，提高了穿透率，因此同时实现了特殊画面适应和穿透率提升。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种阵列基板和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (6)

1.一种阵列基板，其特征在于，包括阵列排布的多个子像素，所述子像素包括沿第一方向排列的主像素区、晶体管连接区和辅像素区，所述子像素中设置有像素电极，在所述主像素区和所述辅像素区中，所述像素电极均包括与第二方向平行的中心主干部、与所述中心主干部垂直连接的边缘主干部、以及分布在所述中心主干部两侧且与所述中心主干部和所述边缘主干部连接的分支部，每个中心主干部两侧的分支部相连接形成一个夹角，所述阵列基板中沿所述第二方向相邻的两个夹角的朝向相反；

其中，从首行起每两行子像素形成一个平衡单元，在每个平衡单元中，所述子像素包括位于奇数行的偶数位和偶数行的奇数位的第一子像素、以及位于奇数行的奇数位和偶数行的偶数位的第二子像素，所述第一子像素的数量和所述第二子像素的数量相等，每个所述第一子像素中夹角的朝向均与其相邻的所述第二子像素中夹角的朝向相反，所述第一子像素和所述第二子像素中朝向所述第二方向和第三方向的夹角数量相等，所述第二方向和所述第三方向相反；

所述第一方向与所述第二方向垂直；在所述平衡单元中，每个第一子像素的在所述主像素区内的夹角和在所述辅像素区内的夹角朝向相同。

2.如权利要求1所述的阵列基板，其特征在于，在所述平衡单元中，每个第一子像素在所述主像素区内的夹角和在所述辅像素区内的夹角朝向相反。

3.如权利要求1所述的阵列基板，其特征在于，在所述平衡单元中，所有第一子像素在所述主像素区内的夹角朝向均相同。

4.如权利要求1所述的阵列基板，其特征在于，在所述平衡单元中，不同行的第一子像素在所述主像素区内的夹角朝向相反。

5.如权利要求1所述的阵列基板，其特征在于，所述阵列基板中所有平衡单元的夹角设置方式均相同。

6.如权利要求1所述的阵列基板，其特征在于，所述阵列基板中不同位置的平衡单元，夹角设置方式不完全相同。

Images