CN111290978A - 一种可配置异步接口时序中数据去干扰***及工作方法 - Google Patents

一种可配置异步接口时序中数据去干扰***及工作方法 Download PDF

Info

Publication number
CN111290978A
CN111290978A CN202010060804.6A CN202010060804A CN111290978A CN 111290978 A CN111290978 A CN 111290978A CN 202010060804 A CN202010060804 A CN 202010060804A CN 111290978 A CN111290978 A CN 111290978A
Authority
CN
China
Prior art keywords
data
asynchronous interface
comparator
sampler
synchronizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010060804.6A
Other languages
English (en)
Inventor
冯存荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202010060804.6A priority Critical patent/CN111290978A/zh
Publication of CN111290978A publication Critical patent/CN111290978A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
    • G06M3/00—Counters with additional facilities
    • G06M3/08—Counters with additional facilities for counting the input from several sources; for counting inputs of different amounts

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种可配置异步接口时序中数据去干扰***及工作方法，包括主机异步接口、同步器、数据采样器、计时器和比较器，所述主机异步接口与同步器连接，所述同步器与数据采样器连接，所述计时器与比较器连接，比较器与同步器连接。在接受数据端，通过可配置的芯片引脚配置适当的延迟时间，采集写数据，然后会连续采集数据，进行比对，从而降低数据出错的概率，可以在快速的得到去除干扰的写数据，降低数据的出错率。通过芯片引脚或寄存器配置写数据延迟的采样时刻，提高写数据采集时刻的准确性，数据通过多个采样值比对，有效降低数据出错几率。

Description

一种可配置异步接口时序中数据去干扰***及工作方法
技术领域
本发明涉及粹异步接口读写计数领域，尤其涉及一种可配置异步接口时序中数据去干扰***及工作方法。
背景技术
异步接口(Asynchronous Interface)采用异步传输方式。采用异步传输方式时，按比特划分为小组独立发送，发送方可以在任何时间发送这些比特组，而不需要同步时钟的控制。因此在纯粹异步接口的读写中，是没有时钟，数据通过片选信号(CS)和读写信号来指示当前的读和写的开始，持续时间，和结束。在异步接口中，数据宽度通常是多比特的，如何保证数据能正确写入和以及恢复数据。比如，如果数据在芯片接口，出现毛刺，那么如何判断数据是否被影响，甚至出错。因此，解决上述问题就显得尤为重要了。
发明内容
针对现有技术的不足，本发明的目的是提供一种可配置异步接口时序中数据去干扰***及工作方法，在接受数据端，通过可配置的芯片引脚配置适当的延迟时间，采集写数据，然后会连续采集数据，进行比对，从而降低数据出错的概率。
本发明提供一种可配置异步接口时序中数据去干扰***，包括主机异步接口、同步器、数据采样器、计时器和比较器，所述主机异步接口与同步器连接，所述同步器与数据采样器连接，所述计时器与比较器连接，比较器与同步器连接。
进一步改进在于：所述数据采样器的数量至少为两个。
本发明还提供一种可配置异步接口时序中数据去干扰***的工作方法，所述方法包括以下步骤：
步骤一：主机异步接口异步发送片选信号和写指示信号后，使数据采集延迟计数器开始计数；
步骤二：比较器会把当前的计数值和静态配置的值进行比较；
步骤三：当计数器的值等于配置值后，比较器会触发数据同步和数据采样电路；
步骤四：数据会在时钟的触发下，从数据采样器1到数据采样器2再到数据采样器3，当所有数据都有效后，数据比较器会立刻对数据进行比对；
步骤五：通过数据对比，对最终数据输出进行判定。
进一步改进在于：所述步骤二中静态配置的值是来自芯片引脚，或芯片内部配置寄存器。
进一步改进在于：所述步骤四中比对的算法是：如果数据中有任何一对数据一样，就把它作为最终的数据输出；如果没有数据一样，就把最后的数据作为最终的数据输出。
本发明的有益效果是：在接受数据端，通过可配置的芯片引脚配置适当的延迟时间，采集写数据，然后会连续采集数据，进行比对，从而降低数据出错的概率，可以在快速的得到去除干扰的写数据，降低数据的出错率。通过芯片引脚或寄存器配置写数据延迟的采样时刻，提高写数据采集时刻的准确性，数据通过多个采样值比对，有效降低数据出错几率。
附图说明
图1是本发明的***构成图。
具体实施方式
为了加深对本发明的理解，下面将结合实施例对本发明做进一步详述，本实施例仅用于解释本发明，并不构成对本发明保护范围的限定。如图1所示，本实施例提供了一种可配置异步接口时序中数据去干扰***，包括主机异步接口、同步器、数据采样器、计时器和比较器，所述主机异步接口与同步器连接，所述同步器与数据采样器连接，所述计时器与比较器连接，比较器与同步器连接。所述数据采样器的数量为三个。
本实施例还提供一种可配置异步接口时序中数据去干扰***的工作方法，所述方法包括以下步骤：
步骤一：主机异步接口异步发送片选信号和写指示信号后，使数据采集延迟计数器开始计数；
步骤二：比较器会把当前的计数值和静态配置的值进行比较；
步骤三：当计数器的值等于配置值后，比较器会触发数据同步和数据采样电路；
步骤四：数据会在时钟的触发下，从数据采样器1到数据采样器2再到数据采样器3，当所有数据都有效后，数据比较器会立刻对数据进行比对；
步骤五：通过数据对比，对最终数据输出进行判定。
所述步骤二中静态配置的值是来自芯片引脚，或芯片内部配置寄存器。所述步骤四中比对的算法是：如果数据中有任何一对数据一样，就把它作为最终的数据输出；如果没有数据一样，就把最后的数据作为最终的数据输出。
在接受数据端，通过可配置的芯片引脚配置适当的延迟时间，采集写数据，然后会连续采集数据，进行比对，从而降低数据出错的概率，可以在快速的得到去除干扰的写数据，降低数据的出错率。通过芯片引脚或寄存器配置写数据延迟的采样时刻，提高写数据采集时刻的准确性，数据通过多个采样值比对，有效降低数据出错几率。

Claims (5)

1.一种可配置异步接口时序中数据去干扰***，其特征在于：包括主机异步接口、同步器、数据采样器、计时器和比较器，所述主机异步接口与同步器连接，所述同步器与数据采样器连接，所述计时器与比较器连接，比较器与同步器连接。
2.如权利要求1所述的一种可配置异步接口时序中数据去干扰***，其特征在于：所述数据采样器的数量至少为两个。
3.一种如权利要求1或2所述的可配置异步接口时序中数据去干扰***的工作方法，其特征在于：所述方法包括以下步骤：
步骤一：主机异步接口异步发送片选信号和写指示信号后，使数据采集延迟计数器开始计数；
步骤二：比较器会把当前的计数值和静态配置的值进行比较；
步骤三：当计数器的值等于配置值后，比较器会触发数据同步和数据采样电路；
步骤四：数据会在时钟的触发下，从数据采样器1到数据采样器2再到数据采样器3，当所有数据都有效后，数据比较器会立刻对数据进行比对；
步骤五：通过数据对比，对最终数据输出进行判定。
4.如权利要求3所述的一种可配置异步接口时序中数据去干扰***的工作方法，其特征在于：所述步骤二中静态配置的值是来自芯片引脚，或芯片内部配置寄存器。
5.如权利要求3所述的一种可配置异步接口时序中数据去干扰***的工作方法，其特征在于：所述步骤四中比对的算法是：如果数据中有任何一对数据一样，就把它作为最终的数据输出；如果没有数据一样，就把最后的数据作为最终的数据输出。
CN202010060804.6A 2020-01-19 2020-01-19 一种可配置异步接口时序中数据去干扰***及工作方法 Withdrawn CN111290978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010060804.6A CN111290978A (zh) 2020-01-19 2020-01-19 一种可配置异步接口时序中数据去干扰***及工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010060804.6A CN111290978A (zh) 2020-01-19 2020-01-19 一种可配置异步接口时序中数据去干扰***及工作方法

Publications (1)

Publication Number Publication Date
CN111290978A true CN111290978A (zh) 2020-06-16

Family

ID=71024272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010060804.6A Withdrawn CN111290978A (zh) 2020-01-19 2020-01-19 一种可配置异步接口时序中数据去干扰***及工作方法

Country Status (1)

Country Link
CN (1) CN111290978A (zh)

Similar Documents

Publication Publication Date Title
US10108578B2 (en) Single wire communications interface and protocol
US7886271B2 (en) Embedding event information in the timing stream
US7209058B2 (en) Trace receiver data compression
US7739669B2 (en) Paced trace transmission
JP2001352350A (ja) 連続ビットストリームの統計的アイダイアグラムによる測定装置及び方法
JP5531655B2 (ja) シリアルデータ受信回路装置及びシリアルデータ受信方法
CN101834715B (zh) 一种数据处理方法及数据处理***以及数据处理装置
CN109918332B (zh) Spi从设备及spi设备
CN113886315B (zh) 一种时钟数据恢复***、芯片及时钟数据恢复方法
US20110029803A1 (en) Clock recovery of serial data signal
CN112152626B (zh) 一种模数转换采集电路和芯片
CN109902000B (zh) 变速多通道调试追踪***、方法、设备及存储介质
CN112987545B (zh) 时间信号码元识别方法、装置及时间***设备
JP4917901B2 (ja) 受信装置
CN107425848B (zh) 时钟数据恢复电路和方法
CN113037667B (zh) 一种基于fpga的数据信号恢复方法
US7681084B2 (en) TOD or time stamp inserted into trace recording stream
US7555681B2 (en) Multi-port trace receiver
CN114201276A (zh) 一种基于fifo中断管理的方法
CN114384354A (zh) 硬件实现的串行通讯高动态范围波特率识别方法及电路
CN212969687U (zh) 异步串口通信波特率自动检测装置
CN113824501A (zh) 一种基于cpld的异步串行信号采样译码方法
CN111290978A (zh) 一种可配置异步接口时序中数据去干扰***及工作方法
CN107943739B (zh) 一种基于fpga的多组spi码信号检测验证方法
CN114527832B (zh) 脉冲信号边沿测量方法及装置、存储介质及微控制单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200616