CN111276592A - 一种Micro-LED阵列基板的制备方法及制备*** - Google Patents

一种Micro-LED阵列基板的制备方法及制备*** Download PDF

Info

Publication number
CN111276592A
CN111276592A CN202010100091.1A CN202010100091A CN111276592A CN 111276592 A CN111276592 A CN 111276592A CN 202010100091 A CN202010100091 A CN 202010100091A CN 111276592 A CN111276592 A CN 111276592A
Authority
CN
China
Prior art keywords
micro
substrate
accommodating area
electrode
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010100091.1A
Other languages
English (en)
Other versions
CN111276592B (zh
Inventor
柯毅东
艾国齐
段方方
曲晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Qianzhao Semiconductor Technology Co ltd
Original Assignee
Xiamen Qianzhao Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Qianzhao Semiconductor Technology Co ltd filed Critical Xiamen Qianzhao Semiconductor Technology Co ltd
Priority to CN202010100091.1A priority Critical patent/CN111276592B/zh
Publication of CN111276592A publication Critical patent/CN111276592A/zh
Application granted granted Critical
Publication of CN111276592B publication Critical patent/CN111276592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种Micro‑LED阵列基板的制备方法及制备***，其中，该方法首先获取了垂直结构的Micro‑LED芯粒，垂直结构的Micro‑LED芯粒可以做得更小，解决了Micro‑LED芯粒中存在的电流拥挤问题；然后获取具有多个限位井的固定基板，该固定基板包括第一容纳区和至少一个第二容纳区，且第二容纳区的宽度小于第一容纳区的宽度，使得在Micro‑LED芯粒在与固定基板固定时，只有具有一定高度差的第一电极可以被第二容纳区容纳，避免了第一电极和第二电极与第一连接层和第二连接层的误连接，实现提高在巨量转印过程中，Micro‑LED芯粒与固定基板的对位精度的目的。

Description

一种Micro-LED阵列基板的制备方法及制备***
技术领域
本申请涉及半导体技术领域，更具体地说，涉及一种Micro-LED阵列基板的制备方法及制备***。
背景技术
Micro-LED(微型发光二极管)具有低功耗、高色彩饱和度和高反应速度等优势，成为新一代显示技术中的重要显示器件。
在Micro-LED芯粒(或称Micro-LED芯片)制备完成后，需要将大量的Micro-LED芯粒与固定基板固定，这个过程称之为巨量转印(或巨量转移)，现今主流的巨量转印方法包括精准抓取法(Fine Pick/Place)、选择性释放法(Self-Assembly)以及自组装法(Self-Assembly)等。
但现有技术中，在巨量转印过程中容易出现Micro-LED芯粒与固定基板的固定位置误差较大的问题，即Micro-LED芯粒的电极无法与固定基板上对应的连接层固定连接，导致制备获得的Micro-LED阵列基板中存在较多的坏点，难以满足使用要求。
发明内容
为解决上述技术问题，本申请提供了一种Micro-LED阵列基板的制备方法及制备***，以实现提高在巨量转印过程中，Micro-LED芯粒与固定基板的对位精度的目的，同时解决Micro-LED芯粒中存在的电流拥挤问题。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种Micro-LED阵列基板的制备方法，包括：
获取Micro-LED芯粒；所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有第一电极，所述第二表面上设置有第二电极，所述第一电极的厚度大于或等于预设厚度；
获取固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定，当所述Micro-LED芯粒与所述固定基板固定时，所述第一电极位于所述第二容纳区中。
可选的，所述获取Micro-LED芯粒包括：
提供外延衬底；
在所述外延衬底上形成外延层；
对所述外延层的发光区以及隔离槽进行刻蚀，以形成多个外延结构，所述外延结构的第一表面为发光区；
在所述外延结构的发光区两侧形成钝化层；
在所述外延结构的发光区表面形成第一金属，所述第一金属在所述外延衬底上的正投影位于所述外延结构在所述外延衬底上的正投影中，且所述第一金属的厚度大于预设厚度；
利用键合工艺将所述外延结构的第一表面与临时衬底键合，并在键合后去除所述外延衬底，以暴露出所述外延结构的第二表面；
在所述外延结构的第二表面形成第二金属；
去除所述临时衬底，以获得多个所述Micro-LED芯粒。
可选的，所述获取固定基板包括：
提供待处理基板；
在所述待处理基板上形成掩膜层；
以所述掩膜层为掩膜，在所述待处理基板上形成多个所述限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
在所述第一容纳区中形成第一连接层；
在所述第二容纳区中形成第二连接层。
可选的，所述利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定包括：
在所述固定基板包括所述限位井的一侧表面，使流体沿预设方向流动，所述流体中包括所述Micro-LED芯粒，以使所述Micro-LED芯粒的第一电极嵌于所述第二容纳区中。
可选的，所述利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定之后还包括：
将所述第一电极与所述第二连接层固定连接；
将所述第二电极与所述第一连接层固定连接。
一种Micro-LED阵列基板的制备***，包括：
芯粒获取模块，用于获取Micro-LED芯粒；所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有第一电极，所述第二表面上设置有第二电极，所述第一电极的厚度大于或等于预设厚度；
基板获取模块，用于获取固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
组装模块，用于利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定，当所述Micro-LED芯粒与所述固定基板固定时，所述第一电极位于所述第二容纳区中。
可选的，所述芯粒获取模块获取Micro-LED芯粒具体用于，
提供外延衬底；
在所述外延衬底上形成外延层；
对所述外延层的发光区以及隔离槽进行刻蚀，以形成多个外延结构，所述外延结构的第一表面为发光区；
在所述外延结构的发光区两侧形成钝化层；
在所述外延结构的发光区表面形成第一金属，所述第一金属在所述外延衬底上的正投影位于所述外延结构在所述外延衬底上的正投影中，且所述第一金属的厚度大于预设厚度；
利用键合工艺将所述外延结构的第一表面与临时衬底键合，并在键合后去除所述外延衬底，以暴露出所述外延结构的第二表面；
在所述外延结构的第二表面形成第二金属；
去除所述临时衬底，以获得多个所述Micro-LED芯粒。
可选的，所述基板获取模块获取固定基板具体用于，
提供待处理基板；
在所述待处理基板上形成掩膜层；
以所述掩膜层为掩膜，在所述待处理基板上形成多个所述限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
在所述第一容纳区中形成第一连接层；
在所述第二容纳区中形成第二连接层。
可选的，所述组装模块利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定具体用于，
在所述固定基板包括所述限位井的一侧表面，使流体沿预设方向流动，所述流体中包括所述Micro-LED芯粒，以使所述Micro-LED芯粒的第一电极嵌于所述第二容纳区中。
可选的，还包括：
固定模块，用于将所述第一电极与所述第二连接层固定连接，以及将所述第二电极与所述第一连接层固定连接。
一种Micro-LED阵列基板，包括：
固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度；
位于所述限位井中的Micro-LED芯粒，所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有所述第一电极，所述第一电极位于所述第二容纳区中且与所述第二连接层电连接，所述第二表面上设置有第二电极，所述第二电极位于所述第一容纳区中且与所述第一连接层电连接，所述第一电极的厚度大于或等于预设厚度。
从上述技术方案可以看出，本申请实施例提供了一种Micro-LED阵列基板的制备方法及制备***，其中，所述Micro-LED阵列基板的制备方法首先获取了垂直结构的Micro-LED芯粒，垂直结构的Micro-LED芯粒可以做得更小，相较于现有技术中的横向结构的芯粒，其电流分布可以更均匀，发光面积可以得到充分利用，解决了Micro-LED芯粒中存在的电流拥挤问题；然后获取具有多个限位井的固定基板，该固定基板包括第一容纳区和至少一个第二容纳区，且所述第二容纳区的宽度小于所述第一容纳区的宽度，使得在Micro-LED芯粒在与所述固定基板固定时，只有具有一定高度差的第一电极可以被所述第二容纳区容纳，避免了第一电极和第二电极与第一连接层和第二连接层的误连接，实现提高在巨量转印过程中，Micro-LED芯粒与固定基板的对位精度的目的。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种Micro-LED阵列基板的制备方法的流程示意图；
图2为本申请的一个实施例提供的一种Micro-LED芯粒的剖面结构示意图；
图3和图4为本申请的实施例提供的固定基板的俯视结构示意图；
图5-图7为本申请的一个实施例提供的一种对流体组装过程示意图；
图8-图13为本申请的一个实施例提供的一种Micro-LED芯粒的制备流程示意图；
图14-图15为本申请的一个实施例提供的一种Micro-LED芯粒的尺寸示意图；
图16为本申请的一个实施例提供的一种Micro-LED阵列基板的剖面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种Micro-LED阵列基板的制备方法，如图1所示，包括：
S101：获取Micro-LED芯粒；所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有第一电极，所述第二表面上设置有第二电极，所述第一电极的厚度大于或等于预设厚度。
参考图2，图2为所述Micro-LED芯粒的剖面结构示意图，除所述外延结构10、第一电极20和第二电极30之外，还示出了钝化层40等结构。
可选的，所述预设厚度可以是所述Mciro-LED芯粒的宽度与厚度的差值。
S102：获取固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
参考图3和图4，图3和图4为所述固定基板的俯视结构示意图，为了显示清楚，图3和图4中仅示出了一个所述限位井。
在图3中，所述限位井包括一个所述第一容纳区和一个所述第二容纳区，即从俯视图中看，所述限位井的形状为“T”字型；
在图4中，所述限位井包括一个所述第一容纳区和两个所述第二容纳区，即从俯视图中看，所述限位井的形状为“十”字型。
在图3和图4中，标号50表示所述固定基板，60表示的第一容纳区，61表示所述第一连接层，70表示所述第二容纳区，71表示所述第二连接层。
需要注意的是，所述第二容纳区用于容纳所述第一电极，即所述第二容纳区的形状、大小需要与所述第一电极相匹配，且为了实现自限位的目的，所述第二容纳区的宽度小于所述第一容纳区的宽度，这样在当所述第一电极嵌于所述第二容纳区中时，即可实现自限位的目的。
S103：利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定，当所述Micro-LED芯粒与所述固定基板固定时，所述第一电极位于所述第二容纳区中。
参考图5、图6和图7，图5-图7为对流体组装过程示意图，在对流体组装过程中，流体方向沿所述固定基板具有所述限位井的一侧表面流动，所述Micro-LED芯粒在流体内随流体流动，辅助振动与光学声学波动的方式将所述Micro-LED芯粒移动到所述限位井附近，由于第一电极与外延结构具有一定的高度差，因此当Micro-LED芯粒的长边落入限位井的长边时，通过流体的推力以及可以辅助外界附加的振动与光声镊，可将原本第一电极在上的芯片旋转到第一电极朝两侧的位置，从而将第一电极限位在所述限位井中，实现Micro-LED芯粒与固定基板固定的目的。
综上所述，所述Micro-LED阵列基板的制备方法首先获取了垂直结构的Micro-LED芯粒，垂直结构的Micro-LED芯粒可以做得更小，相较于现有技术中的横向结构的芯粒，其电流分布可以更均匀，发光面积可以得到充分利用，解决了Micro-LED芯粒中存在的电流拥挤问题；然后获取具有多个限位井的固定基板，该固定基板包括第一容纳区和至少一个第二容纳区，且所述第二容纳区的宽度小于所述第一容纳区的宽度，使得在Micro-LED芯粒在与所述固定基板固定时，只有具有一定高度差的第一电极可以被所述第二容纳区容纳，避免了第一电极和第二电极与第一连接层和第二连接层的误连接，实现提高在巨量转印过程中，Micro-LED芯粒与固定基板的对位精度的目的。
可选的，所述获取Micro-LED芯粒包括：
提供外延衬底；
在所述外延衬底上形成外延层；参考图8，图8为在外延衬底上形成外延层后的剖面结构示意图；图8中，80表示所述外延衬底，10’表示所述外延层。
对所述外延层的发光区以及隔离槽进行刻蚀，以形成多个外延结构，所述外延结构的第一表面为发光区；参考图9，图9为形成外延结构后的剖面结构示意图，为了示意清楚，图9中仅示出了一个所述外延结构，所述外延层的发光区和所述隔离槽的刻蚀可以在一个刻蚀工艺中实现。
在所述外延结构的发光区两侧形成钝化层；参考图10，图10为形成了钝化层后的剖面结构示意图。
在所述外延结构的发光区表面形成第一金属，所述第一金属在所述外延衬底上的正投影位于所述外延结构在所述外延衬底上的正投影中，且所述第一金属的厚度大于预设厚度；参考图11，图11为形成了第一金属后的剖面结构示意图。
利用键合工艺将所述外延结构的第一表面与临时衬底键合，并在键合后去除所述外延衬底，以暴露出所述外延结构的第二表面；参考图12，图12为去除所述外延衬底后的剖面结构示意图。图12中，90表示临时键合层，100表示所述临时衬底。
在所述外延结构的第二表面形成第二金属；参考图13，图13为形成第二金属后的剖面结构示意图。
去除所述临时衬底，以获得多个所述Micro-LED芯粒。
可选的，参考图14，最终获得的Micro-LED芯粒的长宽比大于2，参考图15，最终获得的Micro-LED芯粒的宽高比的取值范围为0.5-2。如图15所示，所述Micro-LED芯粒的高度是指外延结构与第二电极的厚度之和，并不包括第一电极的厚度。
可选的，所述获取固定基板包括：
提供待处理基板；
在所述待处理基板上形成掩膜层；
以所述掩膜层为掩膜，在所述待处理基板上形成多个所述限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
在所述第一容纳区中形成第一连接层；
在所述第二容纳区中形成第二连接层。
可选的，所述利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定包括：
在所述固定基板包括所述限位井的一侧表面，使流体沿预设方向流动，所述流体中包括所述Micro-LED芯粒，以使所述Micro-LED芯粒的第一电极嵌于所述第二容纳区中。
可选的，所述利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定之后还包括：
将所述第一电极与所述第二连接层固定连接；
将所述第二电极与所述第一连接层固定连接。
参考图16，图16为将所述第一电极和第二电极分别与所述第二连接层和第一连接层固定后的剖面结构示意图，将所述第一电极和第二电极分别与所述第二连接层和第一连接层固定的方式可以是退火等工艺。
下面对本申请实施例提供的Micro-LED阵列基板的制备***进行描述，下文描述的Micro-LED阵列基板的制备***可与上文描述的Micro-LED阵列基板的制备方法相互对应参照。
相应的，本申请实施例还提供了一种Micro-LED阵列基板的制备***，包括：
芯粒获取模块，用于获取Micro-LED芯粒；所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有第一电极，所述第二表面上设置有第二电极，所述第一电极的厚度大于或等于预设厚度；
基板获取模块，用于获取固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
组装模块，用于利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定，当所述Micro-LED芯粒与所述固定基板固定时，所述第一电极位于所述第二容纳区中。
可选的，所述芯粒获取模块获取Micro-LED芯粒具体用于，
提供外延衬底；
在所述外延衬底上形成外延层；
对所述外延层的发光区以及隔离槽进行刻蚀，以形成多个外延结构，所述外延结构的第一表面为发光区；
在所述外延结构的发光区两侧形成钝化层；
在所述外延结构的发光区表面形成第一金属，所述第一金属在所述外延衬底上的正投影位于所述外延结构在所述外延衬底上的正投影中，且所述第一金属的厚度大于预设厚度；
利用键合工艺将所述外延结构的第一表面与临时衬底键合，并在键合后去除所述外延衬底，以暴露出所述外延结构的第二表面；
在所述外延结构的第二表面形成第二金属；
去除所述临时衬底，以获得多个所述Micro-LED芯粒。
可选的，所述基板获取模块获取固定基板具体用于，
提供待处理基板；
在所述待处理基板上形成掩膜层；
以所述掩膜层为掩膜，在所述待处理基板上形成多个所述限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
在所述第一容纳区中形成第一连接层；
在所述第二容纳区中形成第二连接层。
可选的，所述组装模块利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定具体用于，
在所述固定基板包括所述限位井的一侧表面，使流体沿预设方向流动，所述流体中包括所述Micro-LED芯粒，以使所述Micro-LED芯粒的第一电极嵌于所述第二容纳区中。
可选的，还包括：
固定模块，用于将所述第一电极与所述第二连接层固定连接，以及将所述第二电极与所述第一连接层固定连接。
相应的，本申请实施例还提供了一种Micro-LED阵列基板，如图16所示，所述Micro-LED阵列基板包括：
固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度；
位于所述限位井中的Micro-LED芯粒，所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有所述第一电极，所述第一电极位于所述第二容纳区中且与所述第二连接层电连接，所述第二表面上设置有第二电极，所述第二电极位于所述第一容纳区中且与所述第一连接层电连接，所述第一电极的厚度大于或等于预设厚度；
综上所述，本申请实施例提供了一种Micro-LED阵列基板的制备方法及制备***，其中，所述Micro-LED阵列基板的制备方法首先获取了垂直结构的Micro-LED芯粒，垂直结构的Micro-LED芯粒可以做得更小，相较于现有技术中的横向结构的芯粒，其电流分布可以更均匀，发光面积可以得到充分利用，解决了Micro-LED芯粒中存在的电流拥挤问题；然后获取具有多个限位井的固定基板，该固定基板包括第一容纳区和至少一个第二容纳区，且所述第二容纳区的宽度小于所述第一容纳区的宽度，使得在Micro-LED芯粒在与所述固定基板固定时，只有具有一定高度差的第一电极可以被所述第二容纳区容纳，避免了第一电极和第二电极与第一连接层和第二连接层的误连接，实现提高在巨量转印过程中，Micro-LED芯粒与固定基板的对位精度的目的。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种Micro-LED阵列基板的制备方法，其特征在于，包括：
获取Micro-LED芯粒；所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有第一电极，所述第二表面上设置有第二电极，所述第一电极的厚度大于或等于预设厚度；
获取固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定，当所述Micro-LED芯粒与所述固定基板固定时，所述第一电极位于所述第二容纳区中。
2.根据权利要求1所述的Micro-LED阵列基板的制备方法，其特征在于，所述获取Micro-LED芯粒包括：
提供外延衬底；
在所述外延衬底上形成外延层；
对所述外延层的发光区以及隔离槽进行刻蚀，以形成多个外延结构，所述外延结构的第一表面为发光区；
在所述外延结构的发光区两侧形成钝化层；
在所述外延结构的发光区表面形成第一金属，所述第一金属在所述外延衬底上的正投影位于所述外延结构在所述外延衬底上的正投影中，且所述第一金属的厚度大于预设厚度；
利用键合工艺将所述外延结构的第一表面与临时衬底键合，并在键合后去除所述外延衬底，以暴露出所述外延结构的第二表面；
在所述外延结构的第二表面形成第二金属；
去除所述临时衬底，以获得多个所述Micro-LED芯粒。
3.根据权利要求1所述的Micro-LED阵列基板的制备方法，其特征在于，所述获取固定基板包括：
提供待处理基板；
在所述待处理基板上形成掩膜层；
以所述掩膜层为掩膜，在所述待处理基板上形成多个所述限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
在所述第一容纳区中形成第一连接层；
在所述第二容纳区中形成第二连接层。
4.根据权利要求1所述的Micro-LED阵列基板的制备方法，其特征在于，所述利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定包括：
在所述固定基板包括所述限位井的一侧表面，使流体沿预设方向流动，所述流体中包括所述Micro-LED芯粒，以使所述Micro-LED芯粒的第一电极嵌于所述第二容纳区中。
5.根据权利要求1所述的Micro-LED阵列基板的制备方法，其特征在于，所述利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定之后还包括：
将所述第一电极与所述第二连接层固定连接；
将所述第二电极与所述第一连接层固定连接。
6.一种Micro-LED阵列基板的制备***，其特征在于，包括：
芯粒获取模块，用于获取Micro-LED芯粒；所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有第一电极，所述第二表面上设置有第二电极，所述第一电极的厚度大于或等于预设厚度；
基板获取模块，用于获取固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
组装模块，用于利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定，当所述Micro-LED芯粒与所述固定基板固定时，所述第一电极位于所述第二容纳区中。
7.根据权利要求6所述的Micro-LED阵列基板的制备***，其特征在于，所述芯粒获取模块获取Micro-LED芯粒具体用于，
提供外延衬底；
在所述外延衬底上形成外延层；
对所述外延层的发光区以及隔离槽进行刻蚀，以形成多个外延结构，所述外延结构的第一表面为发光区；
在所述外延结构的发光区两侧形成钝化层；
在所述外延结构的发光区表面形成第一金属，所述第一金属在所述外延衬底上的正投影位于所述外延结构在所述外延衬底上的正投影中，且所述第一金属的厚度大于预设厚度；
利用键合工艺将所述外延结构的第一表面与临时衬底键合，并在键合后去除所述外延衬底，以暴露出所述外延结构的第二表面；
在所述外延结构的第二表面形成第二金属；
去除所述临时衬底，以获得多个所述Micro-LED芯粒。
8.根据权利要求6所述的Micro-LED阵列基板的制备***，其特征在于，所述基板获取模块获取固定基板具体用于，
提供待处理基板；
在所述待处理基板上形成掩膜层；
以所述掩膜层为掩膜，在所述待处理基板上形成多个所述限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度，所述第二容纳区用于容纳所述第一电极；
在所述第一容纳区中形成第一连接层；
在所述第二容纳区中形成第二连接层。
9.根据权利要求6所述的Micro-LED阵列基板的制备***，其特征在于，所述组装模块利用对流体组装法，将所述Micro-LED芯粒与所述固定基板上的限位井固定具体用于，
在所述固定基板包括所述限位井的一侧表面，使流体沿预设方向流动，所述流体中包括所述Micro-LED芯粒，以使所述Micro-LED芯粒的第一电极嵌于所述第二容纳区中。
10.根据权利要求6所述的Micro-LED阵列基板的制备***，其特征在于，还包括：
固定模块，用于将所述第一电极与所述第二连接层固定连接，以及将所述第二电极与所述第一连接层固定连接。
11.一种Micro-LED阵列基板，其特征在于，包括：
固定基板，所述固定基板包括多个限位井，所述限位井包括第一容纳区和至少一个第二容纳区，所述第一容纳区中设置有第一连接层，所述第二容纳区中设置有第二连接层，所述第二容纳区的宽度小于所述第一容纳区的宽度；
位于所述限位井中的Micro-LED芯粒，所述Micro-LED芯粒包括外延结构，所述外延结构包括相对设置的第一表面和第二表面，所述第一表面上设置有所述第一电极，所述第一电极位于所述第二容纳区中且与所述第二连接层电连接，所述第二表面上设置有第二电极，所述第二电极位于所述第一容纳区中且与所述第一连接层电连接，所述第一电极的厚度大于或等于预设厚度。
CN202010100091.1A 2020-02-18 2020-02-18 一种Micro-LED阵列基板的制备方法及制备*** Active CN111276592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010100091.1A CN111276592B (zh) 2020-02-18 2020-02-18 一种Micro-LED阵列基板的制备方法及制备***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010100091.1A CN111276592B (zh) 2020-02-18 2020-02-18 一种Micro-LED阵列基板的制备方法及制备***

Publications (2)

Publication Number Publication Date
CN111276592A true CN111276592A (zh) 2020-06-12
CN111276592B CN111276592B (zh) 2021-07-09

Family

ID=70999372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010100091.1A Active CN111276592B (zh) 2020-02-18 2020-02-18 一种Micro-LED阵列基板的制备方法及制备***

Country Status (1)

Country Link
CN (1) CN111276592B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104335339A (zh) * 2012-05-08 2015-02-04 勒克斯维科技公司 顺应性的微型器件转移头部
CN108461438A (zh) * 2018-04-03 2018-08-28 泉州市盛维电子科技有限公司 一种微型发光二极管的巨量转移装置及转移方法
CN109192835A (zh) * 2018-07-17 2019-01-11 友达光电股份有限公司 发光装置及其制造方法
CN109979807A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置的制造方法
CN110611018A (zh) * 2019-10-21 2019-12-24 深圳市思坦科技有限公司 Led芯片的转移方法、基板及***

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104335339A (zh) * 2012-05-08 2015-02-04 勒克斯维科技公司 顺应性的微型器件转移头部
KR20150013647A (ko) * 2012-05-08 2015-02-05 럭스뷰 테크놀로지 코포레이션 컴플라이언트 마이크로 소자 이송 헤드
CN109979807A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置的制造方法
CN108461438A (zh) * 2018-04-03 2018-08-28 泉州市盛维电子科技有限公司 一种微型发光二极管的巨量转移装置及转移方法
CN109192835A (zh) * 2018-07-17 2019-01-11 友达光电股份有限公司 发光装置及其制造方法
CN110611018A (zh) * 2019-10-21 2019-12-24 深圳市思坦科技有限公司 Led芯片的转移方法、基板及***

Also Published As

Publication number Publication date
CN111276592B (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
US11458717B2 (en) Four D device process and structure
RU2449418C2 (ru) Межсоединение по методу перевернутого кристалла через сквозные отверстия в микросхеме
CN106233462B (zh) 半导体器件以及半导体器件的制造方法
TWI392054B (zh) 用於三維電子模組之集體式製造的製程
US20090294916A1 (en) Bonding method for through-silicon-via based 3d wafer stacking
US7326637B2 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
JP2004519087A (ja) 集積回路の素子間の縁接続用方法及び装置
US9967982B2 (en) Method of producing an interposer with microspring contacts
US8330262B2 (en) Processes for enhanced 3D integration and structures generated using the same
US20020117753A1 (en) Three dimensional packaging
TW200411891A (en) High density multi-chip module structure and manufacturing method thereof
CN111276592B (zh) 一种Micro-LED阵列基板的制备方法及制备***
JP2022510747A (ja) スルーシリコンビアを含む３次元回路の積層
JP2009170893A (ja) 可撓性半導体組立体を製造する方法
JP2002141459A (ja) 半導体装置および製造方法
CN113299632A (zh) 具有镜像电路的堆叠式晶粒的集成电路器件
KR101086963B1 (ko) 복수 장의 금속 박판을 접합하여 구성된 캐리어 플레이트와 이를 제조하는 방법
CN112736065A (zh) 用于集成电路封装的面板状金属墙格阵列及其制造方法
CN112002685A (zh) 基于硅基工艺及重布线路层的空间转换基体及制备方法
US20180033675A1 (en) Patterned Wafer and Method of Making the Same
CN212084974U (zh) 半导体晶片
JPH11298051A (ja) 熱電素子の製造方法
EP0444469A2 (en) High density internconnect
WO2022261806A1 (zh) 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备
JPH07183455A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant