CN111276483A - 三维存储器及其制造方法 - Google Patents

三维存储器及其制造方法 Download PDF

Info

Publication number
CN111276483A
CN111276483A CN202010033322.1A CN202010033322A CN111276483A CN 111276483 A CN111276483 A CN 111276483A CN 202010033322 A CN202010033322 A CN 202010033322A CN 111276483 A CN111276483 A CN 111276483A
Authority
CN
China
Prior art keywords
layer
sub
channel hole
dch
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010033322.1A
Other languages
English (en)
Other versions
CN111276483B (zh
Inventor
吴建忠
刘佳
易汉威
高毅
王猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010033322.1A priority Critical patent/CN111276483B/zh
Publication of CN111276483A publication Critical patent/CN111276483A/zh
Application granted granted Critical
Publication of CN111276483B publication Critical patent/CN111276483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种三维存储器及其制造方法。其中，方法包括：提供基底结构；基底结构至少包括：衬底，位于衬底上的堆叠结构，穿过堆叠结构且延伸至衬底的存储沟道孔(CH)和虚拟沟道孔(DCH)，位于CH和DCH底部的导电连接层以及位于CH和DCH侧壁及导电连接层顶面的存储器材料层；堆叠结构包括至少两层子堆叠结构；堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；在DCH中填充第一材料；进行第一刻蚀，以去除覆盖在CH底部的导电连接层顶面的存储器材料层；其中，在第一刻蚀过程中，通过消耗第一材料来避免对位于DCH的侧壁和DCH底部的导电连接层顶面的存储器材料层的刻蚀作用；去除第一材料。

Description

三维存储器及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器及其制造方法。
背景技术
三维存储器通过垂直堆叠多层数据存储单元来解决二维或者平面闪存带来的限制，支持在更小的空间内容纳更高的存储容量，进而有效降低成本和能耗。相关技术中的三维存储器的控制栅极通常是通过后栅工艺形成的。所谓后栅工艺也就是最初形成的堆叠层中包含若干间隔排列的牺牲层，后续制程中去除牺牲层，并在牺牲层原有的空间内填充栅极介质(如金属或多晶硅等)的工艺。在采用后栅工艺形成三维存储器的控制栅极的过程中，当已经去除牺牲层还未填充栅极介质时，整个器件通过沟道孔(CH，Channel Hole)(这里，CH主要用来存储数据，为了表述的清楚，后文中将CH称为存储沟道孔)支撑，但随着现有的三维存储器在高度上垂直堆叠的数据存储单元层数的增大，并且随着沟道通孔尺寸的日益缩减，牺牲层的去除后CH的支撑力不够，容易导致整体结构的坍塌，造成损失。
为了解决牺牲层去除后整体结构坍塌的问题，用来起到支撑作用的虚拟沟道孔(DCH，Dummy Channel Hole)应运而生。相关技术中，DCH与CH仅作用不同，DCH与CH的制造工艺完全相同，结构也完全一致。
然而，在后续的制程中，DCH存在漏电的风险。
发明内容
为解决相关技术问题，本发明实施例提出一种三维存储器及其制造方法，能够降低在后续的制程中DCH漏电的风险。
本发明实施例提供了一种三维存储器制造方法，包括：
提供基底结构；所述基底结构至少包括：衬底，位于衬底上的堆叠结构，穿过所述堆叠结构且延伸至所述衬底的CH和DCH，位于所述CH和所述DCH 底部的导电连接层以及位于所述CH和所述DCH侧壁及导电连接层顶面的存储器材料层；所述堆叠结构包括至少两层子堆叠结构；所述堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；
在所述DCH中填充第一材料；
进行第一刻蚀，以去除覆盖在所述CH底部的导电连接层顶面的存储器材料层；其中，在第一刻蚀过程中，通过消耗所述第一材料来避免对位于所述DCH 的侧壁和DCH底部的导电连接层顶面的存储器材料层的刻蚀作用；
去除所述第一材料。
上述方案中，所述第一材料包括光刻胶。
上述方案中，在所述DCH中填充第一材料之前，所述方法还包括：
形成阻挡层；所述阻挡层至少覆盖所述CH和所述DCH的顶面；
进行第二刻蚀，以去除覆盖在所述DCH顶面的阻挡层；
在所述DCH中填充第一材料之后，所述方法还包括：
进行第三刻蚀，以去除覆盖在所述CH顶面的阻挡层。
上述方案中，在形成阻挡层之后，所述方法还包括：
在所述阻挡层上涂覆光阻材料；
去除位于所述DCH顶面的光阻材料，从而显露出位于所述DCH顶面的阻挡层，以进行第二刻蚀。
上述方案中，所述阻挡层包括第一薄膜层和第二薄膜层；其中，所述第一薄膜层的材料包括非晶碳ACL；所述第二薄膜层的材料包括包含氮氧化硅。
上述方案中，所述进行第一刻蚀的步骤包括：
采用第一干法刻蚀工艺进行第一刻蚀；其中所述第一干法刻蚀通过刻蚀气体的氟源来执行。
上述方案中，所述去除所述第一材料的步骤包括：
采用第二干法刻蚀工艺去除所述第一材料；其中所述第二干法刻蚀通过刻蚀气体的氧源来执行。
本发明实施例还提供了一种三维存储器，包括：
衬底；
位于所述衬底顶面的堆叠结构；所述堆叠结构包括至少两层子堆叠结构；所述堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；
穿过所述堆叠结构且延伸至所述衬底的CH和DCH；
位于所述CH和所述DCH底部的导电连接层；
存储器材料层；所述存储器材料层覆盖所述CH的侧壁且覆盖所述DCH的侧壁及所述DCH底部的导电连接层顶面。
上述方案中，所述子堆叠结构包括若干间隔排列的第一材料层和第二材料层以及贯穿所述第一材料层和所述第二材料层的子沟道孔；所述至少两层子堆叠结构中的子沟道孔连通。
上述方案中，所述存储器材料层包括沿所述CH的径向向内的方向依次设置的阻挡介质层、存储介质层、隧穿介质层、沟道层。
本发明实施例提供的三维存储器及其制造方法，提供基底结构；所述基底结构至少包括衬底；位于衬底上的堆叠结构；穿过所述堆叠结构且延伸至所述衬底的CH和DCH，位于所述CH和所述DCH底部的导电连接层以及位于所述CH和所述DCH侧壁及导电连接层顶面的存储器材料层；所述堆叠结构包括至少两层子堆叠结构；所述堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；在所述DCH中填充第一材料；进行第一刻蚀，以去除覆盖在所述CH底部的导电连接层顶面的存储器材料层；其中，在第一刻蚀过程中，通过消耗所述第一材料来避免对位于所述DCH的侧壁和DCH底部的导电连接层顶面的存储器材料层的刻蚀作用；去除所述第一材料。本发明实施例中，在对CH及DCH一起进行刻蚀工艺处理之前，利用材料将DCH进行填充，并通过消耗该填充材料来避免对位于DCH的侧壁和 DCH底部的导电连接层顶面的存储器材料层的刻蚀作用，以使该刻蚀工艺仅对 CH底部的导电连接层顶面的存储器材料层产生刻蚀作用，进而可以保证DCH侧壁的存储器材料层不会受到损伤，也就避免了后续制程中DCH中填充的多晶硅与堆叠结构中填充的栅极介质导通而导致的漏电。如此，能够降低后续的制程中DCH漏电的风险。
附图说明
图1a为本发明实施例CH和所述DCH的形貌示意图一；
图1b为本发明实施例CH和所述DCH一起进行SONO刻蚀工艺处理后的 SONO薄膜结构的示意图一；
图2a为本发明实施例CH和所述DCH的形貌示意图二；
图2b为本发明实施例CH和所述DCH一起进行SONO刻蚀工艺处理后的 SONO薄膜结构的示意图二；
图3为本发明实施例提供的三维存储器制造方法的实现流程示意图；
图4a-4d为本发明应用实施例提供的三维存储器制造方法的过程示意图；
图5a-5f为本发明实施例提供的在所述DCH中填充第一材料的实现过程示意图；
图6a-6d为本发明应用实施例提供的去除CH顶部的阻挡层的实现过程示意图。
附图标记说明：
30-基底结构；310-衬底；320-堆叠结构；3201-第一材料层；3202-第二材料层；330-CH；340-DCH；350-导电连接层；360-存储器材料层；31-第一材料； 32-阻挡层；321-第一薄膜层；322-第二薄膜层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。
相关技术中，三维存储器中包括多个CH和DCH，形成CH和DCH的过程包括：在衬底上形成堆叠结构；其中，所述堆叠结构中包括若干间隔排列的第一材料层(也称为“牺牲层”)和第二材料层(也称为“绝缘层”)；在所述堆叠层中分别形成CH和DCH；其中，所述CH和DCH穿过所述堆叠结构且延伸至所述衬底；在所述CH和DCH的底部形成导电连接层(也称为“外延层”)；在所述CH和DCH的侧壁以及所述CH和所述DCH底部的导电连接层的顶面形成多层薄膜结构(也称为“存储器材料层”)，如SONO薄膜结构；随后，对所述CH和所述DCH底部的导电连接层的顶面的多层薄膜结构进行刻蚀(当多层薄膜结构为SONO薄膜结构时，这里的刻蚀为SONO刻蚀工艺处理即利用刻蚀去除CH及DCH底部的导电连接层顶面上的氧化硅(OX)、氮化硅(SiN)、氧化硅(OX)、无定型硅(Si)薄膜层，以使后续制程中CH及DCH中的沟道层与导电连接层导通)，以穿过所述多层薄膜结构暴露所述CH和所述DCH底部的导电连接层。在后续制程中，还会在CH和所述DCH中填充沟道介质，然后进行后续的接触孔(Contact)、引线(Plug)的制造。为了描述的简便性，下文中以SONO薄膜结构以及SONO刻蚀工艺为例进行说明。
上述在所述堆叠层中分别形成CH和DCH的过程，需要进行深孔刻蚀。为了解决由于存储器层数过高而导致深孔刻蚀困难，在一些实施例中，对一定堆叠层数如，64层的子堆叠结构，先进行刻蚀形成贯穿所述子堆叠结构的子沟道孔，再将多层子堆叠结构叠加，叠加时保证所述多层子堆叠结构中的各子堆叠结构中的子沟道孔均对齐连接；这些对齐连接的子沟道孔形成了所述CH和所述DCH。形成的所述CH和所述DCH如图1所示，两层子堆叠结构叠加，形成了128层堆叠结构，且两层子堆叠结构中的子沟道孔均对齐；同时，由于实际刻蚀工艺形成的子沟道孔的侧壁并不是理想的垂直形貌，而是顶部尺寸大、底部尺寸小的形貌，因此，最终形成的所述CH和所述DCH会存在如图1a所示的顶部尺寸大、中部(两层子堆叠结构叠加处)尺寸由小变大、低部尺寸小的形貌。此时，当CH和所述DCH一起进行SONO刻蚀工艺处理，得到穿过 SONO薄膜结构暴露所述CH和所述DCH底部的导电连接层的结构如图1b所示，DCH侧壁的SONO薄膜结构正常。
然而，实际应用中，在对两层子堆叠结构进行叠加的过程中，为了保证CH 中子沟道孔的完全对齐，会牺牲DCH中子沟道孔的对齐的精确性，从而使得 DCH中的形貌常常是如图2a所示的形貌，即DCH中两层子堆叠结构叠加处相较于完全对齐的情况向右出现了偏移。同时，实际应用中，还可能存在DCH 的形貌失真(英文表达为Distortion)以及光刻中需要对各层电路图样进行对准 (英文表达为Overlay，缩写为OVL)较差的情况，这些都进一步使得DCH形貌较图1a中DCH形貌偏差变大。此时，当CH和所述DCH一起进行SONO 刻蚀工艺处理，得到穿过SONO薄膜结构暴露所述CH和所述DCH底部的导电连接层的结构如图2b所示，DCH侧壁位于两层子堆叠结构叠加处(英文表达为Joint Sidewall)的SONO薄膜结构破损。
当DCH侧壁位于两层子堆叠结构叠加处的SONO薄膜结构破损时，在后续制程中，DCH中填充的多晶硅会与堆叠结构中牺牲层去除后填充的栅极介质导通，而由于DCH内部具有与DH一致的结构，所述堆叠结构中各层填充栅极介质相连，即在DCH中两层子堆叠结构叠加处的多晶硅与DH中两层子堆叠结构叠加处的栅极介质导通，此时，当对DH中两层子堆叠结构叠加处的栅极介质施加电压时，DCH中的对晶硅也会带电，从而出现漏电的现象。
基于此，在本发明实施例的各种实施例中，在对CH及DCH一起进行刻蚀工艺处理之前，利用材料将DCH进行填充，并通过消耗该填充材料来避免对位于DCH的侧壁和DCH底部的导电连接层顶面的存储器材料层的刻蚀作用，以使该刻蚀工艺仅对CH底部的导电连接层顶面的存储器材料层产生刻蚀作用，进而可以保证DCH侧壁的存储器材料层不会受到损伤，也就避免了后续制程中DCH中填充的多晶硅与堆叠结构中填充的栅极介质导通而导致的漏电。如此，能够降低后续的制程中DCH漏电的风险。
本发明实施例提供一种三维存储器制造方法，图3为本发明实施三维存储器的制造方法流程示意图。如图3所示，所述方法包括以下步骤：
步骤301：提供基底结构；所述基底结构至少包括衬底；位于衬底上的堆叠结构；穿过所述堆叠结构且延伸至所述衬底的CH和DCH，位于所述CH和所述DCH底部的导电连接层以及位于所述CH和DCH侧壁及导电连接层顶面的存储器材料层；所述堆叠结构包括至少两层子堆叠结构；所述堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；
步骤302：在所述DCH 340中填充第一材料；
步骤303：进行第一刻蚀，以去除覆盖在所述CH底部的导电连接层顶面的存储器材料层；其中，在第一刻蚀过程中，通过消耗所述第一材料来避免对位于所述DCH的侧壁和DCH底部的导电连接层顶面的存储器材料层的刻蚀作用；
步骤304：去除所述第一材料。
图4a-4d为本发明一实施例的三维存储器制造方法的过程示意图。下面结合图3和图4a-4d描述本实施例的半导体结构的形成方法。
其中，在步骤301中，如图4a所示，所述基底结构30至少包括衬底310、堆叠结构320、CH 330、DCH 340、导电连接层350及存储器材料层360；其中：
所述衬底310，可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
所述堆叠结构320位于衬底310之上，所述堆叠结构320包括至少两层子堆叠结构(图4a中仅示出了两层)；所述子堆叠结构包括若干间隔排列的第一材料层3201和第二材料层3202以及贯穿第一材料层3201和第二材料层3202 的子沟道孔；所述至少两层子堆叠结构中的子沟道孔相连。所述第一材料层 3201可以为牺牲层，例如可以由氧化物层、氮化物层、碳化硅层、硅层和硅锗层中的一种形成；所述第二材料层3202可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其它高介电常数(高k)介质层；在后续工序中，所述牺牲层层可以被去除，并在被去除后的位置处填充栅极金属材料，形成栅极层，所述栅极层的材料例如包括金属钨(W)。在一具体实施例中，第一材料层3201可由氮化硅(SiN)形成；第二材料层322可以由氧化硅(SiO2) 形成，从而形成的堆叠结构3202为氮化物-氧化物(NO)叠层。实际应用时，第一材料层3201和第二材料层3202均可以通过化学气相沉积(CVD，Chemical Vapor Deposition)、原子层沉积(ALD，Atomic Layer Deposition)等工艺形成；其中，第一材料层3201和第二材料层3202可以具有彼此相同的厚度，也可以具有彼此不同的厚度。
同时，在堆叠结构320中，还形成有穿过所述堆叠结构320且延伸至所述衬底310的CH 330和DCH 340。这里，CH 330和DCH 340均由至少两层子堆叠结构中的每层子堆叠结构中的子沟道孔连通后形成。在一实施例中，堆叠结构320与CH 330和DCH 340的制造过程可以包括：在衬底310上形成第一堆叠结构；形成贯穿第一堆叠结构的第一子沟道孔；在所述第一堆叠结构表面和第一子沟道孔中形成牺牲层；在所述牺牲层表面形成第一介质层；在第一介质层表面形成第二堆叠结构；形成贯穿所述第二堆叠结构的第二子沟道孔，其中，所述第二子沟道孔与所述第二子沟道孔；形成所述第二通孔后，去除所述第一通孔中的第一介质和牺牲层。实际应用中，形成沟道孔的方式可以为干法刻蚀。上述形成CH 330和DCH340的方式通过两次刻蚀替代在整体厚度等于第一堆叠结构和第二堆叠结构之和的上进行一次通孔刻蚀，分别形成贯穿第一堆叠结构的第一子沟道孔和贯穿第二堆叠结构的第二子沟道通孔，降低了一次形成CH 330和DCH 340的工艺难度。实际应用中，当子堆叠结构的层数大于两层时，可以重复上述方法继续在第二堆叠结构上向上叠加。
所述导电连接层350用于将CH 330和DCH 340中沟道层与衬底310中阱区电性连接。实际应用时，导电连接层350可以通过外延生长(SEG，Selective Epitaxy Growth)的方式形成，其组成材料可包括：单晶硅。
所述存储器材料层360为在CH 330和DCH 340的侧壁及导电连接层350 顶面形成的多层薄膜结构，如SONO薄膜结构。SONO薄膜结构包括四层薄膜，具体包括沿通孔径向方向依次层叠设置的阻挡介质层、存储介质层、隧穿介质层、沟道层；其中，阻挡介质层用于阻挡所述存储层中的电荷流出，材料可以为氧化硅(OX)；存储介质用于捕获并存储电荷，材料可以为氮化硅(SiN)；隧穿介质层用于产生电荷，材料可以为氧化硅(OX)；沟道层材料可以为无定型硅(Si)薄膜层。实际应用时，存储器材料层360可以通过CVD、ALD等工艺形成。
尽管在此描述了基底结构的示例性形成方法，但可以理解的是，一个或多个步骤可以从这一基底结构的形成过程中被省略。例如，实际应用中，衬底30 中还可以根据需要形成各种阱区；在进行刻蚀前生成相应的掩膜层等。
在步骤302中，所述第一材料31用于在第一刻蚀过程中，通过消耗该填充的第一材料来避免对位于DCH 340的侧壁和DCH 340底部的导电连接层顶面的存储器材料层的刻蚀作用，并且在刻蚀完成后，第一材料还需要去除。因此所述第一材料可以选择易填充并且易去除的材料，如光刻胶。
基于此，在一些实施例中，所述第一材料包括光刻胶。
接下来，结合图5a-5f描述本发明一实施例中步骤302即在所述DCH 340 中填充第一材料31的实现过程。
图5a示出了提供的基底结构。由于本次填充仅针对DCH 340，因此在填充前需要将CH 330的顶部遮盖，以阻挡将CH 330一起进行了填充。
基于此，在一些实施例中，在所述DCH 340中填充第一材料之前，所述方法还包括：
形成阻挡层32；所述阻挡层至少覆盖所述CH 330和DCH 340的顶面；
进行第二刻蚀，以去除覆盖在所述DCH 340顶面的阻挡层32；
在所述DCH 340中填充第一材料31之后，所述方法还包括：
进行第三刻蚀，以去除覆盖在所述DCH 340顶面的阻挡层32。
接下来，请参考图5b，在CH 330和DCH 340的顶面形成阻挡层32。由于阻挡层形成在孔结构的顶面，实际应用时，可以先利用一种成长速度较快的材料来形成可以遮蔽孔结构的第一薄膜层，如ACL，再在第一薄膜层上形成平坦的第二薄膜层。并且，刻蚀气体对第二薄膜层322与后续涂覆在阻挡层32上的光阻材料的刻蚀选择比(这里，刻蚀选择比是指同一刻蚀条件下，一种材料与另一种材料刻蚀速率的比值)明显不同，如氮氧化硅。
基于此，在一些实施例中，所述阻挡层32包括第一薄膜层321和第二薄膜层322；其中，所述第一薄膜层321的材料包括ACL；所述第二薄膜层322的材料包括包含氮氧化硅。
实际应用时，第一薄膜层321和第二薄膜层322均可以通过CVD或ALD 等工艺形成。
其中，在一些实施例中，在形成阻挡层32之后，所述方法还包括：
在所述阻挡层32上涂覆光阻材料；
去除位于所述DCH 340顶面的光阻材料，从而显露出位于所述DCH 340 顶面的阻挡层32，以进行第二刻蚀。
请参考图5c，在阻挡层32上涂覆光阻材料，如光刻胶，随后通过显影等方式去除位于所述DCH 340顶面的光阻材料，从而显露出位于所述DCH 340 顶面的阻挡层32，以通过刻蚀去除所述DCH 340顶面的阻挡层32。
接下来，请参考图5d，进行第二刻蚀，以去除覆盖在所述DCH 340顶面的阻挡层32。实际应用时，进行第二刻蚀的步骤包括：采用干法刻蚀工艺进行第二刻蚀；其中，所述干法刻蚀工艺使用含有氟源的刻蚀气体来执行，更具体的是使用刻蚀气体中的氟源来执行刻蚀。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是CF4等，或者在本领域已知的其它可用于刻蚀第二薄膜层322的刻蚀气体。需要说明的是，在第二刻蚀中，刻蚀气体对第二薄膜层322与光阻材料的刻蚀选择比不同，以保证CH 330顶部的阻挡层32可以不被刻蚀。
接下来，请参考图5e，利用第一材料对DCH 340进行填充，填充后DCH 340 中的第一材料的高度与CH 330顶部的阻挡层32的高度相同，实际应用中，CH 330顶部的阻挡层32的表面可能同样会存在少量的第一材料。
在DCH 340中填充了第一材料后，需要去除CH 330顶部的阻挡层32，以进行后续的第一刻蚀。
接下来，结合图6a-6d描述本发明一实施例中去除CH 330顶部的阻挡层 32的实现过程。
图6a示出了在DCH 340中填充了第一材料之后的结构，同时在CH 330顶部的阻挡层32的表面同样存在少量的第一材料。
接下来，请参考图6b，对CH 330顶部的阻挡层32进行刻蚀，以去除CH 330 顶部的阻挡层32中的第二薄膜层322。这里，实际应用时，进行相应刻蚀的步骤可以与前述的第二刻蚀相同。此时，DCH 340中填充的第一材料可以同样存在微小的损失。
接下来，请参考图6c，对CH 330顶部的阻挡层32进行刻蚀，以去除CH 330 顶部的阻挡层32中的第一薄膜层321。这里，实际应用时，进行相应刻蚀的步骤包括：采用干法刻蚀工艺进行刻蚀；其中，所述干法刻蚀工艺在高温下，如 1000℃条件下，使用含有氧源的刻蚀气体来执行，更具体的是使用刻蚀气体中的氧气来执行刻蚀。需要说明的是，当第一材料31为光刻胶时，含有氧源的刻蚀气体同样会对第一材料31产生刻蚀作用。
基于此，在去除CH 330顶部的阻挡层32步骤中得到的DCH 340中填充的第一材料的高度如图6d(或5f)所示。
这里，完成了去除CH 330顶部的阻挡层32，同时也完成了在DCH 340中填充第一材料。
在步骤203中，如图4c所示，所述第一刻蚀的目的在于：去除CH 330底部的导电连接层350的顶面的存储器材料层360，以暴露所述CH底部的导电连接层350。此时，由于第一材料的存在，DCH 340侧壁(尤其是位于两层子堆叠结构叠加处侧壁)和DCH 340底部的导电连接层350顶面的存储器材料层 360均未被刻蚀，即DCH 340位于两层子堆叠结构叠加处侧壁上的存储器材料层360将被很好的保护起来；另外，DCH 340底部的导电连接层350顶面的存储器材料层360未被刻蚀也不影响DCH 340在后续制程中所起的支撑作用。
实际应用时，进行第一刻蚀的步骤包括：采用干法刻蚀工艺进行第一刻蚀；其中，所述干法刻蚀工艺使用含有氟源的刻蚀气体来执行，更具体的是使用刻蚀气体中的氟源来执行刻蚀。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是CF4等，或者在本领域已知的其它可用于刻蚀存储器材料层360的刻蚀气体。
在步骤204中，如图4d所示，实际应用时，所述去除所述第一材料31的步骤包括：采用干法刻蚀工艺进行去除；其中，所述干法刻蚀工艺在高温下，如1000℃条件下，使用含有氧源的刻蚀气体来执行，更具体的是使用刻蚀气体中的氧气来执行刻蚀。
本发明实施例提供的三维存储器的制造方法，提供基底结构；所述基底结构至少包括衬底；位于衬底上的堆叠结构；穿过所述堆叠结构且延伸至所述衬底的CH和DCH，位于所述CH和所述DCH底部的导电连接层以及位于所述 CH和所述DCH侧壁及导电连接层顶面的存储器材料层；所述堆叠结构包括至少两层子堆叠结构；所述堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；在所述DCH中填充第一材料；进行第一刻蚀，以去除覆盖在所述CH底部的导电连接层顶面的存储器材料层；其中，在第一刻蚀过程中，通过消耗所述第一材料来避免对位于所述DCH的侧壁和DCH底部的导电连接层顶面的存储器材料层的刻蚀作用；去除所述第一材料。本发明实施例中，在对CH及DCH一起进行刻蚀工艺处理之前，利用材料将DCH进行填充，并通过消耗该填充材料来避免对位于DCH的侧壁和 DCH底部的导电连接层顶面的存储器材料层的刻蚀作用，以使该刻蚀工艺仅对 CH底部的导电连接层顶面的存储器材料层产生刻蚀作用，进而可以保证DCH侧壁的存储器材料层不会受到损伤，也就避免了后续制程中DCH中填充的多晶硅与堆叠结构中填充的栅极介质导通而导致的漏电。如此，能够降低后续的制程中DCH漏电的风险。
基于上述半导体形成方法，本发明实施例还提供了一种存储器，所述存储器包括：
衬底；
位于所述衬底顶面的堆叠结构；所述堆叠结构包括至少两层子堆叠结构；所述堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；
穿过所述堆叠结构且延伸至所述衬底的CH和DCH；
位于所述CH和所述DCH底部的导电连接层；
存储器材料层；所述存储器材料层覆盖所述CH的侧壁且覆盖所述DCH的侧壁及所述DCH底部的导电连接层顶面。
其中，在一些实施例中，所述子堆叠结构包括若干间隔排列的第一材料层和第二材料层以及贯穿所述第一材料层和所述第二材料层的子沟道孔；所述至少两层子堆叠结构中的子沟道孔连通。
在一些实施例中，所述存储器材料层包括沿所述CH的径向向内的方向依次设置的阻挡介质层、存储介质层、隧穿介质层、沟道层。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种三维存储器的制造方法，其特征在于，所述方法包括：
提供基底结构；所述基底结构至少包括：衬底，位于衬底上的堆叠结构，穿过所述堆叠结构且延伸至所述衬底的存储沟道孔和虚拟沟道孔，位于所述存储沟道孔和所述虚拟沟道孔底部的导电连接层以及位于所述存储沟道孔和所述虚拟沟道孔侧壁及导电连接层顶面的存储器材料层；所述堆叠结构包括至少两层子堆叠结构；所述堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；
在所述虚拟沟道孔中填充第一材料；
进行第一刻蚀，以去除覆盖在所述存储沟道孔底部的导电连接层顶面的存储器材料层；其中，在第一刻蚀过程中，通过消耗所述第一材料来避免对位于所述虚拟沟道孔的侧壁和虚拟沟道孔底部的导电连接层顶面的存储器材料层的刻蚀作用；
去除所述第一材料。
2.根据权利要求1所述的方法，其特征在于，所述第一材料包括光刻胶。
3.根据权利要求1所述的方法，其特征在于，
在所述虚拟沟道孔中填充第一材料之前，所述方法还包括：
形成阻挡层；所述阻挡层至少覆盖所述存储沟道孔和所述虚拟沟道孔的顶面；
进行第二刻蚀，以去除覆盖在所述虚拟沟道孔顶面的阻挡层；
在所述虚拟沟道孔中填充第一材料之后，所述方法还包括：
进行第三刻蚀，以去除覆盖在所述存储沟道孔顶面的阻挡层。
4.根据权利要求3所述的方法，其特征在于，在形成阻挡层之后，所述方法还包括：
在所述阻挡层上涂覆光阻材料；
去除位于所述虚拟沟道孔顶面的光阻材料，从而显露出位于所述虚拟沟道孔顶面的阻挡层，以进行第二刻蚀。
5.根据权利要求3所述的方法，其特征在于，所述阻挡层包括第一薄膜层和第二薄膜层；其中，所述第一薄膜层的材料包括非晶碳ACL；所述第二薄膜层的材料包括包含氮氧化硅。
6.根据权利要求1所述的方法，其特征在于，所述进行第一刻蚀的步骤包括：
采用第一干法刻蚀工艺进行第一刻蚀；其中所述第一干法刻蚀通过刻蚀气体的氟源来执行。
7.根据权利要求1所述的方法，其特征在于，所述去除所述第一材料的步骤包括：
采用第二干法刻蚀工艺去除所述第一材料；其中所述第二干法刻蚀通过刻蚀气体的氧源来执行。
8.一种三维存储器，其特征在于，包括：
衬底；
位于所述衬底顶面的堆叠结构；所述堆叠结构包括至少两层子堆叠结构；所述堆叠结构是利用制造完成的子堆叠结构形成的，形成好的子堆叠结构中子沟道孔穿过子堆叠结构；
穿过所述堆叠结构且延伸至所述衬底的存储沟道孔和虚拟沟道孔；
位于所述存储沟道孔和所述虚拟沟道孔底部的导电连接层；
存储器材料层；所述存储器材料层覆盖所述存储沟道孔的侧壁且覆盖所述虚拟沟道孔的侧壁及所述虚拟沟道孔底部的导电连接层顶面。
9.根据权利要求8所述的三维存储器，其特征在于，所述子堆叠结构包括若干间隔排列的第一材料层和第二材料层以及贯穿所述第一材料层和所述第二材料层的子沟道孔；所述至少两层子堆叠结构中的子沟道孔连通。
10.根据权利要求8所述的三维存储器，其特征在于，所述存储器材料层包括沿所述存储沟道孔的径向向内的方向依次设置的阻挡介质层、存储介质层、隧穿介质层、沟道层。
CN202010033322.1A 2020-01-13 2020-01-13 三维存储器及其制造方法 Active CN111276483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010033322.1A CN111276483B (zh) 2020-01-13 2020-01-13 三维存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010033322.1A CN111276483B (zh) 2020-01-13 2020-01-13 三维存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN111276483A true CN111276483A (zh) 2020-06-12
CN111276483B CN111276483B (zh) 2021-12-28

Family

ID=71001898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010033322.1A Active CN111276483B (zh) 2020-01-13 2020-01-13 三维存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN111276483B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310105A (zh) * 2020-10-30 2021-02-02 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016175979A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
CN106169475A (zh) * 2015-05-22 2016-11-30 爱思开海力士有限公司 电子设备和用于制造其的方法
US20170352552A1 (en) * 2016-06-01 2017-12-07 SK Hynix Inc. Method of manufacturing semiconductor device
CN108417576A (zh) * 2018-03-16 2018-08-17 长江存储科技有限责任公司 三维存储器件及在其沟道孔中形成外延结构的方法
CN109417078A (zh) * 2018-09-26 2019-03-01 长江存储科技有限责任公司 3d存储器件和用于形成3d存储器件的方法
CN109817639A (zh) * 2019-01-17 2019-05-28 长江存储科技有限责任公司 一种三维存储器件的形成方法及三维存储器件
US20190341456A1 (en) * 2016-11-29 2019-11-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
CN110600422A (zh) * 2019-08-28 2019-12-20 长江存储科技有限责任公司 3d nand闪存及制备方法
CN110600473A (zh) * 2019-08-26 2019-12-20 长江存储科技有限责任公司 三维存储结构及其制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016175979A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
CN106169475A (zh) * 2015-05-22 2016-11-30 爱思开海力士有限公司 电子设备和用于制造其的方法
US20170352552A1 (en) * 2016-06-01 2017-12-07 SK Hynix Inc. Method of manufacturing semiconductor device
US20190341456A1 (en) * 2016-11-29 2019-11-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
CN108417576A (zh) * 2018-03-16 2018-08-17 长江存储科技有限责任公司 三维存储器件及在其沟道孔中形成外延结构的方法
CN109417078A (zh) * 2018-09-26 2019-03-01 长江存储科技有限责任公司 3d存储器件和用于形成3d存储器件的方法
CN109817639A (zh) * 2019-01-17 2019-05-28 长江存储科技有限责任公司 一种三维存储器件的形成方法及三维存储器件
CN110600473A (zh) * 2019-08-26 2019-12-20 长江存储科技有限责任公司 三维存储结构及其制作方法
CN110600422A (zh) * 2019-08-28 2019-12-20 长江存储科技有限责任公司 3d nand闪存及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310105A (zh) * 2020-10-30 2021-02-02 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件
CN112310105B (zh) * 2020-10-30 2022-05-13 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件

Also Published As

Publication number Publication date
CN111276483B (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
CN109564922B (zh) 三维存储设备及其制造方法
TWI820215B (zh) 半導體結構與其製作方法
US9397046B1 (en) Fluorine-free word lines for three-dimensional memory devices
CN109496358B (zh) 3d nand存储器件的结构及其形成方法
US20170287926A1 (en) Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure
TWI735150B (zh) 三維記憶體元件及其製作方法
US6362073B2 (en) Method for forming semiconductor device having low parasite capacitance using air gap and self-aligned contact plug
CN109075174A (zh) 多堆叠层三维存储器件及其制造方法
US11145667B2 (en) 3D NAND memory device and method of forming the same
CN111211134A (zh) 一种3d存储器及其制造方法
TW200952041A (en) Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10916556B1 (en) Three-dimensional memory device using a buried source line with a thin semiconductor oxide tunneling layer
KR20210022093A (ko) 3차원 메모리 장치 및 그 제조 방법
CN109244076B (zh) 3d存储器件
CN116171043B (zh) 半导体结构及其制备方法
CN109768049B (zh) 一种3d nand存储器件及其制造方法
US11751385B2 (en) Three-dimensional memory devices and fabricating methods thereof
CN111403403B (zh) 三维存储器及其制造方法
CN111276483B (zh) 三维存储器及其制造方法
CN111162079B (zh) 选择性外延结构的形成方法及3d存储器件制造方法
CN111415942B (zh) 三维存储器的形成方法
CN110797346A (zh) 三维存储器及其制作方法
TWI762160B (zh) 用於製作半導體裝置的方法
KR20030002745A (ko) 반도체 소자의 제조 방법
KR20130037519A (ko) 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant