CN111274182B - 一种总线地址拓展的方法及装置 - Google Patents
一种总线地址拓展的方法及装置 Download PDFInfo
- Publication number
- CN111274182B CN111274182B CN202010106523.XA CN202010106523A CN111274182B CN 111274182 B CN111274182 B CN 111274182B CN 202010106523 A CN202010106523 A CN 202010106523A CN 111274182 B CN111274182 B CN 111274182B
- Authority
- CN
- China
- Prior art keywords
- address
- bus
- signal
- data
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种总线地址拓展的方法及装置,本发明总线地址拓展的方法中主设备向目标拓展设备发送数据的步骤包括:主设备向总线上发出基于指定设备地址的总线数据和地址补充信号;将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据;拓展设备收到面向目标拓展设备的总线数据;总线地址拓展的装置包括主设备、从设备之间的地址拓展设备。本发明能够解决由于总线地址有限,而造成无法增加总线下所挂接设备的数量或者总线下所挂接的单设备容量增加而导致总线地址覆盖不到的问题,能够解决由于设备容量的增加而造成总线地址覆盖不全的问题、解决由于总线下挂接设备数量增加而造成对应的设备标志位或者是设备地址不够用的问题。
Description
技术领域
本申请涉及计算机技术领域,具体涉及一种总线地址拓展的方法及装置。
背景技术
总线(Bus)是计算机***中各功能模块之间传送信息的公共通信干线,由各种导体所组合而成的电信号传输线束。它被广泛地应用在计算***的中央处理器内部、中央处理器与外部设备的信息沟通亦或者是外部设备与外部设备之间的信息沟通。总线可以将多个设备连接在一起,通过标志位或地址不同来区分设备,如图1所示,主设备Master分别通过总线与多个从设备Device_0~ Device_n连接在一起,主设备Master通过标志位或地址不同来区分设备。这使得计算***的连接线大幅度地减少,同时增加了整个计算***的可靠性,降低了整个***的复杂程度。
目前计算机内部所应用的总线有SPI总线、QSPI总线、LPC总线等。他们都能实现在一根总线的下面挂接多个设备,从而减少整个计算***的复杂程度,增加计算***的可靠性。但是他们也都存在着一个问题,那就是总线地址空间都是固定的。现在的存储设备的容量在不断的变大,总线所挂接的设备也不断地增加,有限的地址空间肯定会有被使用完的一天。这时候总线的优势就反倒转变成为劣势。而总线的地址拓展就可以很好的解决这个问题。
发明内容
本发明要解决的技术问题:针对现有技术的上述问题,提供一种总线地址拓展的方法及装置,本发明能够解决由于总线地址有限,而造成无法增加总线下所挂接设备的数量或者总线下所挂接的单设备容量增加而导致总线地址覆盖不到的问题,能够解决由于设备容量的增加而造成总线地址覆盖不全的问题、解决由于总线下挂接设备数量增加而造成对应的设备标志位或者是设备地址不够用的问题。
为了解决上述技术问题,本发明采用的技术方案为:
一种总线地址拓展的方法,主设备向目标拓展设备发送数据的步骤包括:
1)主设备向总线上发出基于指定设备地址的总线数据和至少一路地址补充信号;
2)将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据;
3)拓展设备收到面向目标拓展设备的总线数据。
可选地,每一路所述地址补充信号为用于在指定时钟节拍替换指定设备地址的一路地址信号的电平信号。
可选地,步骤1)之前还包括生成地址补充信号的步骤,详细步骤包括:
S1)确定目标拓展设备的拓展设备地址及其对应的指定设备地址;
S2)根据总线类型、发出设备地址确定传输指定设备地址所需的时钟节拍、以及每一个时钟节拍在总线上所传输的地址部分;
S3)根据发出设备地址、拓展设备地址两者之间的差异确定在传输发出设备地址过程中所需要替换的地址线及其对应的时钟节拍,从而得到一路或多路地址补充信号。
可选地,步骤2)的详细步骤包括:监测总线上各根地址线所传输的时钟节拍,如果某一根地址线在某个时钟节拍对应有一路地址补充信号,则从该地址线、对应的地址补充信号中通过选择开关选择对应的地址补充信号来替代该地址线的原始电平信号,否则从该地址线、对应的地址补充信号中通过选择开关选择对应的地址线来输出该地址线的原始电平信号。
可选地,还包括主设备接收目标拓展设备发送的数据响应结果的步骤包括:主设备接收目标拓展设备发送的数据响应结果,然后将数据响应结果、地址补充信号重构生成真实数据响应结果。
此外,本发明还提供一种总线地址拓展的装置,其特征在于,包括主设备、上游总线、地址拓展设备、下游总线和至少一个从设备,所述主设备通过上游总线和地址拓展设备相连,所述地址拓展设备通过下游总线和各个从设备相连,所述主设备和地址拓展设备之间还设有至少一路地址补充信号传输链路,所述地址拓展设备用于将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据以便拓展设备收到面向目标拓展设备的总线数据。
可选地,所述地址拓展设备包括下行数据模块、上行数据模块和时钟计数模块,所述上行数据模块用于向主设备发送数据响应结果,所述下行数据模块包括对应每一根地址线的选择开关,所述时钟计数模块用于监测总线上各根地址线所传输的时钟节拍,并根据地址补充信号对应的时钟节拍触发选择开关,如果某一根地址线在某个时钟节拍对应有一路地址补充信号,则从该地址线、对应的地址补充信号中选择对应的地址补充信号来替代该地址线的原始电平信号,否则从该地址线、对应的地址补充信号中选择对应的地址线来输出该地址线的原始电平信号。
此外,本发明还提供一种微处理器,该微处理器中包括所述的总线地址拓展的装置。
此外,本发明还提供一种计算机设备,该计算机设备至少包括微处理器和存储器,该微处理器中包括所述的总线地址拓展的装置。
和现有技术相比,本发明具有下述优点:
1、本发明能够解决由于总线地址有限,而造成无法增加总线下所挂接设备的数量或者总线下所挂接的单设备容量增加而导致总线地址覆盖不到的问题,能够解决由于设备容量的增加而造成总线地址覆盖不全的问题、解决由于总线下挂接设备数量增加而造成对应的设备标志位或者是设备地址不够用的问题。
2、采用本发明的技术方案通过替换或者添加原总线上传输的地址信息,能够极大程度增加总线的设备挂载数量,及拓展单设备访问的范围,而无须调整整个计算***的硬件设计。针对原设计固定的芯片,***地址的划分已经固定、总线地址的大小固定的情况,可通过本发明的方案实现单接口访问范围的拓展,这就可以极大程度的减少,整个计算***由于需要调整设计固定的计算芯片,而带来的项目整体预算费用的提升或项目设计周期的延长等一系列问题。
附图说明
图1为现有的总线连接拓扑结构示意图。
图2为现有的LPC总线的I/O访问的读时序框图。
图3为本发明实施例方法中主设备向目标拓展设备发送数据的流程图。
图4为本发明实施例中的主要步骤示意图。
图5为本发明实施例装置的基本结构示意图。
图6为本发明实施例装置的详细结构示意图。
图7为本发明实施例装置的下行数据模块实现示意图。
具体实施方式
下文就以LPC总线为例,对本发明总线地址拓展的方法及装置进行进一步的详细说明。需要说明的是,本发明总线地址拓展的方法及装置并不局限于LPC总线,同样还可以适用于其它类型的总线。LPC(Low Pin Count)是基于Intel标准的33MHz 4 bit并行总线协议。该接口用于代替以前的ISA总线协议,连接南桥和Super I/O芯片、FLASH BIOS、EC等设备。LPC总线的信号线总共有7跟必选信号及6跟可选信号。其中必选信号分别是LCLK、LRESET#、LFRAME#、LAD[3:0]。其中可选信号分布是LDRQ#、SERIRQ、CLKRUN#、LPME#、LPCPD#、LSMI#。由于可选信号并不会影响到接口通信的功能,因此后续将仅对必选信号进行详细的说明,而必选信号中,LCLK为时钟信号,LRESET#为重启信号,LFRAME#为帧信号,LAD[3:0]为命令、地址和数据复合信号。LPC的访问模式同样也有多种,如Memory、DMA、I/O等。本实施例中仅以I/O访问类型作为例子使用本发明总线地址拓展的方法及装置的方案实现一个地址映射多个地址。其中I/O访问的读时序框图如图2所示。
如图1所示,本实施例总线地址拓展方法中主设备向目标拓展设备发送数据的步骤包括:
1)主设备向总线上发出基于指定设备地址的总线数据和至少一路地址补充信号;
2)将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据;
3)拓展设备收到面向目标拓展设备的总线数据。
本实施例总线地址拓展方法通过将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据,因此可以实现拓展设备收到面向目标拓展设备的总线数据,进而达成本实施例总线地址拓展方法所希望的地址位宽拓展、单地址映射多地址、拓展片选信号数量、拓宽设备地址位数等等总线拓展目的。为了便于说明,本实施例中以指定设备地址为0X2C、目标拓展设备的拓展设备地址为0X2D为例,步骤1)为主设备向总线上发出基于0X2C的总线数据和地址补充信号;步骤2)为将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据(面向拓展设备地址0X2D);步骤3)为拓展设备收到面向目标拓展设备(面向拓展设备地址0X2D)的总线数据。
作为一种可选的方式,本实施例中,每一路所述地址补充信号为用于在指定时钟节拍替换指定设备地址的一路地址信号的电平信号,通过局部替换电平信号的方式可降低总线地址拓展的成本。
本实施例中,步骤1)之前还包括生成地址补充信号的步骤,详细步骤包括:
S1)“地址确定”:确定目标拓展设备的拓展设备地址及其对应的指定设备地址;本实施例中拓展设备地址为0X2D,对应的指定设备地址为0X2C;
S2)根据总线类型、发出设备地址确定传输指定设备地址所需的时钟节拍、以及每一个时钟节拍在总线上所传输的地址部分;以LPC接口指定设备地址0X2C拓展到拓展设备地址0X2D为例说明。LPC主设备向从设备发送的地址有四个时钟节拍,如图2所示。指定设备地址0X2C转换为二进制就是0000 0000 0010 1100,以上的16位二进制数会分成四个时钟节拍通过LAD[3:0]四根数据线发出。发送最后四个二进制数也就是“C”,总线上的状态为LAD0-低、LAD1-低、LAD2-高、LAD3-高。
S3)根据发出设备地址、拓展设备地址两者之间的差异确定在传输发出设备地址过程中所需要替换的地址线及其对应的时钟节拍,从而得到一路或多路地址补充信号。
步骤S2)和S3)为“生成地址补充信号”的步骤。由于拓展设备地址0X2D的差异部分未“D”,LAD[3:0]四根数据线传输0X2D的最后四个二进制数如果是“D”,则总线上LAD[3:0]四根数据线的状态为:LAD0-高、LAD1-低、LAD2-高、LAD3-高。因此,只需要一个信号把LAD0替换掉就可以实现把指定设备地址0X2C拓展出拓展设备地址0X2D地址。于是得到补充信号线一根,该信号由主设备控制,需要拓展到拓展设备地址0X2D时为高,需要还原为指定设备地址0X2C时低。当然这仅仅是一种方式,也可以使用预存更多地址后通过多根补充信号,拓展出更多的地址。不同的总线不同的协议也有一定的差异,在此不做赘述。
本实施例中,步骤2)为“重造地址”的步骤。步骤2)的详细步骤包括:监测总线上各根地址线所传输的时钟节拍,如果某一根地址线在某个时钟节拍对应有一路地址补充信号,则从该地址线、对应的地址补充信号中通过选择开关选择对应的地址补充信号来替代该地址线的原始电平信号,否则从该地址线、对应的地址补充信号中通过选择开关选择对应的地址线来输出该地址线的原始电平信号。主设备在发送数据前,会先行配置好地址补充信号。如需要将指定设备地址0X2C映射到拓展设备地址0X2D上,地址补充信号为“高”地址拓展装置会在收到LFRAME信号后,开始计时,当到达第六个时钟节拍的时候,将原本主设备于从设备直连的信号,切换至地址补充信号线上,而后发送给从设备,到达第7个时钟节拍的时候,信号线切换回来。若地址补充信号为“高”所发送的便是拓展设备地址0X2D,若为“低”则为指定设备地址0X2C。
步骤3)之后,拓展设备根据面向目标拓展设备的总线数据,返回面向目标拓展设备的总线数据所对应的数据响应结果,该数据响应结果中间不需要做处理直接透传给主设备,该步骤简称“返回重造地址结果”。
此外,本实施例中还包括主设备接收目标拓展设备发送的数据响应结果的步骤,即“获取真实结果”,该包括:主设备接收目标拓展设备发送的数据响应结果,然后将数据响应结果、地址补充信号重构生成真实数据响应结果。如在访问前所配置的“地址补充信号”为“高”则所收回来的结果其对应的地址为0X2D,反之为0X2C。
参见图4,前述的“地址确定”、“生成地址补充信号”、“重造地址”、“返回重造地址结果”、“获取真实结果”五个步骤实现了主设备总线地址拓展访问拓展设备的主要过程。上述的“地址补充信号”可以是主设备的GPIO口或者是其他的可控制电信号,此信号的信号线多少,配置的样式根据不同的协议,不同的需求又一定的差异。
如图5所示,本实施例中的总线地址拓展的装置包括主设备、上游总线、地址拓展设备、下游总线和至少一个从设备(Device_0~ Device_m),所述主设备通过上游总线和地址拓展设备相连,所述地址拓展设备通过下游总线和各个从设备相连,所述主设备和地址拓展设备之间还设有至少一路地址补充信号传输链路,所述地址拓展设备用于将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据以便拓展设备收到面向目标拓展设备的总线数据。和图1所示现有总线结构相比,本实施例中的总线地址拓展的装置的特点如下:(1)增加了地址拓展设备作为主设备和从设备之间的中间媒介;(2)从设备(Device_0~ Device_m)的数量m超出了上游总线的已有地址线的数量n的限制,超出部分为拓展设备。其中,主设备为总线信号的输出端口,及地址补充信号的输出端口。会具备一定的计算能力,可以根据不同类型的总线及不同的拓展位宽需求,进行初步的拓展地址补充信号输出。如LPC总线具体实施方法中的第二步在需要向从设备发送0X2D的时候,发出高电平。从设备(Device_0~ Device_m)均为符合总线协议的现有设备。
如图6和图7所示,地址拓展设备包括下行数据模块、上行数据模块和时钟计数模块,所述上行数据模块用于向主设备发送数据响应结果,所述下行数据模块包括对应每一根地址线的选择开关,所述时钟计数模块用于监测总线上各根地址线所传输的时钟节拍,并根据地址补充信号对应的时钟节拍触发选择开关,如果某一根地址线在某个时钟节拍对应有一路地址补充信号,则从该地址线、对应的地址补充信号中选择对应的地址补充信号来替代该地址线的原始电平信号,否则从该地址线、对应的地址补充信号中选择对应的地址线来输出该地址线的原始电平信号。参见前文可知,当需要将指定设备地址为0X2C拓展为目标拓展设备的拓展设备地址为0X2D时,下行数据模块将LAD3与主设备断开连接,重新连接至地址补充信号的信号线上。上行数据模块为从设备通过主设备向CPU返回的数据的通路,无需进行额外的数据处理。时钟计数模块接收总线上的时钟,并通过使用计数器,再结合总线的协议时序图及所需要更改的地址位宽范围,给下行数据模块提供信号线切换的信号。如LPC需要将指定设备地址为0X2C拓展为目标拓展设备的拓展设备地址为0X2D时,结合图2在信号LFRAME信号拉低六个时钟周期后,向下行数据模块发出切换信号线的信号。让下行数据模块将LAD3地址线从主设备上脱离,并连接至地址补充信号线上,将预先设置好的电信号传输给从设备。
以上仅仅为以LPC总线为例对本发明总线地址拓展的方法及装置进行的示例性说明,毫无疑问,本发明总线地址拓展的方法及装置首次提出以信号线直接替换的方式改变总线地址,可用于多种总线方案上,本发明总线地址拓展的方法及装置的应用领域广覆盖服务器、PC、嵌入式等,具有广泛的应用前景。此外,本实施例还提供一种微处理器,该微处理器中包括本实施例前述的总线地址拓展的装置。此外,本实施例还提供一种计算机设备,该计算机设备至少包括微处理器和存储器,该微处理器中包括本实施例前述的总线地址拓展的装置,该计算机设备可以根据需要采用服务器、PC机、浅入式设备等各类计算设备。
本领域内的技术人员应明白,本申请的实施例可提供为方法、***、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种总线地址拓展的方法,其特征在于,主设备向目标拓展设备发送数据的步骤包括:
1)主设备向总线上发出基于指定设备地址的总线数据和至少一路地址补充信号,每一路所述地址补充信号为用于在指定时钟节拍替换指定设备地址的一路地址信号的电平信号;
2)将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据;
3)目标拓展设备收到面向目标拓展设备的总线数据;
步骤2)的详细步骤包括:监测总线上各根地址线所传输的时钟节拍,如果某一根地址线在某个时钟节拍对应有一路地址补充信号,则从该地址线、对应的地址补充信号中通过选择开关选择对应的地址补充信号来替代该地址线的原始电平信号,否则从该地址线、对应的地址补充信号中通过选择开关选择对应的地址线来输出该地址线的原始电平信号。
2.根据权利要求1所述的总线地址拓展的方法,其特征在于,步骤1)之前还包括生成地址补充信号的步骤,详细步骤包括:
S1)确定目标拓展设备的拓展设备地址及其对应的指定设备地址;
S2)根据总线类型、发出设备地址确定传输指定设备地址所需的时钟节拍、以及每一个时钟节拍在总线上所传输的地址部分;
S3)根据发出设备地址、拓展设备地址两者之间的差异确定在传输发出设备地址过程中所需要替换的地址线及其对应的时钟节拍,从而得到一路或多路地址补充信号。
3.根据权利要求1所述的总线地址拓展的方法,其特征在于,还包括主设备接收目标拓展设备发送的数据响应结果的步骤包括:主设备接收目标拓展设备发送的数据响应结果,然后将数据响应结果、地址补充信号重构生成真实数据响应结果。
4.一种总线地址拓展的装置,其特征在于,包括主设备、上游总线、地址拓展设备、下游总线和至少一个从设备,所述主设备通过上游总线和地址拓展设备相连,所述地址拓展设备通过下游总线和各个从设备相连,所述主设备和地址拓展设备之间还设有至少一路地址补充信号传输链路,所述地址拓展设备用于将总线数据、地址补充信号重构生成面向目标拓展设备的总线数据以便拓展设备收到面向目标拓展设备的总线数据,所述地址拓展设备包括下行数据模块、上行数据模块和时钟计数模块,所述上行数据模块用于向主设备发送数据响应结果,所述下行数据模块包括对应每一根地址线的选择开关,所述时钟计数模块用于监测总线上各根地址线所传输的时钟节拍,并根据地址补充信号对应的时钟节拍触发选择开关,如果某一根地址线在某个时钟节拍对应有一路地址补充信号,则从该地址线、对应的地址补充信号中选择对应的地址补充信号来替代该地址线的原始电平信号,否则从该地址线、对应的地址补充信号中选择对应的地址线来输出该地址线的原始电平信号。
5.一种微处理器,其特征在于,该微处理器中包括权利要求4所述的总线地址拓展的装置。
6.一种计算机设备,该计算机设备至少包括微处理器和存储器,其特征在于,该微处理器中包括权利要求4所述的总线地址拓展的装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010106523.XA CN111274182B (zh) | 2020-02-21 | 2020-02-21 | 一种总线地址拓展的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010106523.XA CN111274182B (zh) | 2020-02-21 | 2020-02-21 | 一种总线地址拓展的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111274182A CN111274182A (zh) | 2020-06-12 |
CN111274182B true CN111274182B (zh) | 2021-10-01 |
Family
ID=71002206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010106523.XA Active CN111274182B (zh) | 2020-02-21 | 2020-02-21 | 一种总线地址拓展的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111274182B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112579489B (zh) * | 2020-12-25 | 2023-01-24 | 龙芯中科技术股份有限公司 | 数据操作方法、装置、设备、存储介质及程序产品 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103761200A (zh) * | 2014-01-22 | 2014-04-30 | 哈尔滨工业大学 | 用于全自动贴片机isa总线及扩展二级总线并行通信的方法及实现该方法的*** |
CN105808478A (zh) * | 2014-12-30 | 2016-07-27 | 深圳市科曼医疗设备有限公司 | I/o口扩展电路及医疗器械 |
CN108959155A (zh) * | 2018-09-29 | 2018-12-07 | 上海艾为电子技术股份有限公司 | 地址扩展电路和i2c通信接口芯片 |
CN106326172B (zh) * | 2016-08-24 | 2019-03-26 | 浙江大华技术股份有限公司 | 一种APB总线slave接口扩展电路及其使用方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101464848A (zh) * | 2009-01-22 | 2009-06-24 | 成都市华为赛门铁克科技有限公司 | 一种串行总线扩展方法及设备 |
CN107783909B (zh) * | 2016-08-24 | 2021-09-14 | 华为技术有限公司 | 一种内存地址总线扩展方法及装置 |
-
2020
- 2020-02-21 CN CN202010106523.XA patent/CN111274182B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103761200A (zh) * | 2014-01-22 | 2014-04-30 | 哈尔滨工业大学 | 用于全自动贴片机isa总线及扩展二级总线并行通信的方法及实现该方法的*** |
CN105808478A (zh) * | 2014-12-30 | 2016-07-27 | 深圳市科曼医疗设备有限公司 | I/o口扩展电路及医疗器械 |
CN106326172B (zh) * | 2016-08-24 | 2019-03-26 | 浙江大华技术股份有限公司 | 一种APB总线slave接口扩展电路及其使用方法 |
CN108959155A (zh) * | 2018-09-29 | 2018-12-07 | 上海艾为电子技术股份有限公司 | 地址扩展电路和i2c通信接口芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN111274182A (zh) | 2020-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10374736B2 (en) | Slave device, serial communications system, and communication method for serial communications system | |
CN106301378B (zh) | 一种高速dac同步方法及电路 | |
US7139965B2 (en) | Bus device that concurrently synchronizes source synchronous data while performing error detection and correction | |
CN101610192A (zh) | 一种通信从机、总线级连方法及*** | |
CN106598889A (zh) | 一种基于fpga夹层板的sata主控器 | |
US20170031863A1 (en) | Sideband signal consolidation fanout using a clock generator chip | |
CN111274182B (zh) | 一种总线地址拓展的方法及装置 | |
CN108462620B (zh) | 一种吉比特级SpaceWire总线*** | |
US20030229738A1 (en) | Controller interface | |
CN104991883A (zh) | 片间互联的发送、接收装置及发送、接收方法及*** | |
EP3106995B1 (en) | Techniques for providing data rate changes | |
CN112350795B (zh) | 数据的传输方法和装置、存储介质、电子装置 | |
JPS6410977B2 (zh) | ||
CN110740085B (zh) | 一种基于并机***的通信方法、通信装置及终端 | |
CN115129639B (zh) | Axi总线的延时调整装置 | |
US10769038B2 (en) | Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data | |
CN112615739B (zh) | 一种多主机应用环境下ocp3.0网卡的适配方法及*** | |
CN101577598A (zh) | 多路信号复用、解复用的方法、装置和*** | |
CN112597094B (zh) | 一种提高rdma传输效率的装置及方法 | |
CN110222000B (zh) | 一种AXI stream数据帧总线合路装置 | |
CN113836058A (zh) | 一种板卡间数据交换方法、装置、设备及存储介质 | |
EP3618317A1 (en) | Message sending method and message receiving method and apparatus | |
CN115529623B (zh) | 一种基带单元测试装置、方法、终端设备以及存储介质 | |
CN115687197B (zh) | 数据接收模块、数据接收方法、电路、芯片及相关设备 | |
CN112422388B (zh) | 一种通信装置、方法、***及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 300452 Building 5, Xin'an pioneer Plaza, Binhai New Area marine high tech Development Zone, Tianjin Applicant after: Feiteng Information Technology Co.,Ltd. Address before: 300452 Building 5, Xin'an pioneer Plaza, Binhai New Area marine high tech Development Zone, Tianjin Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |