CN111274180A - 一种Aurora和Rapid IO接口转换装置 - Google Patents

一种Aurora和Rapid IO接口转换装置 Download PDF

Info

Publication number
CN111274180A
CN111274180A CN202010054421.8A CN202010054421A CN111274180A CN 111274180 A CN111274180 A CN 111274180A CN 202010054421 A CN202010054421 A CN 202010054421A CN 111274180 A CN111274180 A CN 111274180A
Authority
CN
China
Prior art keywords
data
module
aurora
rapid
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010054421.8A
Other languages
English (en)
Inventor
秦刚
姜凯
王子彤
李朋
赵鑫鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Inspur Hi Tech Investment and Development Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN202010054421.8A priority Critical patent/CN111274180A/zh
Publication of CN111274180A publication Critical patent/CN111274180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种Aurora和Rapid IO接口转换装置，属于数据传输设备领域，在FPGA中设置Aurora接口模块，Rapid IO接口模块，协议转换和互联模块。其中协议转换和互联模块又包含数据报文解析模块，数据分发模块，报文封装模块，ID表维护模块，ID报文解析模块。使用该装置可以对各个芯片的数据进行共享，便于对***管理，同时提高了***的灵活性。

Description

一种Aurora和Rapid IO接口转换装置
技术领域
本发明涉及数据传输设备，尤其涉及一种Aurora和Rapid IO接口转换装置。
背景技术
FPGA(Field Programmable Gate Array)，即现场可编程门阵列，具有很高的灵活性，同时FPGA有丰富的I/O引脚，相对于ASIC开发周期短，可靠性较高。
Aurora是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议。这为物理层提供透明接口，让专有协议或业界标准协议上层能方便地使用高速收发器。
主要特性有：
高带宽，仅受限于收发器的数据速率，
支持大量键合线路，实现较高的总带宽，
支持全双工和单工通道，
无限帧尺寸/灵活组帧，
小型逻辑封装，采用标准的AXI-ST接口，
内置流程控制和热插拔支持。
高速Aurora接口总线是一种高速串行总线，Aurora广泛用于需要背板、电路板间和芯片间连接的应用，具有很高的扩展性，但是现有技术中尚缺少高速Aurora接口与RapidIO接口互联的方法。
发明内容
为了解决以上技术问题，本发明提出了一种Aurora和Rapid IO接口转换装置，使用此类互联方法的装置具有数据传输速度快，优先级在线可配置以及灵活度高的特点。
本发明的技术方案是：
一种Aurora和Rapid IO接口转换装置，包括FPGA芯片、Aurora接口模块、Rapid IO接口模块、协议转换和互联模块；Aurora接口模块，Rapid IO接口模块，协议转换和互联模块设置在FPGA芯片中，
其中；
Aurora接口模块用于FPGA和一块以上的带有Aurora接口的芯片进行数据的发送和接收；
Rapid IO模块用于FPGA和一块以上的带有Rapid IO接口的芯片进行数据的发送和接收进出；
协议转换和互联模块，这个模块和输入与输出数据相互配合来对进入FPGA的数据进行路由。
进一步的，
各个源器件的数据经过Aurora接口模块，Aurora接口模块通过FIFO将数据传递到协议转换和互联模块，经过协议转换和互联模块，随后配合其中的ID表维护模块对数据的ID进行匹配，再将匹配成功的数据封装成Rapid IO的协议格式发送到各个Rapid IO设备。
再进一步的，
Aurora接口模块，根据Aurora的接口时序模拟出Aurora的读写控制。
FPGA的数据按照数据头+数据+数据尾的格式来进行发送和接收，其中数据的头部包含头部指示信号，源器件ID，目的器件ID,数据标志。
数据尾部除了包含尾部指示信号外还有CRC。
当外部芯片有数据进入FPGA时，协议转换和互联模块根据数据数据解析的后的信息同ID表的信息进行比较，根据比较结果决定数据的流向。
如果有两个数据同时进入协议转换和互联模块，根据ID表中的优先级决定数据的转换先后的顺序，如果路由表比较后不能决定优先级，则采用分时复用的方法，根据ID的大小来决定优先级，ID小的先发送。
再进一步的，
协议转换和互联模块包含数据报文解析模块、数据分发模块、报文封装模块、ID表维护模块、ID报文解析模块；
所述数据报文解析模块，是对数据进行分析，首先将数据中的源器件ID，目的器件ID、数据长度，数据标志提取出来，然后分析数据尾部的CRC，来确定数据的正确性,如果CRC不正确，源器件需要重新发送数据；
所述数据分发模块根据可维护的ID表采用时分复用方法和优先级的方法对数据进行仲裁；
报文封装模块为数据报文解析模块的反向操作；
所述ID表维护模块时根据应用需求可选择固定交换和上层下发两种形式，ID表的内容包含源、目的器件ID、优先级及数据标志；
ID表由外部CPU下发模块进行下发和ID表更新。
ID报文解析模块，是对CPU下发的ID数据进行分析，ID报文包含ID数据，数据长度、crc，ID报文解析模块是将ID数据从ID报文中剥离出来。
本发明的有益效果是
在一个含有Aurora接口和Rapid IO接口的***中，使用该装置可以对各个芯片的数据进行共享，便于对***管理，同时提高了***的灵活性。
附图说明
图1是本发明的工作框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，首先FPGA根据***需求，将路由表以固定的格式固定在CPU的外部存储中，或者采用上位机形式通过路由下发模块下发到FPGA中，与FPGA相连的多个芯片准备好要发送的数据，这些数据符合这样一种格式：数据头+数据+数据尾。
其中数据头包含了改芯片的源ID和目的ID以及优先级，数据尾是CRC。芯片将这些数据按照Aurora的时序发送到FPGA中，FPGA中会实现多个Aurora的接口，用来接收这些芯片发送的数据，并且会计算数据的CRC，如果接收的数据有误就告知对端的芯片重新发送数据，此时的错误数据会进入协议转换和互联模块并且被丢弃。
如果接收数据没错，FPGA将这些数据接收完后会送入到数据解析模块，将数据中的源ID和目的ID等参数提取出来，将这些参数与路由表中的参数进行比较，根据比较结果FPGA会将数据发送到相应的数据封装模块中。
数据分发模块会根据先到先处理的原则对多个芯片的数据进行处理，在处理数据时，其他芯片发送的数据会缓存在FIFO中等待先到的数据处理完毕。如果有不同源ID的芯片发送的数据同时到达，会根据数据解析模块中的优先级来确定优先转发的数据，若优先级相同则根据数据的源ID的数值大小来决定优先处理的数据，此时其他数据都缓存在FIFO中，根据分时复用的算法，等待上一个数据转发完成，再进行另一个源ID的数据转发。
当FPGA中数据传输发生错误时，FPGA会把相应的错误代码发送到CPU中去，CPU根据错误代码选择清除错误或者将终止FPGA数据传输，并将FPGA复位，同时将错误代码记录到日志中。
以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (8)

1.一种Aurora和Rapid IO接口转换装置，其特征在于，
包括FPGA芯片、Aurora接口模块、Rapid IO接口模块、协议转换和互联模块；Aurora接口模块，Rapid IO接口模块，协议转换和互联模块设置在FPGA芯片中，
其中；
Aurora接口模块用于FPGA和一块以上的带有Aurora接口的芯片进行数据的发送和接收；
Rapid IO模块用于FPGA和一块以上的带有Rapid IO接口的芯片进行数据的发送和接收进出；
协议转换和互联模块，这个模块和输入与输出数据相互配合来对进入FPGA的数据进行路由。
2.根据权利要求1所述的装置，其特征在于，
各个源器件的数据经过Aurora接口模块，Aurora接口模块通过FIFO将数据传递到协议转换和互联模块，经过协议转换和互联模块，随后配合其中的ID表维护模块对数据的ID进行匹配，再将匹配成功的数据封装成Rapid IO的协议格式发送到各个Rapid IO设备。
3.根据权利要求2所述的装置，其特征在于，
Aurora接口模块，根据Aurora的接口时序模拟出Aurora的读写控制。
4.根据权利要求2所述的装置，其特征在于，
FPGA的数据按照数据头+数据+数据尾的格式来进行发送和接收，其中数据的头部包含头部指示信号，源器件ID，目的器件ID,数据标志。
5.根据权利要求4所述的装置，其特征在于，
数据尾部除了包含尾部指示信号外还有CRC。
6.根据权利要求2所述的装置，其特征在于，
当外部芯片有数据进入FPGA时，协议转换和互联模块根据数据数据解析的后的信息同ID表的信息进行比较，根据比较结果决定数据的流向。
7.根据权利要求6所述的装置，其特征在于，
如果有两个数据同时进入协议转换和互联模块，根据ID表中的优先级决定数据的转换先后的顺序，如果路由表比较后不能决定优先级，则采用分时复用的方法，根据ID的大小来决定优先级，ID小的先发送。
8.根据权利要求7所述的装置，其特征在于，
协议转换和互联模块包含数据报文解析模块、数据分发模块、报文封装模块、ID表维护模块、ID报文解析模块；
所述数据报文解析模块，是对数据进行分析，首先将数据中的源器件ID，目的器件ID、数据长度，数据标志提取出来，然后分析数据尾部的CRC，来确定数据的正确性,如果CRC不正确，源器件需要重新发送数据；
所述数据分发模块根据可维护的ID表采用时分复用方法和优先级的方法对数据进行仲裁；
报文封装模块为数据报文解析模块的反向操作；
所述ID表维护模块时根据应用需求可选择固定交换和上层下发两种形式，ID表的内容包含源、目的器件ID、优先级及数据标志；
ID表由外部CPU下发模块进行下发和ID表更新。
ID报文解析模块，是对CPU下发的ID数据进行分析，ID报文包含ID数据，数据长度、crc，ID报文解析模块是将ID数据从ID报文中剥离出来。
CN202010054421.8A 2020-01-17 2020-01-17 一种Aurora和Rapid IO接口转换装置 Pending CN111274180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010054421.8A CN111274180A (zh) 2020-01-17 2020-01-17 一种Aurora和Rapid IO接口转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010054421.8A CN111274180A (zh) 2020-01-17 2020-01-17 一种Aurora和Rapid IO接口转换装置

Publications (1)

Publication Number Publication Date
CN111274180A true CN111274180A (zh) 2020-06-12

Family

ID=70997322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010054421.8A Pending CN111274180A (zh) 2020-01-17 2020-01-17 一种Aurora和Rapid IO接口转换装置

Country Status (1)

Country Link
CN (1) CN111274180A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113722250A (zh) * 2021-09-15 2021-11-30 上海赛治信息技术有限公司 基于Aurora协议的双路冗余数据交换方法及***

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090094436A1 (en) * 2007-07-26 2009-04-09 Yuefan Deng Ultra-scalable supercomputer based on mpu architecture
CN106374927A (zh) * 2016-08-30 2017-02-01 成都金本华电子有限公司 一种基于FPGA和PowerPC的多通道高速AD***
US20170072876A1 (en) * 2015-09-14 2017-03-16 Broadcom Corporation Hardware-Accelerated Protocol Conversion in an Automotive Gateway Controller
CN206321724U (zh) * 2016-12-26 2017-07-11 中国西电电气股份有限公司 一种模拟高压变频器的低压动模平台
CN109033004A (zh) * 2018-08-27 2018-12-18 北京计算机技术及应用研究所 一种基于Aurora总线的双机内存数据共享***
CN109960674A (zh) * 2019-04-08 2019-07-02 济南浪潮高新科技投资发展有限公司 一种基于fpga的usb接口互联方法及***
CN110113265A (zh) * 2019-05-16 2019-08-09 济南浪潮高新科技投资发展有限公司 基于fpga的多i2c接口互联方法及模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090094436A1 (en) * 2007-07-26 2009-04-09 Yuefan Deng Ultra-scalable supercomputer based on mpu architecture
US20170072876A1 (en) * 2015-09-14 2017-03-16 Broadcom Corporation Hardware-Accelerated Protocol Conversion in an Automotive Gateway Controller
CN106374927A (zh) * 2016-08-30 2017-02-01 成都金本华电子有限公司 一种基于FPGA和PowerPC的多通道高速AD***
CN206321724U (zh) * 2016-12-26 2017-07-11 中国西电电气股份有限公司 一种模拟高压变频器的低压动模平台
CN109033004A (zh) * 2018-08-27 2018-12-18 北京计算机技术及应用研究所 一种基于Aurora总线的双机内存数据共享***
CN109960674A (zh) * 2019-04-08 2019-07-02 济南浪潮高新科技投资发展有限公司 一种基于fpga的usb接口互联方法及***
CN110113265A (zh) * 2019-05-16 2019-08-09 济南浪潮高新科技投资发展有限公司 基于fpga的多i2c接口互联方法及模块

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
武荣伟等: "RocketIO在高速数据通信中的应用", 《通信技术》 *
王松明: "高速数据交换的FPGA实现", 《微型机与应用》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113722250A (zh) * 2021-09-15 2021-11-30 上海赛治信息技术有限公司 基于Aurora协议的双路冗余数据交换方法及***

Similar Documents

Publication Publication Date Title
US6978331B1 (en) Synchronization of interrupts with data packets
EP0772323A2 (en) Method and apparatus for tracking buffer availability
EP0772121A1 (en) Method and apparatus for memory sequencing
JPH06511338A (ja) 並行パケットバスに関する方法及び装置
JPH025665A (ja) アダプタ
CN109446143B (zh) 一种基于fpga的数据串行传输控制***及方法
CN100421424C (zh) 一种基于PCI Express总线的集中式路由器
EP0253940B1 (en) Method and system of routing data blocks in data communication networks
US7024489B2 (en) System and method for disparate physical interface conversion
CN112148651B (zh) 一种增强型rapidio互联装置及设备
CN105281783A (zh) 基于fpga和dsp平台的信号解码单元及其实现方法
CN106909524B (zh) 一种片上***及其通信交互方法
CN100573490C (zh) 模块互连结构
CN111274180A (zh) 一种Aurora和Rapid IO接口转换装置
US5592160A (en) Method and apparatus for transmission code decoding and encoding
US8090893B2 (en) Input output control apparatus with a plurality of ports and single protocol processing circuit
CN116737624B (zh) 一种高性能数据存取装置
CN112118166B (zh) 一种多芯片的组网***、方法及应用
CN101764795A (zh) Ieee1394总线的链路层控制器
CN116383114A (zh) 芯片、芯片互联***、数据传输方法、电子设备和介质
CN116155388A (zh) 一种基于模块式设计的******
CN107395527A (zh) 一种带外管理***及方法
US20090327539A1 (en) Multiple Die System Status Communication System
CN111538698A (zh) 基于fddi光纤令牌总线的片上网络表单化散片式存储***及方法
EP2328356B1 (en) Optical network interface for data processing network and associated method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200612

RJ01 Rejection of invention patent application after publication