CN1112683A - 用于半导体特性测定的夹具及其制造方法和使用方法 - Google Patents

用于半导体特性测定的夹具及其制造方法和使用方法 Download PDF

Info

Publication number
CN1112683A
CN1112683A CN95100982A CN95100982A CN1112683A CN 1112683 A CN1112683 A CN 1112683A CN 95100982 A CN95100982 A CN 95100982A CN 95100982 A CN95100982 A CN 95100982A CN 1112683 A CN1112683 A CN 1112683A
Authority
CN
China
Prior art keywords
circuit substrate
terminal group
intermediate plate
hole
semiconductor test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95100982A
Other languages
English (en)
Other versions
CN1045334C (zh
Inventor
横家泰彦
山崎升
中村光夫
莲田秀一
生井荣作
山田修藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamada Electro Music Co Ltd
Showa Denko Materials Co ltd
Original Assignee
Yamada Electro Music Co Ltd
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamada Electro Music Co Ltd, Hitachi Chemical Co Ltd filed Critical Yamada Electro Music Co Ltd
Publication of CN1112683A publication Critical patent/CN1112683A/zh
Application granted granted Critical
Publication of CN1045334C publication Critical patent/CN1045334C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种经济且交换作业效率高的半导体装置测试 用夹具,由电路基板1、中间板2和电路基板3构 成。其制造方法是制成电路基板1、中间板2和电路 基板3,把多个与孔21内壁绝缘的弹性插销22固定 在电路基板1的端子群13上,把中间板2固定在电 路基板1上。其使用方法是准备好电路基板1和中 间板2后,根据所测半导体装置的种类制作电路基板 3,并在保持电路基板1与测试电路或电源连接的状 态下交换电路基板3以测试两种以上的半导体装 置。

Description

本发明涉及测定半导体芯片动作特性的装置上所使用的夹具及其制造方法和使用方法。
一旦终端机及使用了个人计算机的电子仪器决定了新的规格,接着就要进行详细的设计,进行使用了计算机的逻辑设计,并为了实现电路而进行必要的大规模集成电路(LSI)的设计。
现在,这样的LSI并不使用市场上销售的把各种门电路组合到各个集成电路中去而构成的LSI,更多的是制造像可编程门阵列那样的符合用途的专用的用户半导体芯片。
在这样的半导体芯片以及大量使用的存储器半导体芯片的测试中,通常应用用于测定其工作特性的LSI测试仪。
作为这样的测试仪器,已开发出向半导体芯片的各个端子上供给电源、以一定的时序产生信号或读取来自半导体芯片的信号以测定芯片是否按设计而工作的仪器,例如,已知有如刊登在工业调查会平成5年11月20日发行的杂志1994年版电子材料别册《超LSI制造、试验装置》第165页-197页上的种种测试仪器,对于这样的半导体特性测定装置一般应用由计算机产生信号及读取信号并进行测试的方法。
在这样的测试仪器中,多使用载有半导体芯片并用于与测试仪器连接的变换板(以下称为DUT)。这样的变换板如在特开昭63-36166号公报所公开的那样,载有半导体芯片用插座、电源、接地线和信号线必要时还带有电阻、继电器等电子部件,把半导体所用插座配置在中心,从该插座呈放射状配置信号线,变换板的主要部分为圆状。
另外,作为配线板的测试仪器已知有如特开昭63-78076号公报公开的那样,用具有弹性的接触端子使其与配线板的连接部分相接触以进行电气测试的仪器。
然而,该DUT必须根据半导体装置的种类来制作,另外,试验速度也要达到100MHz以上的高速,因此,在配线图形的特性阻抗和串音方面要求严格的条件,因而,即使是作成配线板价格也相当高。
还有,在测试不同种类的半导体装置时,必须逐个交换DUT,在接线方面也很费时间。
本发明的目的在于提供一种经济且交换作业效率高的用于半导体装置测定的夹具及其制造方法和使用方法。
本发明的用于半导体装置测定的夹具的特征是它由电路基板1、中间板2和电路基板3构成。电路基板1由连接到测试器或电源等上去的接续端子群11、连接到电路基板3上去的接续端子群13以及把各端子群11和13进行电气连接的配线导体群12构成。电路基板3由在对应于电路基板1的端子群13的位置上连往电路基板1的接续端子群31、至少连往装在电路基板3上的半导体装置或连往与半导体装置进行连接的插座的接续端子群33以及把各端子群31和33进行电气连接的布线导体群32构成。中间板2在对应于上述端子群13和端子群31的位置上,具有绝缘板,该绝缘板上有多个内壁已金属化了的孔21,在这些孔21的内部还具有与孔的内壁相互绝缘并有弹性的插销22。
这时,如果在设置于中间板2上的孔21内的内壁与插销22之间设置绝缘材料,则能够把由插销22和内壁金属层构成的同轴线结构的特性阻抗限制在一定的范围之内而令人满意。
本发明的中间板2上,由于能够使用多个在绝缘基板201上开孔21并把孔内壁金属化了的板,并能够加大绝缘基板201的孔径/孔长比(以下称为纵横比),改善了电镀的四周附着性,所以令人满意。
还有,该中间板2使用多个在绝缘基板201上开有孔21,并把孔内壁金属化了的板和金属板202共同构成的结构,用螺栓紧固电路基板1和中间板2的金属板202,能够使测试稳定,故令人满意。
进而,代替中间板2,能够使用金属板92,也能够使用在对应于端子群13及端子群31的位置上具有多个孔、同时在该多个孔的内部具有与该孔内壁相互绝缘的插销22的板。
插销22还能够预先用锡焊等方法固定在电路基板1上。由于使用该金属板92作中间板使测试夹具变重,因此这是不希望的。但因在进行测试的LSI的端子板少时金属板92上插销通过的通孔21的数少,故能够把支持着通孔21的部位以外的金属切除掉以减轻重量。此外,能够只在加工金属板时制作,故可节省经费。
电路基板1中,端子群11和端子群13之间的配线导体中,至少信号配线导体12的每一个最好都形成等长,由于能够使信号间的延迟相等,故提高测试的可靠性。
同样,电路基板3中,端子群31和端子群33之间的配线导体32中,至少信号配线导体的每一个最好都形成等长。
在孔21内壁形成的金属层或中间板2,为抑制串音及噪声或为了使由销引起的线路的特性阻抗恒定,最好接电源或接地。
这种用于半导体测试的夹具的制造能按如下步骤进行:做电路基板1,在该板上形成连接测试仪器或电源等的连接端子群11、连接电路基板3的连接端子群13以及把各端子群11和13进行电气连接的配线导体群12,做电路基板3,在该板上形成连接电路基板1的连接端子群31,该端子群位于对应电路基板1的端子群13的位置上,在该板上还形成至少连接安装在电路基板3上的半导体装置或连接与半导体装置进行连接的插座的连接端子群33,另外,该板上还形成把各端子群31和33进行电气连接的配线导体群32,然后,做在对应于上述端子群13以及端子群31的位置上开孔并将孔内壁金属化的中间板2,再把多个插销22固定在电路基板1的端子群13上,把中间板2固定在电路基板1上并使多个弹性插销22不接触孔21。
这里应用的电路基板1及/或电路基板3能够使用按美国专利3,674,914号所公开的方法制造出来的基板,在绝缘基板的表面或在具有内层电路的基板被绝缘化了的表面上,设置粘接剂层,在该表面上,边用超声波活化该粘接剂,边把具有粘接剂的绝缘被复电线固定为所希望的形状。
还有,作为把中间板2固定时使多个插销22不接触孔21的方法,最好在插销22的周围设具有与孔21几乎相同或稍小直径的绝缘性塑料制的衬套,另外,在把中间板2固定于电路基板1之后,也可以在插销22和孔21的内壁之间充填绝缘性塑料40。作为这种绝缘性塑料,最好使用高频特性稳定的四氟(代)乙烯。
各准备1块电路基板1和中间板2,根据测试半导体装置的种类做成电路基板3,在保持把测试仪器或电源等连接电路基板1的状态下,交换电路基板3,则用这样的用于半导体测试的夹具就能够测试2种以上的半导体装置。
图1A是说明本发明一实施例的概略分解斜视图,图1B是概略断面图。
图2A是给出本发明一实施例部分结构的侧视图;
图2B为示出另一实施例的侧视图;
图3A为图2A一部分的放大断面图;
图3B为图2B一部分的放大断面图;
图4A是示出本发明一实施例的电路基板1的顶视图;
图4B是将图4A的(4B)部分放大后的顶视图;
图5A是示出本发明一实施例的电路基板3的顶视图;
图5B是将图5A的(5B)部分放大后的顶视图;
图6是示出本发明一实施例的中间板2部分环形板的顶视图;
图7是示出本发明一实施例的中间板2部分隔离圈的顶视图。
(实施例1)
实施例1如图1A所示,本实施例的DUT由作为电路基板1的性能板、作为中间板2的环形板和作为电路基板3的插座板构成。
电路基板1(性能板)如图4所示,作为多线路布线板由连接测试仪器或电源等的接续端子群11、连接电路基板3的接续端子群13以及把各端子群11和13进行电气连接的配线导体群12构成,是在绝缘基板或在具有内层电路的基板绝缘化了的表面上设置粘接剂,用超声波边活化该粘接剂边把具有粘接剂的绝缘被复电线固定为所希望的形状而制造的,并在端子群11和端子群13之间的配线导体中至少每一根信号配线导体形成等长。
电路基板3(插座板)如图5A和5B所示,也和电路板1同样使用多线路布线板,由在对应于电路基板1的端子群13的位置上连接电路基板1的连接端子群31、至少连接安装在电路基板3上的半导体装置或连接与半导体装置进行连接的插座的连接端子33群以及把各端子群31和33进行电气连接的配线导体群32构成,端子群31和端子群33间的配线导体中至少每根信号配线导体形成等长。
中间板2如图2所示,由4片环形板201和1片隔离圈202构成,环形板如图6所示,分别以绝缘基板为主要材料,在弹性插销的位置上以大于该销的直径开孔21,在该孔的内壁以及全表面上形成镀铜及镀锡,隔离圈202如图7所示,通过钻孔、铣削加工或打眼工序挖去装在电路基板3上的插座和电子部件的那些部分,和上述环形板一样,在插销的位置上开孔21。该隔离圈由铝合金制成,其上还进一步设有为固定电路基板1和中间板2、或者电路基板3和中间板2的阴螺纹。
在这样制成的电路基板1的预定位置上如图1B所示锡焊固定着弹性插销22,如图3A所示,配置四氟(代)乙烯制的衬套以便把该销的周围包围起来,在其上面一片片地迭放4片环形板,最后,再迭放上1片隔离圈,从电路基板1的背面***螺栓204,与设在隔离圈上的阴螺纹吻合、固定。
这时,如图2所示,弹性插销稍突出隔离圈,如用手指按压,就退缩到同隔离圈一样的高度。
电路基板3根据要测试的半导体装置做成若干种,借助于设在隔离板上的引导插销迭放,而且也是用螺栓203穿过电路基板3上的孔与设在隔离板上的阴螺纹吻合、固定。
这时,电路基板1的端子群13和该电路基板3的连接端子群31用弹性插销电气相连。
设在电路基板1的端子连接测试仪器的端子进行试验。其结果,由于中间板2和插销形成同轴线路,因此,特性阻抗值的偏差要低于设定值的±10%,另外,串音也要在0.5%以下。
实施例2同实施例1一样,只是在这里控制内层电路和绝缘电线之间绝缘层的厚度,使其特性阻抗为50Ω±5Ω的范围而做成电路基板1(性能板)和电路基板3(插座板)。
中间板2考虑到四氟(代)乙烯衬套,插销的直径、环形板的孔径,并设定特性阻抗为50Ω±5Ω的厚度。上述环形板和隔离圈与电路基板1和电路基板3的接地层电气连接。
把测试仪器的端子连到设在电路基板1的端子上进行试验。其结果,由于中间板2和插销形成同轴线路,所以,特性阻抗值的偏差对于设定值50Ω要低于±3Ω,另外,串音在0.5%以下。
实施例3中的DUT由作为电路基板1的性能板、作为中间板2的环形板和作为电路基板3的插座板构成。
电路基板1(性能板)作为多层印刷配线板由连接测试器或电源等的接续端子群11,连接电路基板3的接续端子群13以及把各端子群11和13分别进行电气连接的配线导体群12构成,该多层印刷配线板是如下制成的:交替重迭多片具有信号层、电源层、接地层的内层电路和聚酯胶片,加热加压叠层为一个整体,再通过开孔、镀铜、刻蚀去除不必要的铜等形成配线导体。在端子群11和端子群13之间的配线导体中,至少每一根信号配线导体都形成等长。
电路基板3(插座板)也同电路基板1一样,使用多层印刷配线板,由位于与电路基板1的端子群13对应位置上且连接电路基板1的连接端子群31至少连接安装在电路基板3的半导体装置或连接与半导体装置进行连接的插座的连接端子群33以及把各端子群31和33进行电气连接的配线导体群32构成,端子群31和端子群33之间的配线导体至少每根信号配线导体形成等长。
中间板2由一片铝合金制的环形板和一片隔离圈构成,环形板在弹性插销的位置上以大于销的直径开孔,隔离板把搭载于电路基板3的插座和电子部件的那部分挖掉,还和上述环形板一样,在销的位置上开孔。
在这样制成的电路基板1的规定位置上锡焊固定弹性销,配置四氟(代)乙烯制的衬套围住该销的周围,在该基板1上一片片地迭放4片环形板,最后迭放隔离板,从电路基板1的背面***螺栓,与设在隔离板上的阴螺纹吻合、固定。
这时,弹性销稍突出隔离板,若用手指按压,就退缩到同隔离板一样的高度。
电路基板3根据要进行测试的半导体装置做成若干种,借助于设在隔离板上的导销进行迭放,而且也通过电路基板的孔用螺栓吻合设在隔离板上的阴螺纹而固定。
这时,电路基板1的端子群13和电路基板3的连接端子群31通过弹性插销电气相连。
把测试仪器的端子连到设在电路基板1的端子上进行试验。其结果,由于中间板2和销之间形成同轴线,所以特性阻抗值的偏差低于设定值的±10%,另外,串音也在0.5%以下。
如以上所说明的,根据本发明,即使半导体装置的种类不同也能够以仅交换电路基板3的作业进行全部试验。另外,由于中间板2和销能够构成同轴线,所以没有串音,也没有各信号线上延迟时间的分散,还有,能够高效地做成这样的夹具。

Claims (16)

1、半导体特性测试用夹具,其特征在于:
由电路基板1、中间板2和电路基板3构成,其中,
电路基板1由连接测试仪器或电源等的连接端子11、连接电路基板3的连接端子13以及把各端子群11和13进行电气接续的配线导体群12构成;
电路基板3由位于与电路基板1的端子群13对应的位置且连接电路基板1的接续端子群31、至少连接安装在电路基板3上的半导体芯片或连接与半导体芯片进行连接的插座的连接端子群33以及把各端子群31和33进行电气连接的配线导体群32构成;
中间板2具有绝缘板,该绝缘板在对应上述端子群13以及端子群31的位置上有多个其内壁被金属化了的孔21,在多个这样的孔21内部有与孔内壁相互绝缘且具有弹性的插销22。
2、权利要求1中所述的半导体测试用夹具,其特征在于:
设于中间板2的孔21的内部、内壁和插销22之间有绝缘材料。
3、权利要求1或2中所述的半导体测试用夹具,其特征在于:
中间板2是在绝缘基板201上开设多个孔21,并把孔内壁金属化。
4、权利要求1或2所述的半导体测试用夹具,其特征在于:
中间板2由多片绝缘基板201和金属板202构成,绝缘基板201上开设孔21并把其内壁金属化,电路基板1和中间板2的金属板202由螺栓固定。
5、权利要求1中所述的半导体测试用夹具,其特征在于:
用金属板92,代替中间板2,在对应于端子群13及端子群31的位置上具有多个孔21,同时,在这些孔的内部有与孔内壁相互绝缘的插销22。
6、权利要求1-5的任一项中所述的半导体测试用夹具,其特征在于:
所述插销预先固定在电路基板1上。
7、权利要求1-6的任一项中所述的半导体测试用夹具,其特征在于:
电路基板1中,端子群11和端子群13之间的配线导体至少每根信号配线导体形成等长。
8、权利要求1-7的任一项中所述的半导体测试用夹具,其特征在于:
电路基板3中,端子群31和端子群33之间的配线导体至少每根信号配线导体形成等长。
9、权利要求1-8的任一项中所述的半导体测试用夹具,其特征在于:
形成于孔21内壁的金属层或金属板92连接于电路的电源或接地。
10、权利要求1-9的任一项中所述的半导体测试用夹具,其特征在于:
使电路基板1及电路基板3上的配线导体的特性阻抗与中间板2中插销的特性阻抗匹配。
11、半导体特性测试用夹具的制造方法,其特征在于:
形成电路基板1,其上形成有连接测试仪器或电源等的连接端子群11、连接电路基板3的连接端子群13以及把各端子群11和13进行电气连接的配线导体群12;
形成电路基板3,其上形成有位于与电路基板1的端子群13对应的位置且连接电路基板1的连接端子群31、至少连接安装在电路基板3上的半导体装置或连接与半导体装置进行连接的插座的连接端子群33以及把各端子群31和33进行电气连接的配线导体群32;
形成中间板2,其上对应于上述端子群13及端子群31的位置开孔21并将其内壁金属化;
把多个弹性插销22固定在电路基板1的端子群13上;
把中间板2固定在电路基板1上,并使多个插销22不与孔21接触。
12、权利要求11中所述的半导体特性测试用夹具的制造方法,其特征在于:
电路基板1及/或电路基板3是在绝缘基板或具有内层电路的基板被绝缘化了的表面上,设粘接剂层,然后一边用超声波活化该粘接剂一边按所希望的形状把具有粘接剂层的绝缘被覆电线固定在该板的表面上而制作出来的。
13、权利要求11或12中所述的半导体测试用夹具的制造方法,其特征在于:
作为使多个插销22不与孔21接触而制做中间板2的方法是在插销22的周围设置直径和孔21几乎相同或稍小的绝缘塑料制的衬套。
14、权利要求11或12中所述的半导体测试用夹具的制造方法,其特征在于:
作为使多个插销22不与孔21接触而制造中间板2的方法是在把中间板2固定于电路基板1之后,把绝缘性塑料充填到插销22和孔21的内壁之间。
15、权利要求13或14中所述的半导体测试用夹具的制造方法,其特征在于:
所述绝缘性塑料是四氟(代)乙烯。
16、半导体特性测试用夹具的使用方法,其特征在于:
分别各准备1片电路基板1和中间板2,根据待测试的半导体装置的种类制成电路基板3,在保持把测试电路或电源电路连接到电路基板1的状态下,通过交换电路基板3测试两种以上的半导体装置。
CN95100982A 1994-03-07 1995-03-07 用于半导体特性测定的夹具及其制造方法和使用方法 Expired - Fee Related CN1045334C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP035708/94 1994-03-07
JP6035708A JPH07244116A (ja) 1994-03-07 1994-03-07 半導体特性測定用治具とその製造法並びにその使用方法

Publications (2)

Publication Number Publication Date
CN1112683A true CN1112683A (zh) 1995-11-29
CN1045334C CN1045334C (zh) 1999-09-29

Family

ID=12449372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95100982A Expired - Fee Related CN1045334C (zh) 1994-03-07 1995-03-07 用于半导体特性测定的夹具及其制造方法和使用方法

Country Status (6)

Country Link
US (1) US5559443A (zh)
EP (1) EP0671630A1 (zh)
JP (1) JPH07244116A (zh)
KR (1) KR0161610B1 (zh)
CN (1) CN1045334C (zh)
MY (1) MY112140A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122613B (zh) * 2006-08-09 2010-12-29 富士通半导体股份有限公司 用于探测器的承载盘
CN101710659B (zh) * 2009-12-11 2011-07-27 安拓锐高新测试技术(苏州)有限公司 一种电抗可控芯片测试插座
CN102197313A (zh) * 2008-10-28 2011-09-21 爱德万测试株式会社 测试装置及电路模块
CN101963647B (zh) * 2009-07-24 2012-12-12 中芯国际集成电路制造(上海)有限公司 芯片测试板及芯片测试***
CN101344571B (zh) * 2007-07-10 2013-05-29 三星电子株式会社 插座以及使用该插座的测试设备和方法
CN105896134A (zh) * 2015-02-13 2016-08-24 日本电产理德股份有限公司 中继连接器以及基板检查装置
CN110726917A (zh) * 2019-09-25 2020-01-24 苏州韬盛电子科技有限公司 混合同轴结构的半导体测试插座及其制备方法
CN110726918A (zh) * 2019-09-25 2020-01-24 苏州韬盛电子科技有限公司 阻抗匹配结构的半导体芯片测试同轴插座及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001287104A1 (en) * 2000-10-12 2002-04-22 Advanced Micro Devices Inc. Hifi conversion board for dual handlers and single site device interface boards
TWI591352B (zh) 2013-06-07 2017-07-11 金士頓數位股份有限公司 測試裝置
CN107219486A (zh) * 2017-05-24 2017-09-29 中国电子科技集团公司第四十研究所 一种用于声表面波滤波器测试的校准件及其校准方法
EP3911132A1 (en) * 2020-05-12 2021-11-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a solid body protecting a component carrier hole from foreign material ingression

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3340179C1 (de) * 1983-11-07 1985-05-09 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Anordnung an einem Leiterplattenpruefgeraet zur Anpassung der Abstaende von Kontakten
US4835465A (en) * 1984-05-17 1989-05-30 Geo International Testing apparatus for plated through-holes on printed circuit boards, and probe therefor
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
JPS6180067A (ja) * 1984-09-21 1986-04-23 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション テスト・プロ−ブ装置
CA1304865C (en) * 1985-12-20 1992-07-07 Kollmorgen Technologies Corporation Heat activatable adhesive for wire scribed circuits
FR2621131B1 (fr) * 1987-09-25 1990-03-09 Thomson Csf Dispositif de connexion par carte pour systeme de test et carte mere pour un tel dispositif
US4870356A (en) * 1987-09-30 1989-09-26 Digital Equipment Corporation Multi-component test fixture
JPH01209379A (ja) * 1988-02-17 1989-08-23 Hitachi Ltd 電子部品検査用プローブカード
DE3806793A1 (de) * 1988-02-29 1989-09-07 Siemens Ag Adaptereinrichtung fuer eine vorrichtung zum pruefen von leiterplatten
JPH01284778A (ja) * 1988-05-11 1989-11-16 Mitsubishi Electric Corp 半導体装置用テストヘツド
US4912401A (en) * 1989-01-18 1990-03-27 Tektronix, Inc. Connection apparatus for interactively accessing an electronic device in a pin grid array socket
US5101149A (en) * 1989-07-18 1992-03-31 National Semiconductor Corporation Modifiable IC board
EP0462706A1 (en) * 1990-06-11 1991-12-27 ITT INDUSTRIES, INC. (a Delaware corporation) Contact assembly
US5233133A (en) * 1990-07-25 1993-08-03 Hitachi Chemical Company Ltd. Coaxial conductor interconnection wiring board
JPH04118985A (ja) * 1990-09-10 1992-04-20 Hitachi Chem Co Ltd 印刷配線板製造装置
JPH05232141A (ja) * 1992-02-25 1993-09-07 Hitachi Chem Co Ltd プリント配線板の導通検査用治具

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122613B (zh) * 2006-08-09 2010-12-29 富士通半导体股份有限公司 用于探测器的承载盘
CN101344571B (zh) * 2007-07-10 2013-05-29 三星电子株式会社 插座以及使用该插座的测试设备和方法
CN102197313A (zh) * 2008-10-28 2011-09-21 爱德万测试株式会社 测试装置及电路模块
CN102197313B (zh) * 2008-10-28 2016-05-18 爱德万测试株式会社 测试装置及电路模块
CN101963647B (zh) * 2009-07-24 2012-12-12 中芯国际集成电路制造(上海)有限公司 芯片测试板及芯片测试***
CN101710659B (zh) * 2009-12-11 2011-07-27 安拓锐高新测试技术(苏州)有限公司 一种电抗可控芯片测试插座
CN105896134A (zh) * 2015-02-13 2016-08-24 日本电产理德股份有限公司 中继连接器以及基板检查装置
CN105896134B (zh) * 2015-02-13 2019-08-30 日本电产理德股份有限公司 中继连接器以及基板检查装置
CN110726917A (zh) * 2019-09-25 2020-01-24 苏州韬盛电子科技有限公司 混合同轴结构的半导体测试插座及其制备方法
CN110726918A (zh) * 2019-09-25 2020-01-24 苏州韬盛电子科技有限公司 阻抗匹配结构的半导体芯片测试同轴插座及其制备方法
CN110726918B (zh) * 2019-09-25 2022-04-05 苏州韬盛电子科技有限公司 阻抗匹配结构的半导体芯片测试同轴插座及其制备方法

Also Published As

Publication number Publication date
US5559443A (en) 1996-09-24
MY112140A (en) 2001-04-30
JPH07244116A (ja) 1995-09-19
CN1045334C (zh) 1999-09-29
EP0671630A1 (en) 1995-09-13
KR0161610B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
CN1305181C (zh) 接触构件
CN1045334C (zh) 用于半导体特性测定的夹具及其制造方法和使用方法
US4237522A (en) Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
CN1169265C (zh) 适合于处理包括高速信号在内的不同类型信号的连接器
JPH09512928A (ja) 高帯域幅コンピュータ用モジュール式構造
US9506978B2 (en) Apparatus for probing die electricity and method for forming the same
US6018462A (en) Multi-tip module
CN1959425A (zh) 半导体设备测试装置及半导体设备测试方法
JPS5822872B2 (ja) 高周波用コネクタ
JPH1041421A (ja) パッケージング・アセンブリ
JPS6180067A (ja) テスト・プロ−ブ装置
CN1131564C (zh) 集成电路的布线***和实施半导体集成电路工程改变的方法
CN1462494A (zh) 具有用于平面栅格阵列连接器的元件的屏蔽载台
TWI310837B (en) Semiconductor test interface
JP3207024B2 (ja) コネクタ・アセンブリ
KR100373692B1 (ko) 프로브 구조체
US4717988A (en) Universal wafer scale assembly
CN1605881A (zh) 用于使测试器与被测试器件接口的适配器方法和装置
CN1047878C (zh) 高频集成电路
CN1877347A (zh) 接触阻抗的测量方法及其结构
JP2002134868A (ja) 高速回路基板相互接続
US20060172564A1 (en) Testing of interconnections between stacked circuit boards
CN213071644U (zh) 转接板及转接器
US7307220B2 (en) Circuit board for cable termination
CN109788628B (zh) 测试用电路板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee