KR101424777B1 - 집적 회로 패키지 시스템 - Google Patents

집적 회로 패키지 시스템 Download PDF

Info

Publication number
KR101424777B1
KR101424777B1 KR1020060137039A KR20060137039A KR101424777B1 KR 101424777 B1 KR101424777 B1 KR 101424777B1 KR 1020060137039 A KR1020060137039 A KR 1020060137039A KR 20060137039 A KR20060137039 A KR 20060137039A KR 101424777 B1 KR101424777 B1 KR 101424777B1
Authority
KR
South Korea
Prior art keywords
terminal pad
integrated circuit
substrate
package system
circuit package
Prior art date
Application number
KR1020060137039A
Other languages
English (en)
Other versions
KR20070094449A (ko
Inventor
충빈 임
혁찬 권
종우 하
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20070094449A publication Critical patent/KR20070094449A/ko
Application granted granted Critical
Publication of KR101424777B1 publication Critical patent/KR101424777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로 패키지 시스템(700)은 상측(side)(118) 및 하측(124)을 갖는 캐리어(104)를 형성하고, 상기 상측(118) 상에 에지 단자 패드(116) 및 상기 하측(124) 상에 내부 단자 패드(126)를 형성하며, 집적 회로 다이(102)를 상기 에지 단자 패드(116)의 내부 일부(114)에 연결하며, 상기 집적 회로 다이(102) 및 상기 에지 단자 패드(116)의 상기 내부 일부(114)를, 상기 에지 단자 패드(116)의 상기 외부 일부(122)가 노출된 상태에서 캡슐화하는 것을 제공한다.
집적 회로 패키지 시스템

Description

집적 회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM}
도 1은 본 발명의 일 실시예에 따른, 제1 집적 회로 패키지 시스템의 단면도이다.
도 2는 캐리어의 평면도이다.
도 3은 본 발명의 대체적인 일 실시예에 따른 제2 집적 회로 패키지 시스템의 단면도이다.
도 4는 인터포저(interposer)의 평면도이다.
도 5는 상기 제1 집적 회로 패키지 시스템을 갖는 패키지 시스템 상에서 제1 집적 회로 패키지의 단면도이다.
도 6은 상기 제2 집적 회로 패키지 시스템을 갖는 패키지 시스템 상에 제2 집적 회로 패키지의 단면도이다.
도 7은 본 발명의 일 실시예에 따라, 패키지 시스템 상에 상기 집적 회로 패키지의 패키지 시스템 상에 집적 회로 패키지의 흐름도이다.
본 발명은 일반적으로 집적 회로 패키지들에 관련되며, 특히 집적 회로 패키지-온-패키지(package-on-package)와 관련된다.
서버들 및 저장 어레이들과 같은 기업적 전자 제품 뿐만아니라, 스마트 폰들, 개인 휴대 정보 단말기들 및 위치 기반 서비스 장치들과 같은 현대 소비자 전자 제품은 비용 감소를 위해 예상되는 물리적 공간을 축소하여 더 많은 집적 회로들을 실장(packing)한다. 많은 기술들이 이러한 요구를 만족시키기 위해 개발되어왔다. 다른 개발 전략들이 기존의 성숙한 패키지 기술들을 개선하는데 초점을 맞추는 반면에, 임의의 연구 및 개발 전략은 새로운 패키지 기술들에 초점을 맞추고 있다. 기존의 패키지 기술들의 연구와 개발은 무수히 많은 다른 방향을 갖는다.
비용을 줄이는 하나의 검증된 방법은 기존의 제조 방법들 및 장치들로 패키지 기술들을 사용하는 것이다. 역설적으로, 기존의 제조 프로세스들의 재이용은 전형적으로 패키지 치수들의 감소를 야기하기 않는다. 기존의 패키징 기술들은 오늘날의 집적 회로들 및 패키징들의 요구되는 집적을 효과적으로 만족시키는 비용으로 달성하고자 노력하고 있다.
개선된 패키징에 대한 요구에 응답하여, 많은 혁신적인 패키징 디자인들은 착상되어 시장에 나오고 있다. 멀티 칩 모듈(module)은 보드 공간을 축소시키는 것에 현저한 역할을 한다. 많은 패키지는 적층(stack) 멀티 집적 회로, 패키지 레벨 적층 또는 패키지-온-패키지(POP)에 접근한다. 공지된 양호한 다이(KGD) 및 조립 프로세스 수율은 문제가 되지 않고, KGD로 하여금 적층을 조립할 때 이용할 수 있는데, 이는 조립 전에 테스트될 수 있기 때문이다. 그러나, 집적 소자들을 적층하는 것, 패키지-온-패키지 또는 그것의 조합은 시스템 레벨에서 어려움을 갖는다. 패키지-온-패키지 구조는 패키지의 조립 수율의 손실을 감소시키고, 조립된 생산물 테스트의 편리를 위해 사용된다. 그러나, 그 구조는 그의 높이가 두 개의 일반적인 패키지들로 구성되기 때문에 증가한다.
그래서, 다른 적층 구조들에 대한 유연성뿐만 아니라, 적은 제조 비용을 제공하는 집적 회로 패키지 시스템에 대한 요구는 여전히 존재한다. 비용을 절감하고 효율을 개선하기 위한 필요가 증대되는 관점에서, 이러한 문제에 대한 해결책을 찾는 것이 더욱 더 중요하다.
이러한 문제의 해결책이 모색되어 왔으나, 지금까지의 성과는 어떠한 해결책을 교시하거나 제안하지 않았으며, 그래서 이러한 문제의 해결책은 당해 기술 분야에서 숙련된 자에게 오랫동안 회피되어 왔다.
본 발명은 상측 및 하측을 갖는 캐리어를 형성하고, 상기 상측 상에 에지 단자 패드 및 상기 하측 상에 내부 단자 패드를 형성하며, 집적 회로 다이를 상기 에지 단자 패드의 내부 일부와 연결하고, 그리고 상기 집적 회로 다이와 상기 에지 단자 패드의 내부 일부를, 상기 에지 단자 패드의 외부 일부가 노출된 상태로 캡슐화하는 것을 제공한다.
본 발명의 특정 실시예들에서 추가적으로 또는 상술한 것으로부터 또는 상술한 것에 대신하는 다른 양상들을 갖는다. 상기 양상들은 첨부한 도면과 관련하여 아래 세부적인 설명을 읽음으로서 당해 기술 분야에서 숙련된 자에게 명백하게 될것이다.
아래 설명에서, 많은 특정 세부 사항들이 본 발명의 완전한 이해를 돕기 위해 주어진다. 그러나 본 발명은 이러한 특정 세부 사항들 없이 실습될 수 있음이 명백하다. 본 발명의 모호함을 피하기 위하여, 임의의 공지된 시스템 구성들 및 프로세스 단계들이 세부적으로 개시되지는 않았다. 마찬가지로, 상기 장치의 실시예를 도시하는 도면들은 준도식적이며, 규모대로 그려지지 않았으며, 특히 임의의 치수들은 발표의 명료성을 위한 것이고 도면에서 많이 과장되게 도시되었다. 추가적으로 공통적으로 임의의 피처들(features)을 갖는 다양한 실시예들이 개시되고 설명되었으며, 예시, 설명 및 이해의 명료성과 간편을 위해 유사하고 비슷한 피처들은 상호간에 보통 유사한 참조 번호들로 설명될 것이다.
본원에서 사용되는 "수평"이라는 용어는 기판의 방위(orientation)와 무관하게 기판의 통상적인 평면 또는 표면과 평행한 평면으로서 정의된다. "수직"이라는 용어는 방금 정의한 것과 같은 상기 수평에 수직한 방향을 의미한다. "위쪽", "아래쪽", "하부", "상부", "측"(측벽에서 처럼), "더 높은", "더 낮은", "더 위쪽에", "위에" 및 "아래"라는 용어는 상기 수평 평면과 관련하여 정의된다. 용어 "~ 상에"는 구성 요소들 사이에 직접적 접촉이 있음을 의미한다.
본원에서 사용되는 "프로세싱"이라는 용어는 설명된 구조를 형성할 때 요구되는 바와 같이 물질 또는 광 레지스트의 증착, 패터닝, 노광, 현상, 에칭, 세정(cleaning) 및/또는 상기 물질 또는 광 레지스트의 제거를 포함한다.
도 1은 본 발명의 일 실시예에 따른, 제1 집적 회로 패키지 시스템(100)의 단면도를 도시한다. 상기 제1 집적 회로 패키지 시스템(100)은 접착제(106)로 캐리어(104) 상에 부착된 집적 회로 다이(102)를 포함한다. 본드 와이어들과 같은 제1 전기적 상호 접속들(108)은 상기 집적 회로 다이(102)의 활성측(112) 상에 본드 패드들(110)과 상기 캐리어(104)의 상측과 같이 제1측(118)의 경계에서 제1 단자 패드들(116)의 내부 일부들(114) 사이를 연결한다.
제1 봉입(encapsulation)(120)은 중앙 게이트 몰드(mold)를 형성하고, 그리고 상기 집적 회로 다이(102), 상기 제1 전기적 상호 접속(108), 및 상기 제1 단자 패드들(116)의 내부 일부들(114)을 커버한다. 상기 제1 봉입(120)은 이후 전기적 연결들을 위해 상기 제1 단자 패드들(116)의 외부 일부들(122)을 노출된 상태로 남겨둔다. 상기 캐리어(104)의 하측과 같은 제2측(124)은 상기 제2측(124)의 중앙 영역 내에 제2 단자 패드들(126)을 갖는다.
상기 캐리어(104)는 상기 제1측(118) 및 상기 제2측(124)으로부터 또는 절연체(128)에 의해 분리되는 상기 제1측(118)과 상기 제2측(124) 사이에서 연결 구조들(미도시)을 가질 수 있다. 루팅 트레이스(미도시)는 상기 제1측(118), 상기 제2측(124) 또는 상기 제1측(118)과 상기 제2측(124) 사이 상에 있을 수 있다.
예시적인 목적들을 위해, 상기 제1측(118)은 비록 상기 제1측(118)의 다른 위치들에서 단자 패드들을 가질 수 있지만, 경계에서 상기 제1 단자 패드들(116)을 갖는 것으로 도시되었다. 또한 예시적인 목적들을 위해, 상기 제2측(124)은 비록 상기 제2측(124)이 다른 위치들에서 단자 패드들을 가질 수 있지만, 상기 중앙 영역 내에 상기 제2 단지 패드들(126)을 갖는 것으로 도시되었다.
도 2에 관하여, 여기서 캐리어(104)의 평면도가 도시되었다. 상기 평면도는 상기 캐리어(104)의 경계에서 접착 핑거들(fingers)과 같이 상기 제1 단자 패드들(116)을 도시한다. 상기 제2 단자 패드들(126)은 상기 캐리어(104) 내의 어레이 구성 내에 있다. 상기 절연체(128)은 도 1의 상기 제1측(118) 상에 예정된 구조 내에서 상기 제1 단자 패드들(116)을 서로 분리시키고 절연시키며, 도 1의 제2측(124) 상에 예정된 구조 내에서 상기 제2 단자 패드들(126)을 서로 분리시키고 절연시킨다. 상기 제1 단자 패드들(116)과 상기 제2 단자 패드들(126) 모두는 이후의 전기적 연결들을 위해 이용될 수 있다.
도 3에 대하여, 여기서 본 발명의 대체적인 일 실시예에서 제2 집적 회로 패키지 시스템(300)의 단면도를 도시한다. 상기 제2 집적 회로 패키지 시스템(300)은 접착제(306)로 캐리어(304) 상에 부착된 집적 회로 다이(302)를 포함한다. 본드 와이어들과 같이 제1 상호 접속들(308)은 상기 집적 회로 다이(302)의 활성측(310) 상에 본드 패드들(미도시)과, 상기 캐리어(304)의 상측과 같이 제1측(316)의 경계에서 제1 단자 패드들(314)의 내부 일부들(312)의 예정된 인스턴스들(instances)의 사이를 연결한다.
인터포저(interposer)(318)는 상측(320) 및 하측(322)을 갖는다. 인터포저(318)는 상기 집적 회로 다이(302)에 상기 제1 상호 접속들(308)의 연결들을 방해하지 않고 상기 활성측(310)에 부착되며, 여기서 상기 인터포저(318)의 하측(322)은 상기 활성측(310)에 부착된다. 본드 와이어들과 같은 제2 상호 접속들(324)은 상기 상측(320)의 경계와 상기 제1 단자 패드들(314)의 내부 일부들의 예정된 인스턴스들 사이를 연결한다.
제1 봉입(326)은 상기 집적 회로 다이(302), 상기 제1 상호 접속들(308), 상기 제2 상호 접속들(324) 및 상기 제1 단자 패드들(314)의 내부 일부들(312)을 커버한다. 상기 제1 봉입(326)은 이후의 전기적 연결들을 위해 상기 제1 단자 패드들(314)의 외부 일부들(328)을 노출시킨다. 상기 제1 봉입(326)의 상부의 리세스(recess)(330)는 상기 인터포저(318)의 경계를 커버하는 동안에 상기 인터포저(318)의 중앙 부분을 노출시킨다.
상기 캐리어(304)는 상기 제1측(316) 및 제2측(334)으로부터, 또는 절연체(336)에 의해 분리되는 상기 제1측(316)과 상기 제2측(334)에서 전기적 비아들(vias)과 같은 연결 구조들(332)를 포함한다. 루팅 트레이스(미도시)는 상기 제1측(316), 상기 제2측(334) 또는 상기 제1측(316)과 상기 제2측(334) 사이 상에 있을 수 있다.
예시적인 목적들을 위해, 상기 제1측(316)은 비록 상기 제1측(316)이 다른 위치에서 단자 패드들을 가질 수 있지만, 경계에서 상기 제1 단자 패드들(314)을 갖는 것으로서 도시되었다. 또한 예시적인 목적들을 위해, 상기 제2측(334)은 비록 상기 제2측(334)이 다른 위치들에서 단자 패드들을 가질 수 있지만, 상기 중앙 영역 내에 상기 제2 단자 패드들(338)을 갖는 것으로서 도시되었다.
도 4에 관하여, 여기서 유리 에폭시 적층(glass epoxy laminate), 연성 회로 테이프(flexible circuit tape), 세라믹 또는 수지 코팅된 구리 또는 금속 합금 리드 프레임(resin coated copper or metal alloy lead frame)과 같은 인터포저(318)의 평면도를 도시한다. 상기 평면도는 상기 인터포저(318)의 경계에서, 접착 핑거들과 같은 에지 단자 패드들(402)을 도시한다. 내부 단자 패드들(404)은 인터포저(318)의 내부 영역에서 어레이 구성 내에 있다. 절연체(336)는 예정된 구조 내에서 상기 에지 단자 패드들(402)을 서로 분리시키고 절연시키며, 또한 예정된 구조에서 상기 내부 단자 패드들(404)을 서로 분리시키고 절연시킨다. 루팅 트레이스(미도시)는 상기 에지 단자 패드들(402)의 예정된 인스턴스 및 상기 내부 단자 패드들(404)을 연결할 수 있다. 상기 에지 단자 패드들(402)과 상기 내부 단자 패드들(404) 모두는 이후의 전기적 연결들을 위해 이용될 수 있다.
도 5에 관하여, 여기서 상기 제1 집적 회로 패키지 시스템(100)을 갖는 패키지 시스템(500) 상의 제1 집적 회로 패키지의 단면도를 도시한다. 상기 제1 집적 회로 패키지 시스템(100)은 기판(502) 및 상기 기판(502)의 홀(504) 위에 있다. 상기 제1 단자 패드들(116)의 외부 일부들(122)는 본드 와이어들과 같이 제2 상호 접속들(510)에 의해 상기 기판(502)의 상부 표면(508) 상의 접착 사이트들(sites)(506)의 예정된 위치에 연결된다.
테스트되고 양호한 장치(KGD)로 결정된 노출 집적 회로 다이 또는 패키지된 집적 회로 다이와 같은 제1 장치(512)는 어레이 구조 내의 솔더(solder) 범프들과 같은 제1 장치 상호 접속들(516)과 함께 활성측(514)을 갖는다. 상기 제1 장치(512)는 상기 기판(502)의 홀(504) 내에 있으며, 상기 캐리어(104)의 제2측(124) 상에 부착된다. 상기 제1 장치 상호 접속들(516)은 상기 캐리어(104)의 제2 단자 패드들(126)과 연결된다. 또한 상기 캐리어(104)는 상기 구조 내에서 인터포저로서 기능한다. 하부를 채운 봉입(518)은 활성측(514) 및 상기 제1 장치 상호 접속들(516)을 커버한다.
집적 회로 다이와 같은 제2 장치(522)는 접착제(524)로 상부 표면(508)에 부착된다. 본드 와이어들과 같은 제3 상호 접속들(526)은 상기 제2 장치(522)와 상기 접착 사이트들(506)의 예정된 위치 사이에 연결된다. 작은 패키지 요소 또는 수동 소자와 같은 제3 장치(528) 및 작은 패키지 요소 또는 수동 소자와 같은 제4 장치(530)은 솔더 범프들과 같은 제4 상호 접속들(532)로 상부 표면(508)에 연결된다. 상기 제2 장치(522), 상기 제3 장치(528), 상기 제4 장치(530)는 임의의 능동 또는 수동적인 공지된 양호한 장치들일 수 있다. 또한 상기 제1 집적 회로 패키지 시스템(100)은 KDG를 보증하기 위해 조립 전에 테스트될 수 있다.
제2 봉입(534)은 상기 상부 표면(508) 상에서 상기 제1 집적 회로 패키지 시스템(100), 상기 제2 상호 접속들(510), 상기 제2 장치(522), 상기 제3 상호 접속들(526), 상기 제3 장치(528), 상기 제4 장치(530) 및 상기 제4 상호 접속들(532)을 커버한다. 상기 제2 봉입(534) 및 상기 제1 집적 회로 패키지 시스템(100)의 상기 제1 봉입(120)은 밀봉(hermetic seal)을 형성한다.
상기 기판(502)은 상부 도전성 층, 하부 도전성 층, 전기적 비아들(538) 및 유전체와 같은 절연체(540)을 포함한다. 상부 도전성 층은 상기 기판(502)의 상부 표면(508)에 접착 사이트들(506)과 루팅 트레이스들(미도시)을 제공한다. 상기 하부 도전성 층은 상기 기판(502)의 하부 표면(544)에 접촉 사이트들(542) 및 루팅 트레이스들(미도시)을 제공한다. 전기적 비아들(538)은 상기 접착 사이트들(506)과 상기 접촉 사이트들(542) 사이에서와 같이 예정된 구조로 상기 상부 도전성 층과 상기 하부 도전성 층을 연결한다.
상기 절연체(540)는 상기 상부 도전성 층의 트레이스를 서로 분리하고, 상기 하부 도전성 층의 트레이스를 서로 분리하며, 상기 하부 도전성 층으로부터 상기 상부 도전성 층을 분리하고, 그리고 상기 전기적 비아들(538)을 서로 분리시킨다. 외부 상호 접속들(546)은 인쇄 회로 기판과 같은 다음 시스템 레벨(미도시)과 연결을 위해 상기 하부 표면(544) 상의 접촉 사이트(542)에 부착된다. 상기 제1 장치(512)는 다음 시스템 레벨에 부착되는 상기 외부 상호 접속들(546)을 방해하지 않는다.
도 6에 관하여, 여기서 상기 제2 집적 회로 패키지 시스템(300)을 갖는 패키지 시스템(600) 상의 제2 집적 회로 패키지의 단면도를 도시한다. 상기 제2 집적 회로 패키지 시스템(300)은 기판(604)의 홀(602) 내에 있다. 상기 제2측(334)은 상기 기판(604)의 하부 표면(606)과 본질적으로 수평인 평면 내에 있다. 상기 제1 단자 패드들(314)의 외부 일부들(328)은 본드 와이어들과 같은 제3 상호 접속들(612)로 상기 기판(604)의 상부 표면(610) 상에 접착 사이트들(608)의 예정된 위치에 연결된다.
테스트되고 양호한 장치(KGD)로 결정된 노출 집적 회로 다이 또는 패키지 집적 회로 다이와 같은 제1 장치(614)는 어레이 구성 내에 솔더 범프들과 같은 제1 장치 상호 접속들(618)과 함께 활성측(616)을 갖는다. 상기 제1 장치(614)는 상기 제1 봉입(326)의 리세스(330) 내에 있으며, 그리고 상기 인터포저(318)의 상측(320) 상에 부착된다. 상기 제1 장치 상호 접속들(618)은 상기 인터포저(318)의 내부 단자 패드들(404)과 연결된다. 아래를 채운 봉입(620)은 상기 활성측(616) 및 상기 제1 장치 상호 접속들(618)을 커버한다.
작은 패키지 요소 또는 수동 소자와 같은 제2 장치(624) 및 작은 패키지 요소 또는 수동 소자와 같은 제3 장치(626)는 솔더 범프들과 같은 제4 상호 접속들(628)로 상부 표면(610)에 연결된다. 상기 제2 장치(624), 상기 제3 장치(626)는 임의의 능동 또는 수동적인 공지된 양호한 장치들일 수 있다. 또한 상기 제2 집적 회로 패키지 시스템(300)은 KDG를 보증하기 위해 조립 전에 테스트될 수 있다.
제2 봉입(630)는 상기 상부 표면(610) 상에서 상기 제3 상호 접속들(612), 상기 제2 장치(624), 상기 제3 장치(626), 상기 제4 상호 접속들(628)을 커버한다. 또한 상기 제2 집적 회로 패키지 시스템(300)은 노출된 상기 제1 장치(614) 뿐만 아니라 상기 제2측(334) 및 상기 리세스(330)와 함께 상기 제2 봉입(630)에 의해 커버된다. 상기 홀(602)은 상기 제2 봉입(630)을 채운다. 상기 제2 봉입(630) 및 상기 제2 집적 회로 패키지 시스템(300)의 상기 제1 봉입(326)은 밀봉(hermetic seal)을 형성한다.
상기 기판(604)은 상부 도전성 층, 하부 도전성 층, 전기적 비아들(632) 및 유전체와 같은 절연체(634)을 포함한다. 상부 도전성 층은 상기 기판(604)의 상부 표면(610)에 접착 사이트들(608)과 루팅 트레이스들(미도시)을 제공한다. 상기 하부 도전성 층은 상기 기판(604)의 하부 표면(606)에 접촉 사이트들(636) 및 루팅 트레이스들(미도시)을 제공한다. 전기적 비아들(632)은 상기 접착 사이트들(608)과 상기 접촉 사이트들(636) 사이에서와 같이 예정된 구조로 상기 상부 도전성 층과 상기 하부 도전성 층을 연결한다. 상기 절연체(634)는 상기 상부 도전성 층의 트레이스를 서로 분리하고, 상기 하부 도전성 층의 트레이스를 서로 분리하며, 상기 하부 도전성 층으로부터 상기 상부 도전성 층을 분리하고, 그리고 상기 전기적 비아들(538)을 서로 분리시킨다.
제1 외부 상호 접속들(638)은 인쇄 회로 기판과 같은 다음 시스템 레벨(미도시)과 연결하기 위해 상기 하부 표면(606) 상의 접촉 사이트(636)에 부착된다. 또한 제2 외부 상호 접속들(640)은 다음 시스템 레벨과 연결을 위해 상기 캐리어(304)의 내부 단자 패드들(404)에 부착된다.
도 7에 관하여, 여기서 본 발명의 일 실시예에서, 패키지 시스템(100)에 집적 회로 패키지를 위한 패키지 시스템(700) 상의 집적 회로 패키지의 흐름도를 도시한다. 시스템(700)은 블럭(702)에서 상측 및 하측을 갖는 캐리어를 형성하는 것을 포함한다; 블럭(704)에서 상기 상측 상에 에지 단자 패드를 형성하고 상기 하측 상에 내부 단자 패드를 형성하며; 집적 회로 다이를 블럭(706)에서 상기 에지 단자 패드의 내부 일부와 연결하며; 상기 집적 회로 다이 및 상기 에지 단지 패드의 내부 일부를 블럭(708)에서 상기 에지 단자 패드의 외부 부분이 노출된 상태에서 캡슐화하는 것을 포함한다.
그리하여, 본 발명의 많은 양상들이 발견된다.
상기 집적 회로 패키지 시스템은 상기 집적 회로 패키지 시스템 내의 집적 회로 다이에 유연한(flexible) 연결들을 제공한다. 상기 외부 연결들은 상기 집적 회로 패키지 시스템의 캐리어의 상측 및 하측에 만들어질 수 있다. 상기 유연한 연결 옵션들(options)은 상기 집적 회로 패키지 시스템으로 하여금 멀티칩 또는 패키지 온 패키지 구조로 조립되기 전에 테스트될 수 있게 한다.
본 발명의 일 양상은 중앙 게이트 구조를 형성하고, 집적 회로 패키지의 캐리어의 상측 상에 단자 패드를 부분적으로 커버하는 봉입을 제공하며, 상측 상의 단자 패드 중 커버되지 않는 부분들로의 접촉 옵션을 가능케 하는 것이다. 상측 상의 단자 패드들의 커버된 일부들은 상기 집적 회로와 연결될 수 있다. 상기 단자 패드들의 연결만으로 집적 회로 다이의 외부 연결들이 만들어질 수 있으며, 상기 캐리어의 경로 복잡성을 감소시킨다.
본 발명의 다른 양상은 상기 집적 회로 패키지 시스템의 캐리어의 하측에서의 단자 패드에 관한 것이다. 상기 하부 단자 패드들은 상기 집적 회로 패키지 시스템의 집적 회로 다이에 연결하거나, 또는 패키지 구조를 형성하기 위해 상기 집적 회로 패키지 시스템에 다른 공지된 양호한 장치를 탑재하기 위해 이용될 수 있다.
본 발명의 또 다른 양상은 패키지 구조에서 패키지가 상기 집적 회로 패키지 시스템의 인터포저 상에서 리세스에 KGD를 탑재함으로써 형성될 수 있다는 것이며, 그 결과 패키기 구조에서 상기 패키지의 높이는 증가하지 않는다. 상기 인터포저 및 캐리어는 적층 장치에 대하여 많은 연결 선택들, 상기 집적 회로 패키지 시스템의 집적 회로 다이 및 패키지-온-패키지 구조의 기판 상에 다른 장치들을 제공한다.
본 발명의 또 다른 양상은 홀을 갖는 기판을 구비하는 패키지 구조로 패키지된다는 것이다. KGD는 상기 집적 회로 패키지 시스템의 하측 상에 그리고 홀 내에 탑재될 수 있으며, 그 결과 패키지 구조에서 상기 패키지의 높이가 증가되지 않는다.
그래서, 본 발명의 집적 회로 패키지 시스템 방법은 시스템들에 칩의 밀도를 증가시키기 위해 중요하고 이전의 미지의 이용할 수 없는 해결책들, 가능성 및 기능적 양상들을 제공한다. 결과 프로세스들 및 구성들은 간단하고, 비용면에서 효과적이며, 복잡하지 않으며, 극히 다기능적이고 효과적이고, 공지된 기술들에 적응시킴으로써 실행될 수 있으며, 그리고 효과적이고 경제적으로 패키지 장치들 내에 적층 집적 회로 패키지를 제조하기 위해 쉽게 적합하게 된다.
본 발명이 특정 최상의 모드와 관련하여 설명되는 반면에, 많은 다른 대안들, 수정들 및 변화들이 상술한 바에 비추어 당해 기술 분야에서 숙련된 자에게 명백함이 이해될 것이다. 따라서 포함된 창구항의 범주 내에서 모든 이러한 대안들, 수정들 및 변화들을 포함할 것을 의도한다. 이미 본원에서 발표되고, 또는 첨부한 도면에서 도시한 모든 내용들은 예시적이고 제한적이지 않게 해석된다.
다른 적층 구조들에 대한 유연성 및 적은 제조 비용을 제공하는 집적 회로 패키지 시스템이 제공된다.
삭제
삭제
삭제
삭제
삭제
삭제

Claims (10)

  1. 상측(118) 및 하측(124)을 갖는 캐리어(104)를 형성하는 것과;
    상기 상측(118) 상에 에지 단자 패드(116) 및 상기 하측(124) 상에 내부 단자 패드(126)를 형성하는 것과;
    집적 회로 다이(102)를 상기 에지 단자 패드(116)의 내부 일부(114)에 연결하는 것과; 그리고
    상기 집적 회로 다이(102) 및 상기 에지 단자 패드(116)의 상기 내부 일부(114)를, 상기 에지 단자 패드(116)의 외부 일부(122)을 노출시킨 상태에서 캡슐화(encapsulation)하는 것을 포함하며,
    상기 에지 단자 패드(116)의 노출된 외부 일부(122)는 상기 내부 일부(114)를 통하여 상기 집적 회로 다이(102)에 직접 전기적 연결을 확립하도록 된 것을 특징으로 하는 집적 회로 패키지 시스템(700).
  2. 제1항에 있어서,
    경계 단자 패드(402) 및 내부 단자 패드(404)를 갖는 인터포저(interposer)(318)를 형성하는 것과;
    집적 회로 다이(302) 상에 상기 인터포저(318)를 탑재(mount)하는 것과;
    상기 경계 단자 패드(402)를 에지 단자 패드(314)의 내부 일부(312)와 연결하는 것과;
    상기 내부 단자 패드(404)를 노출시킨 상태에서, 상기 인터포저(318)를 캡슐화하는 것을 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(700).
  3. 제1항에 있어서,
    홀(504)을 갖는 기판(502)을 형성하는 것과;
    상기 기판(502) 상에 그리고 상기 홀(504) 위에 집적 회로 패키지 시스템(100)을 탑재하는 것과;
    상기 에지 단자 패드(116)의 상기 외부 일부(122)를 상기 기판(502)과 연결시키는 것과;
    상기 기판(502) 상에 상기 집적 회로 패키지 시스템(100)을 캡슐화하는 것과; 그리고
    상기 홀(504) 내의 상기 하측(124) 상에 장치(512)를 부착하는 것을 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(700).
  4. 제1항에 있어서,
    경계 단자 패드(402) 및 내부 단자 패드(404)를 갖는 인터포저(318)를 형성하는 것과;
    집적 회로 다이(302) 상에 상기 인터포저(318)를 탑재하는 것과;
    상기 경계 단자 패드(402)를 에지 단자 패드(314)의 내부 일부(312)와 연결하는 것과;
    상기 내부 단자 패드(404)를 노출시킨 상태에서, 상기 인터포저(318)를 캡슐화하는 것과;
    홀(602)을 갖는 기판(604)을 형성하는 것과;
    상기 홀(602) 내에 상기 집적 회로 패키지 시스템(300)을 위치시키는 것과;
    상기 에지 단자 패드(314)의 외부 일부(328)를 상기 기판(604)과 연결시키는 것과;
    상기 내부 단자 패드(404)가 노출된 상태에서, 상기 홀(602) 내의 상기 집적 회로 패키지 시스템(300)을 캡슐화하는 것과; 그리고
    상기 내부 단자 패드(404) 상에 장치(614)를 부착시키는 것을 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(700).
  5. 제1항에 있어서,
    홀(504)을 갖는 기판(502)을 형성하는 것과;
    상기 기판(502) 상에 그리고 상기 홀(504) 위에 상기 집적 회로 패키지 시스템(100)을 탑재하는 것과;
    상기 에지 단자 패드(116)의 상기 외부 일부(122)를 상기 기판(502)과 연결시키는 것과;
    상기 기판(502) 상에 제1 장치(522)를 부착하는 것과;
    상기 기판(502) 상의 상기 집적 회로 패키지 시스템(100) 및 상기 제1 장치(522)를 캡슐화하는 것과; 그리고
    상기 홀(504) 내의 상기 하측(124) 상에 제2 장치(512)를 부착하는 것을 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(700).
  6. 상측(118) 및 하측(124)을 갖는 캐리어(104)와;
    상기 상측(118) 상의 에지 단자 패드(116) 및 상기 하측(124) 상의 내부 단자 패드(126)와;
    상기 에지 단자 패드(116)의 내부 일부(114)에 연결된 집적 회로 다이(102)와;
    상기 에지 단자 패드(116)의 외부 일부(122)가 노출된 상태로, 상기 집적 회로 다이(102) 및 상기 에지 단자 패드(116)의 상기 내부 일부를 커버하는 제1 봉입(120)을 포함하며,
    상기 에지 단자 패드(116)의 노출된 외부 일부(122)는 상기 내부 일부(114)를 통하여 상기 집적 회로 다이(102)에 직접 전기적 연결을 확립하도록 된 것을 특징으로 하는 집적 회로 패키지 시스템(100).
  7. 제6항에 있어서,
    경계 단자 패드(402) 및 내부 단자 패드(404)를 갖는 인터포저(318)와;
    집적 회로 다이(302) 상에 있는 상기 인터포저와;
    에지 단자 패드(314)의 내부 일부(312)에 연결되는 상기 경계 단자 패드(402)와; 그리고
    상기 내부 단자 패드(404)가 노출된 상태로 상기 인터포저(318)을 커버하는 제1 봉입(326)을 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(100).
  8. 제6항에 있어서,
    홀(504)을 갖는 기판(502)과;
    상기 기판(502) 상에 그리고 상기 홀(504) 위에 있는 상기 집적 회로 패키지 시스템(100)과;
    상기 기판(502,604)에 연결된 상기 에지 단자 패드(116)의 상기 외부 일부(122)와;
    상기 기판(502) 상의 상기 집적 회로 패키지 시스템(100,300,500,600,700)을 커버하는 제2 봉입(520,534,630)과; 그리고
    상기 홀(504) 내의 하측(124) 상에 있는 장치(512)를 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(100).
  9. 제6항에 있어서,
    경계 단자 패드(402) 및 내부 단자 패드(404)를 갖는 인터포저(318)와;
    집적 회로 다이(302) 상에 있는 상기 인터포저(318)와;
    에지 단자 패드(314)의 내부 일부(312)와 연결된 상기 경계 단자 패드(402)와;
    상기 내부 단자 패드(404)가 노출된 상태로 상기 인터포저(318)를 커버하는 상기 제1 봉입(326)과;
    홀(602)을 갖는 기판(604)과;
    상기 홀(602) 내에 있는 상기 집적 회로 패키지 시스템(300)과;
    상기 기판(604)에 연결된 상기 에지 단자 패드(314)의 외부 일부(328)와;
    상기 내부 단자 패드(404)가 노출된 상태로, 상기 홀(602) 내의 상기 집적 회로 패키지 시스템(300)을 커버하는 제2 봉입(630)과; 그리고
    상기 내부 단자 패드(404) 상에 있는 장치(614)를 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(100).
  10. 제6항에 있어서,
    홀(504)을 갖는 기판(502)과;
    상기 기판(502) 상에 그리고 상기 홀(504) 위에 있는 상기 집적 회로 패키지 시스템(100)과;
    상기 기판(502)과 연결된 상기 에지 단자 패드(116)의 상기 외부 일부(122)와;
    상기 기판(502) 상에 제1 장치(522)와;
    상기 기판(502) 상의 상기 집적 회로 패키지 시스템(100) 및 상기 제1 장치(522)를 커버하는 제2 봉입(534)과; 그리고
    상기 홀(504) 내의 하측(124) 상에 있는 제2 장치(512)를 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(100).
KR1020060137039A 2006-03-17 2006-12-28 집적 회로 패키지 시스템 KR101424777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/276,946 US7501697B2 (en) 2006-03-17 2006-03-17 Integrated circuit package system
US11/276,946 2006-03-17

Publications (2)

Publication Number Publication Date
KR20070094449A KR20070094449A (ko) 2007-09-20
KR101424777B1 true KR101424777B1 (ko) 2014-07-31

Family

ID=38516949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137039A KR101424777B1 (ko) 2006-03-17 2006-12-28 집적 회로 패키지 시스템

Country Status (4)

Country Link
US (2) US7501697B2 (ko)
JP (1) JP4943898B2 (ko)
KR (1) KR101424777B1 (ko)
TW (1) TWI469309B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7982297B1 (en) * 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US20080315406A1 (en) * 2007-06-25 2008-12-25 Jae Han Chung Integrated circuit package system with cavity substrate
US8258614B2 (en) * 2007-11-12 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with package integration
US20090127715A1 (en) * 2007-11-15 2009-05-21 Shin Hangil Mountable integrated circuit package system with protrusion
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US8247893B2 (en) * 2007-12-27 2012-08-21 Stats Chippac Ltd. Mountable integrated circuit package system with intra-stack encapsulation
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US8258015B2 (en) * 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US8304869B2 (en) * 2008-08-01 2012-11-06 Stats Chippac Ltd. Fan-in interposer on lead frame for an integrated circuit package on package system
US7750455B2 (en) * 2008-08-08 2010-07-06 Stats Chippac Ltd. Triple tier package on package system
US8513801B2 (en) * 2008-08-18 2013-08-20 Stats Chippac Ltd. Integrated circuit package system
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
US8004073B2 (en) * 2009-06-17 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with interposer and method of manufacture thereof
TWI411051B (zh) * 2009-12-02 2013-10-01 Mstar Semiconductor Inc 封裝層疊方法與結構及其電路板系統
CN102087983A (zh) * 2009-12-07 2011-06-08 晨星软件研发(深圳)有限公司 封装层叠方法与结构及其电路板***
KR101695352B1 (ko) * 2010-08-12 2017-01-12 삼성전자 주식회사 리드 프레임 및 이를 갖는 반도체 패키지
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成***板和电子设备
JP2014150213A (ja) * 2013-02-04 2014-08-21 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9312198B2 (en) 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
KR20210025949A (ko) 2019-08-28 2021-03-10 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP2005285997A (ja) * 2004-03-29 2005-10-13 Nec Electronics Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
US6967395B1 (en) * 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6946323B1 (en) * 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US7109574B2 (en) * 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US6906416B2 (en) * 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US6936922B1 (en) * 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
US7205656B2 (en) * 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
WO2006105514A2 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7535086B2 (en) * 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP2005285997A (ja) * 2004-03-29 2005-10-13 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP4943898B2 (ja) 2012-05-30
TWI469309B (zh) 2015-01-11
US7884460B2 (en) 2011-02-08
TW200739874A (en) 2007-10-16
US20090134509A1 (en) 2009-05-28
US20070216010A1 (en) 2007-09-20
US7501697B2 (en) 2009-03-10
KR20070094449A (ko) 2007-09-20
JP2007251159A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
KR101424777B1 (ko) 집적 회로 패키지 시스템
US7312519B2 (en) Stacked integrated circuit package-in-package system
US7445962B2 (en) Stacked integrated circuits package system with dense routability and high thermal conductivity
US7368319B2 (en) Stacked integrated circuit package-in-package system
US7659609B2 (en) Integrated circuit package-in-package system with carrier interposer
KR101364729B1 (ko) 멀티칩 패키지 시스템
US7354800B2 (en) Method of fabricating a stacked integrated circuit package system
US7755180B2 (en) Integrated circuit package-in-package system
US7741707B2 (en) Stackable integrated circuit package system
US7271496B2 (en) Integrated circuit package-in-package system
JP5067662B2 (ja) 装着可能な集積回路パッケージインパッケージシステムおよびその製造方法
US20090166834A1 (en) Mountable integrated circuit package system with stacking interposer
US7566966B2 (en) Integrated circuit package-on-package system with anti-mold flash feature
US7977780B2 (en) Multi-layer package-on-package system
KR20090056813A (ko) 적층 비아 상호접속부를 구비하는 집적회로 패키지-온-패키지 시스템
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US8148208B2 (en) Integrated circuit package system with leaded package and method for manufacturing thereof
US20080237873A1 (en) Integrated circuit package system with bonding in via

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180712

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 6